電子放出素子、ディスプレイパネルおよび映像表示装置
【課題】 簡易な構成でアノードへの電子の到達効率の高い電子放出素子を提供する。
【解決手段】 基板１上に積層された絶縁部材３とゲート５を備え、絶縁部材３の側面にカソード６を配置し、カソード６は絶縁部材３の角部３２に沿って設けられた複数の突出部１６を有し、ゲート５がカソード側に向かって伸びる複数の突出部１５を有する。
【解決手段】 基板１上に積層された絶縁部材３とゲート５を備え、絶縁部材３の側面にカソード６を配置し、カソード６は絶縁部材３の角部３２に沿って設けられた複数の突出部１６を有し、ゲート５がカソード側に向かって伸びる複数の突出部１５を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイなどに用いられる電子放出素子に関する。
【背景技術】
【０００２】
対向する一対の導電性膜のうち一方の導電性膜から電界放出された電子の多数が他方の導電性膜に衝突、散乱した後に、アノードに到達する電界放出型の電子放出素子が知られている。特許文献１には、一対の導電性膜の間に絶縁層が配置され、その絶縁層の表面に凹部を備える電子放出素子が開示されている。また、特許文献２には、導電性膜の表面に凹凸が設けられた電子放出素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１６７６９３号公報
【特許文献２】特開２００６−１８５８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電界放出型の電子放出素子には、電子放出効率ηのより一層の向上が望まれている。電子放出効率ηは、電子放出素子に電圧を印加したときに検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般にはη＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。本発明は、電子放出効率ηの向上した電界放出型の電子放出素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電子放出素子は、上面と該上面に接続する側面とを備える、絶縁部材と、
前記絶縁部材の前記上面の一部から前記絶縁部材の前記側面に渡って延在し、前記上面と前記側面との境界部に沿って並んだ複数の突出部を備える、カソードと、
前記絶縁部材の前記上面の前記一部とは異なる一部に接続された基部と、各々が該基部から前記カソードに近づくように突出すると共に前記カソードの前記複数の突出部との間に空隙を形成している複数の突出部と、を備えるゲートと、を有することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、電子放出効率ηの向上した電子放出素子を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】電子放出素子の一例を模式的に示す図である。
【図２】電子放出素子の一例を模式的に示す斜視図である。
【図３】電子放出特性を測定する系を模式的に示す図である。
【図４】放出電子の軌跡を示す模式図である。
【図５】ゲートの突出部１５と電子放出効率の関係を示すグラフである。
【図６】電子放出素子の製造工程の一例を示す模式図である。
【図７】カソードの形成過程およびカソードの構成の一例を示す模式図である。
【図８】電子放出素子の変形例を模式的に示す図である。
【図９】変形例の電子放出素子の製造工程を示す断面模式図である。
【図１０】ゲートの突出部と電子放出効率の関係を示すグラフである。
【図１１】ディスプレイパネルとテレビジョン装置の構成を模式的に示す図である。
【図１２】放出電流とその時間変動量を示した図である。
【発明を実施するための形態】
【０００８】
以下に図面を参照して、本実施形態の電界放出型の電子放出素子を例示的に詳しく説明する。但し、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【０００９】
図１（Ａ）〜図１（Ｄ）、図２、図３（ｂ）を用いて本実施形態の電子放出素子の一例について説明する。また、図８を用いて本実施形態の電子放出素子の変形例について説明する。
【００１０】
図１（Ａ）は電子放出素子の平面模式図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ’断面図、図１（Ｃ）は図１（Ａ）のＢ−Ｂ’断面図、図１（Ｄ）は図１（Ｂ）において本実施形態の電子放出素子を紙面右側から見た側面図である。図２は、図１（Ａ）〜図１（Ｄ）に示した電子放出素子の一部を強調して模式的に示した斜視図である。尚、図２では、説明を簡略化するために、詳しくは後述するゲート５の突出部１５の数とカソードの突出部１６の数を２個とした。図３（ｂ）は、図１（ｂ）における一部の拡大模式図である。
【００１１】
まず、本実施形態の電子放出素子の全体的な構成について説明する。
【００１２】
電子放出素子は、基板１の表面に積層された絶縁部材３と、基板１との間に絶縁部材３を挟むように、絶縁部材３の上面に設けられたゲート５を備えている。更に、絶縁部材３の側面に設けられたカソード６を備えており、カソード６は、その一部が絶縁部材３の上面の一部にまで延在し、複数の突出部１６を有している。複数の突出部１６は絶縁部材３の側面と上面との接続部である角部３２に沿って並んで設けられている。この複数の突出部１６の各々が電子放出部に相当する。また、ゲート５も複数の突出部１５を備えており、ゲート５の突出部１５とカソード６の突出部１６との間には空隙８が形成されている。そして、カソード６とゲート５との間に、ゲート５の電位がカソード６の電位よりも高くなるように電圧を印加することで、カソード６の複数の突出部１６の各々から電子が電界放出される。
【００１３】
カソード６に複数の突出部１６を設けることで、突出部１６を設けない形態に比較して電子放出部の位置を規定することができることに加え、突出部１６を設けない形態に比較してより低い電圧で電子を放出することができる。また、ゲート５に突出部１５を設けることで、突出部１６から放出された電子の後述するアノードへの到達率（電子放出効率η）を、ゲートに突出部１５を設けない形態に比較して大きくすることができる。また、カソード６に突出部１６を設けることに加えてゲート５に突出部１５を設けることで、カソード６にのみ突出部を設ける形態に比較して、一層、電子放出部の位置の規定を確実にすることができ、また、放出された電子の軌道の制御性が向上する。そのため、アノードに照射される電子の範囲（電子ビームのスポット径）を制御することができる。
【００１４】
図１（Ａ）〜図１（Ｄ）や図２では、図１（Ｂ）や図１（Ｄ）に示すように、ゲート５の突出部１５とカソード６の突出部１６とが、Ｚ方向と平行な同一直線上に位置している（基板１の表面に対する垂線上に位置している）例を示した。即ち、カソード６の突出部１６の直上にゲート５の突出部１５を設けた例を示した。しかしながら、本発明では、ゲート５の突出部１５とカソード６の突出部１６との相対位置関係は、特に限定されるものではない。Ｚ−Ｙ平面（図１（Ｄ）の角度）で見ると、カソード６の突出部１６の直上にゲート５の突出部１５が位置するが、Ｚ−Ｘ平面（図１（Ｂ）の断面）で見ると、カソード６の突出部１６の直上にゲート５の突出部１５が位置していない形態とすることもできる。即ち、図３（ｂ）のように、カソード６の突出部１６（特にその先端）よりもゲート５の側面５ａ又は先端が、第２絶縁層３ｂの近くに位置する形態とすることもできる。このようにすれば、カソードの突出部１６の直上にゲートの突出部１５が庇のように張り出している形態に比べて電子放出効率ηを向上することができる。
【００１５】
また、詳しくは後述する図８に示す本実施形態の電子放出素子の変形例のように、ゲート５の複数の突出部１５のうち、隣り合う２つの突出部の間に、カソード６の突出部１６を設ける形態を採用することもできる。即ち、カソード６の突出部１６の直上にゲート５の突出部１５を設けずに、カソード６の突出部１６の斜め上方にゲート５の突出部１５を設ける形態を採用することができる。言い換えると、基板１の表面に垂直で且つ突出部１６の先端を通る何れの断面を見ても、カソード６の突出部１６の直上にはゲート５が存在しない形態とすることができる。この形態の場合には、図１（Ａ）と同じように平面的に見ると、カソード６の突出部１６がゲート５の隣り合う２つの突出部１５の間に露出することになる。その結果、この形態の電子放出素子では、突出部１６が後述するアノード１１に対して露出する形態となる。そのため、この形態の電子放出素子は、後述するように、図１（Ａ）〜図１（Ｄ）や図２などに示す形態の電子放出素子よりも電子放出効率ηを高くすることができる。
【００１６】
次に、電子放出素子を構成する絶縁部材３について説明する。
【００１７】
絶縁部材３は、ここで示す例では、第１絶縁層３ａと第２絶縁層３ｂとの積層体で構成した態様を示している。しかし、絶縁部材３は、１つの絶縁層で構成することもでき、また、複数の絶縁層から構成することもできる。そして、図１に示す態様では、第１絶縁層３ａの上面３ｅの一部の上に第２絶縁層３ｂが積層している。即ち、第２絶縁層３ｂの側面３ｄを第１絶縁層３ａの側面３ｆよりもカソード６から離れるように設けている。このようにすることで、絶縁部材３の上面が凹部７を備えることができる。このため、絶縁部材３の上面は段差を備えることになる。
【００１８】
絶縁部材３の上面は、ゲート５に対向する表面である。図１（Ｂ）に示す態様の場合には、第１絶縁層３ａの上面３ｅの一部であって第２絶縁層３ｂで覆われていない部分と、第２絶縁層３ｂの上面（ゲート５と対向する面）３ｃと、第２絶縁層３ｂのカソード６側の側面３ｄと、で絶縁部材３の上面が構成される。第１絶縁層３ａの上面３ｅと第２絶縁層３ｂの上面３ｃは、基板１の表面が平坦であれば、基板１の表面と平行になる。そのため、一般に、絶縁部材３の上面は、基板１の表面からの距離が異なる第１の面（第２絶縁層３ｂの上面）と第２の面（第１絶縁層３ａの上面３ｅの一部であって第２絶縁層３ｂで覆われていない部分）とを備えることになる。言い換えると、上記第１の面と第２の面がゲート５の裏面５ｂからの距離が互いに異なることになる。
【００１９】
絶縁部材３は、絶縁部材３の上面と接続する側面３ｆを備える。尚、絶縁部材３の上面と側面とは直角に接続する形態に限定されず、鈍角で接続する形態とすることができ、また、図３（ｂ）のように、絶縁部材３の上面と側面とが接続する部分である角部３２が、所定の曲率を有する形態とすることもできる。尚、絶縁部材３が、第１絶縁層３ａと第２絶縁層３ｂとで構成される場合には、第１絶縁層３ａの側面が絶縁部材３の側面に相当する。
【００２０】
また、絶縁部材３の側面（第１絶縁層３ａの側面３ｆ）は、後述するゲート５の側面５ａと相似な形状を備えることができる（図１（ａ）、図２参照）。即ち、絶縁部材３の側面は複数の突出部を備えることができる。このような複数の突出部を備える側面とすることで、後述する電子放出部となる複数の突出部１６の間の沿面距離を大きくすることができる。そのため、隣り合う電子放出部の間での相互の影響を低減することができる。また、後述するように、このような複数の突出部を備える側面を絶縁部材３に設けた上で、指向性のあるスパッタ法を用いるなどして、絶縁部材３の側面にカソード６の材料を堆積させることで、絶縁部材３の側面の突出部により多くの材料を堆積させることができる。その結果、絶縁部材３の側面上のカソード６に、制御された膜厚分布を設けることができ、図７（ｂ）に示すように、絶縁部材３の側面上において、カソード６に高抵抗部分６ｂと低抵抗部分６ａとを交互に形成することができる。このようにすることで、カソード６の隣り合う２つの突出部１６の間に抵抗体（高抵抗部６ｂ）を設けることができ、電子放出部である突出部１６同士の間での相互の影響を低減することができ、安定な電子放出特性を維持することができる。
【００２１】
また、図１（Ｂ）や図１（Ｃ）では、絶縁部材３の側面（第１絶縁層３ａの側面３ｆ）は、基板１の表面に対してほぼ垂直とした態様を示している。しかしながら、絶縁部材３の側面は、基板１の表面に対して９０°よりも小さな傾斜（例えば４５°から８０°の範囲）を備えた斜面とすることができる。
【００２２】
次にカソード６について説明する。
【００２３】
絶縁部材３の側面３ｆにはカソード６が設けられており、ここで示す例では、カソード６のゲート５側の端部とは反対側の端部がカソード電極２に電気的に接続されている。しかし、カソード６が十分に低抵抗であれば、カソード電極２を省略することもできる。また、カソード６の、絶縁部材３の側面３ｆに位置する部分の少なくとも一部に、電流制限のための所定の抵抗値を有する抵抗部を設けることもできる。この場合には、カソード電極２と各々の突出部１６との間に抵抗が設けられる形態となる。
【００２４】
カソード６は、絶縁部材３の上面の一部から絶縁部材３の側面３ｆに渡って延在している。図１（Ｂ）で示した形態では、カソード６は、さらに、基板１の表面にまで延在している。
【００２５】
そして、カソード６は、絶縁部材３の上面と絶縁部材３の側面３ｆとの境界部である、角部３２（図２、図３（ｂ）参照）に沿って並んで設けられた複数の突出部１６を備えている。突出部１６は、図１（Ｂ）のように、Ｚ−Ｘ平面において凸形状であると同時に、図１（Ｄ）に示すように、Ｚ−Ｙ平面においても凸形状である。複数の突出部１６の各々は絶縁部材３の上面から離れるように、絶縁部材３の角部３２から突出している。図３（ａ）を用いて後述する電子線放出装置においては、複数の突出部１６の各々は絶縁部材３の角部３２から後述するアノード１１に向かって突出している。そのため、複数の突出部１６の各々は、基板１に絶縁部材３が積層される方向に沿って、あるいは、基板１の表面に対して垂直な方向に沿って、突出していると言うこともできる。
【００２６】
カソード６に突出部１６を設けた場合、突出部１６の周囲とゲート５との距離は、突出部１６とゲート５との距離よりも広くなる。その結果、後述するように突出部１６から放出された電子はゲート５で等方的に散乱するが、その散乱した電子のうち、突出部１６の両脇に散乱した電子は、ゲート５との間隔が広い部分を抜けてアノードに到達することができる。従って、角部３２に沿ってカソード６が平坦である場合と比べて、即ち、角部３２に沿ってゲートとカソードとの間隔が一定の場合と比べて、電子放出効率ηを向上させることができる。
【００２７】
カソード６のゲート５側の端部は、図１（Ｂ）、図３（ｂ）などに示すように、絶縁部材３の上面（３ｅ）の側面（３ｆ）側の少なくとも一部を覆っている。そして、カソード６の端部を構成する複数の突出部１６は、絶縁部材３の上面（３ｅ）と絶縁部材３の側面（３ｆ）との境界部である角部３２（図２、図３（ｂ）参照）に沿って並んでいる。そのため、カソード６の複数の突出部１６の各々は、絶縁部材３の上面（３ｅ）の側面（３ｆ）側の一部を覆っていると言うことができる。或は、カソード６の突出部１６の一部が絶縁部材３の凹部７内に入り込んでおり、且つ、絶縁部材３の上面に突出部１６の一部が接続していると言うことができる。
【００２８】
突出部１６の先端部を拡大すると、図３（ｂ）に示すように、その先端部は曲率半径ｒで代表される形状を有する。この曲率半径ｒに依存して、先端部の電界強度が変化する。ｒが小さいほど電気力線の集中が生じるため突出部１６の先端に高い電界を形成することが可能となる。ゲート５とカソード６との最短距離ｄ１は、後述する散乱回数の違いに影響するため、ｒが小さく、ｄ１が大きいほど電子放出効率（η）を高くすることができる。尚、電子を放出させるのに必要な駆動電圧を抑える観点から、ｄ１が１０ｎｍより大きいと駆動電圧が高くなってしまう。また、駆動時の安定性の観点から、ｄ１が１ｎｍ以上となることが好ましい。１ｎｍより小さいと、電界蒸発や放電、短絡などによりカソード突出部１６が駆動時に破壊される可能性がある為である。そのため、実用的には、ｄ１は１ｎｍ以上１０ｎｍ以下であることが好ましい。
【００２９】
突出部１６は、前述したように、絶縁部材３の上面（３ｅ）の一部を覆っている。即ち、カソード６は、絶縁部材３の側面（３ｆ）から、絶縁部材３の上面（３ｅ）の一部にまで渡って設けられている。このような形態は、カソード６の形成方法に依存し、ＥＢ蒸着等においては蒸着時の角度、時間だけでなくゲート５の厚みや第２絶縁層３ｂに相当する部分の厚みなどがパラメータとなる。また一般的なスパッタ法では一般に回り込みが大きいため形状制御が難しい。このため指向性のあるスパッタ法など特殊な方法を採用することが必要である。
【００３０】
突出部１６が、絶縁部材３の上面の一部を覆っていることで、以下の４つのメリットが考えられる。１つ目のメリットは、電子放出部となる突出部１６が絶縁部材３に広い面積を持って接触するので、機械的な密着力があがる（密着強度が上昇する）ことである。２つ目のメリットは、電子放出部となる突出部１６と絶縁部材３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく絶縁層３に逃がすことが可能となる（熱抵抗が低減する）ことである。３つ目のメリットは、緩やかな傾斜を伴って絶縁部材３の上面と接触することで、絶縁体と真空と金属との境界で生じる三重点での電界強度を弱め、異常な電界が発生して放電現象が発生する可能性を抑制できることである。４つ目のメリットは、突出部１６の第２絶縁層３ｂ側の表面を、ゲート５の裏面５ｂに対する法線に対して傾斜させた形状とする事で、電子放出効率が増大することである。
【００３１】
ここで、突出部１６が絶縁部材３の側面（３ｆ）だけでなく絶縁部材３の上面の一部を覆っているメリットについてさらに詳細に説明する。
【００３２】
図１２（ａ）は、カソード６のゲート５側の端部（突出部１６）の、絶縁部材３の側面（３ｆ）から絶縁部材３の凹部７内への侵入する長さｘを変化させた際の初期のＩｅとその時間変動量を示したものである。尚、侵入する長さｘは、図３（ｂ）におけるｘに相当し、絶縁部材３の上面と接続している突出部１６の長さとみなすことができる。また、Ｉｅとは、放出電子量を意味し、後述の図３（ａ）におけるアノード１１に到達する電子の量に相当する。電子放出素子の駆動を開始して最初の１０秒間の間に検出された平均的な電子放出量Ｉｅを初期値として規格化し、電子放出量の変化を時間の常用対数としてプロットしたものである。
【００３３】
明らかな傾向として、ｘの値が少なくなるにつれて、電子放出量の初期低下量が大きくなる傾向があった。
【００３４】
図１２（ｂ）はいくつかの電子放出素子において、図１２（ａ）と同様な計測を行い、ｘの値に対し、初期電子放出量を１００として規格化を行い、計測後１時間経過した時の電子放出量をプロットしたものである。この図から明らかなように、ｘの値が少ないほど初期低下量が多かった。しかし、ｘの値が２０ｎｍを越えるとｘの値に対する依存性が小さくなる傾向が見られた。
【００３５】
これらの結果から推察すると、ｘの値が増加することで、絶縁部材３に広い面積で突出部１６が接触するため、熱抵抗が低減することが考えられる。更には、突出部１６の体積増加による熱容量の増大などの作用も働いて、突出部１６の先端の温度が低下することで初期変動が小さくなるのではないかと推察される。
【００３６】
尚、ｘの値は大きいほど良いという訳ではない。実用的にはｘの値は１０ｎｍ以上３０ｎｍ以下に設定される。カソード６の材料の蒸着時の角度、第２絶縁層３ｂの厚さ、ゲート５の厚さを制御して、ｘの値を制御することができる。ｘの値を３０ｎｍよりも大きくすると、絶縁部材３の上面を介して、カソード６とゲート５との間のリークが発生し、リーク電流が増大する。
【００３７】
カソード６の突出部１６の先端は、可能な限りゲート５から離す（距離ｄ１を大きくする）ことが望ましい。このようにすることで、ゲート５における電子の散乱を減らし、結果、電子放出効率ηを向上させることができる。
【００３８】
また、図３（ｂ）に示すように、カソード６の突出部１６の先端とゲート５の側面５ｂとの間に、オフセット量Ｄｘを設けることが望ましい。言い換えると、カソード６の突出部（特にその先端）よりもゲート５の側面５ａが、第２絶縁層３ｂの近くに位置するように、ゲート５を配置することが望ましい。これは、電子放出効率ηを向上するため、および、電子放出を安定にするためである。突出部１６の先端の真上にゲート５が存在しないことで、突出部１６の先端から電界放出された電子がゲート５の裏面５ｂに衝突する可能性を低減することができる。その結果、電子放出効率ηが向上することができるのと同時に、ゲート５に流れる無効な電流が低減されるためにゲートの熱的な変形などが抑制されて安定な電子放出を実現することができる。
【００３９】
次に、三重点について述べる。一般に真空、絶縁体、金属の様に誘電率が異なる三種類の材料が接する場所は三重点と呼ばれ、三重点における電界強度が周囲よりも極端に高くなることで放電等の要因になる場合がある。そのため、突出部１６と絶縁部材３の上面とが接する角度θが９０度よりも大きければ周囲の電界と大差がない。しかし、例えば、カソード６が、何らかの機械的強度不足により、絶縁部材３の上面から剥がれ、絶縁部材３の上面とカソード６との間に隙間が生じてしまった場合は、角度θが９０度以下となる。この結果、カソード６の剥がれた部分に強大な電界が形成され、この部分から電子放出が生じる、あるいは、この電子放出が引き金となった沿面放電により電子放出素子の破壊が生じる場合がある。従って、カソード６の突出部１６と絶縁部材３の上面とが接する角度θの望ましい角度は９０度よりも大きい角度である。
【００４０】
前述したように、電子放出特性の安定化、特に放出電流の安定化のためには、カソード６の複数の突出部１６同士が、互いに影響を及ぼすことを低減することが望ましい。そこで、図７（ｂ）に示すように、カソード６の一部であって、複数の突出部１６の各々の間に位置する部分（６ｂ）を、カソード電極２から突出部１６に向かう電子の流れに沿って、その他の部分（６ａ）よりも高抵抗とする態様が望ましい。より詳細には、各突出部１６とカソード電極との間の抵抗値よりも、複数の突出部１６の隣り合う２つの突出部の間の抵抗値を大きくする態様が望ましい。このようにすることで、カソード６の複数の突出部１６同士の相互の影響を低減することができる。
【００４１】
上記態様に加えて、図７（ｂ）における６ａで示された部分の全てまたは一部に抵抗体を設けた態様とすることがより望ましい。このようにすれば、各電子放出部（突出部１６）毎に個別に抵抗を備えさせることができ、各電子放出部からの放出電流の時間変動が抑制できるので好ましい。尚、この態様の場合にも、各突出部１６とカソード電極との間の抵抗値よりも、複数の突出部１６の隣り合う２つの突出部の間の抵抗値を大きくする。
【００４２】
また、絶縁層３の側面が平坦である場合には、図７（ｂ）における６ａで示された部分を６ｂで示された部分よりも膜厚を厚くすることが望ましい。このようにすることで、６ａで示された部分の膜厚と６ｂで示された部分の膜厚を等しくした場合に比べ、電子放出部となる複数の突出部１６の間の沿面距離を大きくすることができる。また、同時に、６ｂで示された部分を６ａで示された部分よりも高抵抗にすることができるので、前述したように、複数の突出部１６同士が、互いに影響を及ぼすことを低減することができる。
【００４３】
尚、本実施形態の電子放出素子においては、図７（ｂ）において６ａで示された複数の突出部１６の各々とカソード電極２とを接続するために必須の部分以外に、６ｂで示された部分をカソード６が備えている。６ｂで示した部分は、絶縁部材３の側面３ｆの一部であって、複数の突出部１６の各々の間に位置する部分が、真空中に露出して当該部分が帯電することを抑制する役割を持つ。６ｂで示された部分をカソード６が備えていない場合には、突出部１６から放出されてゲート５で等方的に散乱した電子の一部が、絶縁部材３の側面３ｆの一部であって複数の突出部１６の各々の間に位置する部分を帯電させる。その結果、電子の放出が不安定になったり、放出された電子の軌道が経時的に変動したりする。そのため、カソード６は、図７（ｂ）に６ａで示された、複数の突出部１６の各々とカソード電極２とを接続するために必須の部分以外にも、６ｂで示された、複数の突出部１６の各々の間に位置する絶縁部材３ｂの表面に位置する部分を備えている。また、絶縁部材３ｂの側面３ｆだけでなく、図１（Ｃ）や図２に示すように、本実施形態の電子放出素子は、絶縁部材３の角部３２の一部であって、隣り合う２つの突出部１６の間に位置する部分をも、カソード６の一部が覆っている。このように複数の突出部１６の間にカソード６の一部分を配置することで、複数の突出部１６の各々の間に絶縁部材３の表面の帯電を抑制でき、電子放出を安定にすることができる。
【００４４】
また、図７（ｂ）の６ｂで示した部分だけでなく、図７（ａ）において、単に、突出部１６を含めて、導電性膜６を高抵抗にするだけでも、放出電流の安定化に寄与する。そのためには、カソード6を高抵抗化する工程（例えばカソード6を酸化する酸化工程）を行えば良い。
【００４５】
次にゲート５について説明する。
【００４６】
ゲート５は、絶縁部材３の上面の、カソード６で覆われていない部分に接続しており、絶縁部材３によって支持されている。ゲート５は、基部５０と、カソード６（特にはカソード６の突出部１６）に近づくように基部５０から突出した複数の突出部１５と、を備えている。１つのゲートの突出部１５に対して１つのカソードの突出部１６が設けられている（ゲートの突出部とカソードの突出部が１対１に対応して設けられている）ことが望ましい。その場合、ゲートの突出部１５の数をｎとすると、カソードの突出部１６の数はｎとなる。
【００４７】
複数の突出部１５の各々は、基部５０から実質的に同じ方向に突出している。尚、一般に、基板１の表面が平坦であれば、ゲートの突出部１５は基板１の表面に対して平行（実質的に平行）に突出する。そして、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向は、互いに交差する関係にある。即ち、図１（Ｂ）においては、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向とが直交する（９０°で交わる）。そして、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向は９０°以下で交差することが好ましい。
【００４８】
尚、基部５０と突出部１５は、理解を容易にするために用いた概念であり、基部５０と突出部１５を一体の部材とする形態、即ち、基部５０と突出部１５との明確な境界が存在しない形態とすることもできる。
【００４９】
基部５０は、絶縁部材３の上面の一部に接続している（絶縁部材３の上面に載置されている）。図１のように、絶縁部材３が、第１絶縁層３ａと第２絶縁層３ｂとで構成される場合には、基部５０は、第２絶縁層の上面３ｃに接続している。この結果、ゲート５は第２絶縁層３ｂに支持される。尚、基部５０は、図１（Ｂ）、図１（Ｃ）などに示すように、その底面の一部が絶縁部材３の上面と接続しない形態とすることができる。即ち、基部５０の一部（カソード６側の端部）が絶縁部材３の上面との間に空隙を形成している形態とすることができる。しかし、逆に、基部５０の底面の全てが、絶縁部材３の上面の一部と接続する形態とすることもできる。
【００５０】
ゲート５の複数の突出部１５の各々は、少なくともその先端がカソード６との間に空隙８を形成するように、基部５０から突出している。従って、ゲート５は、図１（Ａ）に示すように、平面形状（基板１の表面と平行な平面内）において櫛歯状となる。尚、ゲート５の底面５ｂに対するゲート５の側面５ａの角度は、図３（ｂ）では９０°である場合を示したが、電子放出効率ηを向上するためには、９０°より小さく設定することが望ましい。また、空隙８における最短距離は前述した最短距離ｄ１に相当する。また、ここでは、電子放出素子を上から見た際（図１（Ａ）の方向から見た際）に、ゲート５の突出部１５の外周（側面５ａ）が矩形波のような、直線同士が直角に繋がった形状である場合を示した。しかしながら、本実施形態の電子放出素子はこのような形態に限定されるものではない。例えば、サイン波のような、円弧が連続した形態の外周（側面５ａ）とすることもできるし、三角波のような、直線同士が鋭角に繋がった形態の外周（側面５ａ）とすることもできる。また、例えば、突出部１５の側面５ａは円弧（曲率を有する）形状であるが、突出部同士の間に位置する部分は直線形状であるような組み合わせの形態とすることもできる。尚、カソード６の突出部１６との位置合わせの観点からは、少なくとも、ゲート５の突出部１５の側面５ａ（特に突出部１５の、基部５０からの距離から最も離れた、先端に位置する部分の側面５ａ）は円弧（曲率を有する）形状であることが望ましい。
【００５１】
次に、ゲート５の突出部１５の作用について説明する。
【００５２】
図４（ａ）ではゲートに突出部１５を設けない形態（ゲート５の側面５ａが平らな形態）を示し、図４（ｂ）ではゲートに突出部１５を設けた形態（ゲートの側面５ａに凹凸を備える形態）を示している。それぞれの図では、説明の簡略化のため、電子放出素子の一部のみを模式的に示している。
【００５３】
図４（ａ）に示す様に、ゲート５に突出部１５を設けず、ゲート５のカソード６との対向領域においてカソード６よりもゲート５が広い場合、カソード６の突出部１６から放出された電子は散乱する。具体的には、図中の破線で示されるように、カソード６の突出部１６から放出された電子が、ゲート５の底面５ｂまたは側面５ａで等方的に散乱する。そして、散乱した電子の一部は再びゲート５に衝突して散乱を繰り返すことになる。
【００５４】
一方、図４（ｂ）に示すように、ゲート５のカソード突出部１６に対向する領域に突出部１５を設ける（ゲート５のカソード突出部１６に対向する領域の両側を後退させる）ことで、図４（ａ）の構成に比べて、ゲート５での電子の衝突を減らすことができる。その結果、ゲートでの電子の散乱を少なくすることができる。そのため、図４（ｂ）の構成ではアノード１１に到達する電子が増え、効率ηを向上させることができる。
【００５５】
次に、電子放出素子の電子放出特性の評価方法と、カソード６から放出された電子のアノードへの到達効率、即ち、電子放出効率（η）について説明する。電子放出効率ηは、電子放出素子に電圧を印加したときに検出される電流Ｉｆと真空中に取り出される電流（アノードへ到達する電流）Ｉｅを用いて、η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
電子放出素子の電子放出特性の測定は図３（ａ）に示す構成で行うことができる。図３において、Ｖｆはゲート５とカソード６の間に印加する電圧であり、ＩｆはＶｆをゲート５とカソード６の間に印加した際にゲート５とカソード６の間に流れる素子電流である。また、Ｖａはカソード６とアノード１１の間に印加される電圧であり、Ｉｅは電子放出電流である。尚、ここでは、Ｖａをカソード６とアノード１１の間に印加する例を示したが、アノード１１に電位を印加する電源と、カソード６に電位を印加する電源とを別々に設けても良い。図３（ａ）に示すように、電子放出素子が設けられた基板１の上方に、ゲート５およびカソード６よりも高電位に規定されるアノード１１を設けることで、複数の突出部１６から放出された電子をアノード１１に到達させる電子線放出装置が構成される。
【００５６】
次に、電子放出効率ηの関係について、シミュレーションによる計算を用いて説明する。尚、図２に示す様に、ゲート５の突出部１５の振幅（基部５０から突出部１５の先端までの距離（Ｘ方向の長さ））をＡ１、ゲート５の突出部１５の周期（Ｙ方向の長さ）をＴ１、ゲートの突出部１５の間隔をＷ２、ゲートの突出部１５の幅をＷ１と定義する。
【００５７】
そして、以下に示す計算における代表的な値の例を列挙すると、絶縁層３ａの厚さは１０ｎｍ、絶縁層３ｂの厚さは２００ｎｍ、ゲート５の厚さは５ｎｍ、ゲート５とカソード６の間隔ｄ１は５ｎｍ、ゲートの振幅Ａ１は６ｎｍ、周期Ｔ１は１２ｎｍである。また駆動電圧Ｖｆは２１Ｖ、アノード印加電圧Ｖａは１１．８ｋＶ、カソード６の仕事関数Ｗｆは４．６ｅＶである。
【００５８】
始めにゲートの突出部１５の振幅Ａ１と効率ηの関係について図５（ａ）を用いて説明する。図５（ａ）の横軸はゲートの突出部１５の振幅Ａ１を、カソード６の突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図５（ａ）より、ゲートの突出部１５の振幅Ａ１を大きくすると、ある振幅以上で電子放出効率が大きく増加していき、その後はほぼ一定となることがわかる。電子放出効率ηが増加し始める振幅をＡ１ｓｔａとするとＡ１ｓｔａは０．５×ｄ１と読み取れる。尚、図５（ａ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。従って、ゲートの突出部１５の振幅Ａ１は、カソード６の突出部１６とゲート５との最短距離ｄ１に照らして、０．５×ｄ１以上とすることが好ましい。尚、計算では、カソードの突出部１６の中心とゲートの突出部１５の中心が上下に重なるようにしている。
【００５９】
振幅がＡ１ｓｔａを超えると電子放出効率ηが大きく増加するのは、ゲート５の隣り合う２つの突出部１５の間を、電子放出部から放出された電子（より詳細にはゲートで散乱された電子）が通り抜けて、アノードに到達しやすくなったためと考えられる。反対に、Ａ１ｓｔａより小さい場合には、電子放出効率ηがほぼ一定なのは、ゲート５に突出部１５を設けていない場合と殆ど差が無いためと考えられる。また、電子放出効率ηが飽和するのは、ゲートの突出部１５の振幅Ａ１が十分大きくなり、ゲート５の隣り合う２つの突出部１５の間を通り抜ける、放出電子の量に差が無くなるためと考えられる。
【００６０】
次に、ゲートの突出部１５の周期Ｔ１と電子放出効率ηの関係について図５（ｂ）を用いて説明する。図５（ｂ）の横軸はゲートの突出部１５の周期Ｔ１を、カソードの突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図５（ｂ）より、ゲートの突出部１５の周期Ｔ１を大きくすると電子放出効率ηが減少していき、ある周期以上で電子放出効率ηはほぼ一定となることがわかる。電子放出効率ηがほぼ一定となる周期をＴ１ｓａｔとするとＴ１ｓａｔは１０×ｄ１と読み取れる。尚、図５（ｂ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。従って、ゲートの周期Ｔ１は１０×ｄ１以下であることが好ましい。
【００６１】
Ｔ１は、図２におけるＷ１とＷ２との和であり、図５（ｂ）の計算では、Ｗ１＝Ｗ２としており、カソードの突出部１６の中心とゲートの突出部１５の中心が上下に重なるようにしている。従って、ゲートの突出部１５の周期Ｔ１が大きくなるということは、Ｗ１およびＷ２が大きくなるということである。そのためゲートの突出部１５の周期Ｔ１が大きくなると電子放出効率ηが減少するのは、カソードの突出部１６に被さるゲート５の突出部１５の幅Ｗ１が大きくなるためと考えられる。即ち、突出部１６の直上に位置するゲート５の突出部１５の幅Ｗ１が大きくなるためと考えられる。また、Ｔ１ｓａｔを超えると電子放出効率ηがほぼ一定となるのは、ゲートに突出部１５がない場合と殆ど差が無いためと考えられる。
【００６２】
次に、図２などに示した電子放出素子とは、ゲートの突出部１５とカソードの突出部１６との相対位置関係が異なる、電子放出素子の変形例について、図８を用いて説明する。
【００６３】
変形例の電子放出素子では、カソードの突出部１６が、ゲートの隣り合う２つの突出部１５同士の間に相対するように設けられていている。典型的にはゲート５の突出部１５とカソード６の突出部１６の位相を、図２などで説明した形態と比較して、半周期ずらした形態となっている。図８では、説明を簡略にするために、カソード６の突出部１６を１つしか設けていないが、実際には、複数の突出部１６が角部３２に沿って、設けられている。同様に、ゲートの突出部１５も２つしか示していないが、実際には、ゲートの突出部１５も複数（≧２）設けられている。即ち、２つのゲートの突出部１５に対して１つのカソードの突出部１６が設けられている。そのため、ゲートの突出部１５の数をｎとすると、カソードの突出部１６の数は最小の場合ｎ−１となる。
【００６４】
変形例の電子放出素子では、ゲートの隣り合う２つの突出部１５同士の間に対向してカソードの突出部１６が設けられていている。そのため、突出部１６の直上の電気力線が直接ゲート５に向かわず、突出部１６から電子が放出する方向が、基板１の表面に対して垂直に近くなる。従って、図８に示すように、ゲート５に衝突せずに不図示のアノードに向けて放出される電子の量が、図２などで示した実施形態の電子放出素子に比べて多くなる。そのため、図２などで示した実施形態の電子放出素子に比べて、電子放出効率ηが向上する。また、図２などで示した実施形態の電子放出素子に比べてゲートでの電子の散乱が少ないので、電子放出素子から放出された電子がアノードを照射する照射面積（スポット径）を小さくすることができる。
【００６５】
続いて、本変形例における、電子放出効率ηについて説明する。
【００６６】
始めに、ゲートの突出部１５の振幅Ａ１と電子放出効率ηの関係について説明する。
【００６７】
図１０（ａ）にゲートの凹凸部１５の振幅Ａ２と効率ηの関係を示す。図１０（ａ）の横軸は振幅Ａ１をカソードの突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は効率ηを示している。
【００６８】
図１０（ａ）より、振幅Ａ１を大きくしていくと、効率ηも増加していき、ある値以上から効率ηの増大が鈍くなり、ほぼ飽和することがわかる。効率ηの増大が鈍くなる振幅Ａ１をＡ１ｓａｔとすると、Ａ１ｓａｔは約１×ｄ１と読み取れる。尚、図１０（ａ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。振幅Ａ１を大きくしていくと効率ηが増加する理由としては、カソードの突出部１６に被さるゲート５の領域が小さくなる（突出部１６の真上からゲートが離れていく）ことが挙げられる。このようになると、突出部１６から放出される電子がゲートの隣り合う２つの突出部１５の間を通り抜けやすくなり、この結果、効率ηが増加すると考えられる。また、Ａ１ｓａｔ以上で効率ηの増大が鈍くなるのは、振幅Ａ１が十分大きく、ゲートに衝突しない電子の数がほぼ一定となったためと考えられる。
【００６９】
そのため、変形例の電子放出素子では、ゲートの突出部１５の振幅Ａ１と、カソード６の突出部１６とゲート５との最短距離ｄ１とが、Ａ１≧ｄ１の関係を満たすことが望ましい。以上のようにすることで、カソード突出部１６から放出された電子がゲートに衝突する機会を減らすことができ、結果、効率ηが上昇する。
【００７０】
次に、ゲートの隣り合う２つの突出部１５の間隔Ｗ２と効率ηの関係について説明する。
【００７１】
図１０（ｂ）にゲートの隣り合う２つの突出部１５の間隔Ｗ２と効率ηとの関係を示す。図１０（ｂ）の横軸は幅Ｗ２をカソードとゲートとの最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図１０（ｂ）より、Ｗ２を大きくすると効率ηが上昇していき、ある値以上で効率ηがほぼ一定となり、さらにＷ２を大きくすると効率が減少し始めることがわかる。効率ηが飽和し始める値をＷ２ｓａｔとするとＷ２ｓａｔは約１×ｄ１と読み取れる。また、効率ηが減少し始める値をＷ２ｄｅｃとするとＷ２ｄｅｃは３×ｄ１と読み取れる。尚、図１０（ｂ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。Ｗ２ｓａｔまで大きくしていくと、効率ηが増加するのは、カソード突出部１６に被さるゲート５の幅が小さくなっていくためと考えられる。また、Ｗ２がＷ２ｓａｔからＷ２ｄｅｃの間は効率がほぼ一定となるのは、ゲートに衝突しない電子の数がほぼ一定となったためと考えられる。また、Ｗ２がＷ２ｄｅｃより大きくすると効率ηが減少するのは、ゲートに突出部１５を設けていない形態と差がないためと考えられる。
【００７２】
そのため、変形例の電子放出素子では、ゲートの隣り合う２つの突出部１５の間隔Ｗ２、カソード６の突出部１６とゲート５との最短距離ｄ１とが、ｄ１≦Ｗ２≦３×ｄ１の関係を満たすことが望ましい。
【００７３】
変形例の電子放出素子では、以上の関係を満たすことで、カソード突出部１６から放出された電子がゲートに衝突する機会を減らすことができ、結果、効率ηが上昇する。
【００７４】
また、本発明の電子放出素子は、図２などに示したゲートの突出部１５とカソードの突出部１６との相対位置関係に加え、図８に示したゲートの突出部１５とカソードの突出部１６との相対位置関係をも備えた電子放出素子とすることもできる。
【００７５】
以上説明した本実施形態の電子放出素子の製造方法の一例について、図６（Ａ）乃至図６（Ｈ）を参照して説明する。図８を用いて説明した変形例の電子放出素子の製造方法については後述する。
【００７６】
図６（Ａ）〜図６（Ｈ）は、図１（Ａ）〜図１（Ｄ）に示した電子放出素子の製造工程の一例を順番に示した模式図である。
【００７７】
最初に、基板１の表面に第１絶縁層３ａとなる絶縁層２３、第２絶縁層３ｂとなる絶縁層２４及びゲート５となる導電層２５を積層する（図６（Ａ））。
【００７８】
基板１は絶縁性基板であり、例えば、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板などを用いることができる。絶縁層２３，２４は、加工性に優れる材料からなる絶縁性の膜であり、材料としては、例えば、ＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２を用いることができる。絶縁層２３，２４の作製方法は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層２３，２４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層２３と２４を基板１に積層した後に凹部７を形成する必要があるため、絶縁層２３と絶縁層２４との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層２３と絶縁層２４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層２３にはＳｉｘＮｙを用い、絶縁層２４にはＳｉＯ２等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００７９】
導電層２５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属、それらの合金、または、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物なども挙げられる。また、導電層２５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定される。
【００８０】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した後、エッチング手法を用いて導電層２５，絶縁層２４、絶縁層２３を順次加工する。これにより、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる（図６（Ｂ））。
【００８１】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ４、ＣＨＦ３、ＳＦ６のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００８２】
次に、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いて、ゲート５の側面及び絶縁層３ａと３ｂからなる絶縁部材３の側面に突出部を作成する（図６（Ｃ））。
【００８３】
尚、ＦＩＢ加工では、ゲートの突出部１５の振幅Ａ１、周期Ｔ１が所望の値となるように削る。なお、以降の説明では図６（Ｃ）のＡ−Ａ´断面から見た図で説明する。
【００８４】
次に、エッチングによって、絶縁層３ｂの側面のみを一部除去し、凹部７を形成する（図６（Ｄ））。
【００８５】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ２からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉｘＮｙからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００８６】
凹部７の深さ、即ち凹部７における、絶縁層３ｂの側面と、絶縁層３ａの側面及びゲート５の側面との距離は、電子放出素子を形成した後のリーク電流に深く関わる。凹部を深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、凹部の深さは実用的には３０ｎｍ以上２００ｎｍ以下で形成する。
【００８７】
次に、ゲート５表面に剥離層２０を形成する（図６（Ｅ））。
【００８８】
剥離層２０の形成は、次の工程で堆積するカソード６の材料をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２０を形成する。
【００８９】
次に、カソード６の材料を基板１上及び絶縁部材３の側面およびゲート５上に付着させる（図６（Ｆ））。
【００９０】
カソード６の材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点を備え５ｅＶ以下の仕事関数を備える材料である。そして、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属またはそれらの合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物が挙げられる。
【００９１】
カソード６の材料（カソード材料）の堆積方法としては指向性スパッタ法が好ましく用いられる。指向性スパッタ法が好ましい理由は、凹部７の内部の一部（絶縁部材３の上面の一部）を覆うように、突出部１６を、角部３２に沿って複数形成するためである。スパッタ法ではカソード材料の飛来粒子（スパッタ粒子）のエネルギーが小さい。そのためゲート５の隣り合う２つの突出部１５の間（図７（ａ）の１５ｂの部分）を通って絶縁部材３の角部３２にスパッタ粒子が飛来するので、絶縁部材３の角部３２に沿って複数の突出部１６を並んで形成しやすいと考えられる。つまり、ゲート５の突出部１５の直下にカソード材料が堆積し易いためである。
【００９２】
図７（ａ）は、図１（Ｄ）と同じ方向からカソード６の材料を絶縁部材３の側面に成膜している際の様子を示す模式図であり、カソード材料の代表的な飛来軌道を破線２６ａ乃至２６ｄで表している。図７（ａ）に示すように、スパッタ法では、絶縁層３ａの側面に突出部が形成されていると、絶縁層３ａの側面の突出部に、絶縁層３ａの側面のその他の部分よりも、射影効果により、カソード材料がより多く付着する。また、破線２６ａ〜２６ｃに示すように、ゲートの隣り合う２つの突出部１５の間（１５ｂ）をスパッタ粒子（カソード材料）が通る。そのため、絶縁層３ａの角部３２であって、絶縁層３ａの上面と絶縁層３ａの側面の突出部との接続部近傍に、より多くのカソード材料が堆積する。その結果、複数の突出部１６が、角部３２に沿って、ゲートの突出部１５の周期に対応して、形成される。このようにして、ゲートの突出部１５とカソードの突出部１６を１対１に対応して設けることができる。一方、カソード材料の飛来軌道には、破線２６ｄに示すように、ゲートの隣り合う２つの突出部１５の間（１５ｂ）から基板１の表面に対して垂直に飛来する軌道も存在する。このような軌道を通って飛来したカソード材料は、絶縁部材３の側面の傾斜の度合いによるが、ほとんど絶縁部材３の表面（側面）に付着せず基板１に付着することになる。このような現象を踏まえて、突出部１６に求められる形状に応じて、スパッタ時の角度と成膜時間、形成時の温度及び形成時の真空度を制御することで、所望形状の突出部１６を得ることができる。
【００９３】
また、電子放出素子は、図２の様に、複数の突出部１６の間に位置する、絶縁層３ａの側面３ｆから絶縁層３ａの角部３２を通って絶縁層３ａの上面３ｅの角部３２側までを、カソード６が覆っている。このような形態とするには、例えば、ゲートの側面５ａを絶縁層３ａの側面３ｆよりも−Ｘ方向に設ける（セットバックする）ことや、ゲートの側面５ａおよび絶縁部材３の側面に対して斜め上方からカソード６の材料をスパッタすること、で実現できる。あるいは、ゲートの側面５ａと絶縁部材３の側面の双方を基板１の表面に対して所定の角度（＜９０°）で傾斜させることでも実現することができる。
【００９４】
次に剥離層２０をエッチングで取り除くことにより、ゲート５上のカソード材料６Ｃを除去する（図６（Ｇ））。尚、ここではゲート５上のカソード材料６Ｃを除去したが、除去せずにゲート５上にカソード材料６Ｃを残してもよい。
【００９５】
次に、カソード６と電気的な導通を取るためにカソード電極２を形成する（図６（Ｈ））。
【００９６】
カソード電極２は、カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術などにより形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、が挙げられる。カソード電極２の厚さとしては、５ｎｍ乃至５０μｍの範囲で設定される。カソード電極２及びゲート５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００９７】
以上の工程により、図１（Ａ）））〜図１（Ｄ）））に示す形態の電子放出素子を形成できる。
【００９８】
次に、図８を用いて説明した変形例の電子放出素子のｓ製造方法について説明する。基本的な製造方法は既に図６を用いて説明したとおりなので、ここでは、既に説明した内容と異なる点のみを説明する。
【００９９】
変形例の電子放出素子では、図６（Ｃ）の工程において、ＦＩＢを用いて、ゲート５及び絶縁層３ｂのみに突出部を作成し、絶縁層３ａには突出部を作成しない（図９）。なお、ＦＩＢ加工では、ゲート５の振幅Ａ１、ゲートの突出部同士の間隔Ｗ２が所望の値となるように加工すればよい。それ以降の工程は第一の実施形態と同様にして素子を作製した。なお、絶縁層３ａの側面には突出部を作成しないので、平面的に見ると、ゲートの隣り合う２つの突出部１５の間に、絶縁層３ａの上面が露出する。そのため、ゲートの隣り合う２つの突出部１５の間に対応した絶縁層３ａの角部３２にカソード材料が局所的に多く付着させることができる。その結果、ゲートの隣り合う２つの突出部１５の間に対応して、絶縁層３ａの角部３２に突出部１６を形成することができる。
【０１００】
以下では、上記した電子放出素子を複数、基板上に設けた電子源と、電子源を用いたディスプレイパネルについて、図１１（ａ）、図１１（ｂ）を用いて説明する。
【０１０１】
図１１（ａ）は電子放出素子をマトリクス状に配置した電子源を用いて構成したディスプレイパネル４７の一例を示す模式図であり、内部がわかるように一部を切り欠いて示している。図１１において、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は上記した電子放出素子を模式的に示している。尚、Ｘ方向配線３２は、上述の電極２を共通に接続する配線であり、Ｙ方向配線３３は上述のゲート５を共通に接続する配線である。ここでは、電子放出素子が、Ｘ方向配線３２とＹ方向配線３３の交差部に設けた例を模式的に示しているが、電子放出素子は、Ｘ方向配線３２とＹ方向配線３３の交差部の脇の電子源基板上に設けることができる。
【０１０２】
Ｘ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１０３】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【０１０４】
図１１（ａ）において、電子源基板３１はリアプレート４１に固定されている。また、ガラス基板４３の内面に、電子放出素子から放出された電子が照射されることで発光する例えば蛍光体からなる発光体４４と、前述したアノード１１に相当するメタルバック４５と、を積層してフェースプレート４６を構成している。また、リアプレート４１とフェースプレート４６が、リアプレート４１とフェースプレート４６との間に設けられた支持枠４２と、フリットガラス等の接合部材を介して、気密に接合されて、ディスプレイパネル４７が構成されている。ディスプレイパネル４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とでディスプレイパネル４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【０１０５】
次に、図１１（ｂ）のブロック図を用いて、上述したディスプレイパネル４７を備えたディスプレイ２５並びにテレビジョン装置２７について説明する。
【０１０６】
受信回路２０は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等の各種の信号を受信し、復号化した映像データを画像処理部２１に出力する。尚、上記した「受信した信号」は「入力された信号」と言い換えることができる。画像処理部２１はγ補正回路や解像度変換回路やＩ／Ｆ回路等を含み、画像処理された映像データをディスプレイ（画像表示装置）２５の表示フォーマットに変換してディスプレイ（画像表示装置）２５に画像信号として出力する。
【０１０７】
ディスプレイ２５は、前述したディスプレイパネル４７を少なくとも含み、さらに、前述した駆動回路１０８及び駆動回路を制御する制御回路２２をも含む。制御回路２２は、入力した画像信号に補正処理等の信号処理を施すともに、駆動回路１０８に画像信号及び各種制御信号を出力する。制御回路２２には、同期信号分離回路、ＲＧＢ変換回路、輝度信号変換部、タイミング制御回路等が含まれる。駆動回路１０８は、入力された画像信号に基づいて、ディスプレイパネル４７内部の電子放出素子に駆動信号を出力し、駆動信号に基づきテレビ映像が表示される。駆動回路１０８には、走査回路や変調回路やアノード電位を供給する高圧電源回路等が含まれる。受信回路２０と画像処理回路２１は、セットトップボックス（ＳＴＢ２６）としてディスプレイ２５とは別の筐体に収められていてもよいし、またディスプレイ２５と一体の筐体に収められていてもよい。ここでは、テレビジョン装置２７がテレビ映像を表示する例を説明した。しかし、受信回路２０をインターネットなどの回線を通じて配信される映像を受信する回路とすれば、テレビジョン装置２７は、テレビ映像に限らず、様々な映像を表示することができる映像表示装置として機能する。
【実施例】
【０１０８】
以下、上記実施の形態に基づいた、より具体的な実施例について説明する。
【０１０９】
（実施例１）
本実施例では図１（Ａ）〜図１（Ｄ）に示した電子放出素子を図６（Ａ）〜図６（Ｈ）の工程に沿って作製した。
【０１１０】
基板１としては、プラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２３としてＳｉＮ（ＳｉｘＮｙ）をスパッタ法にて厚さ５００ｎｍで形成した。次いで、絶縁層２４として、厚さ２５ｎｍのＳｉＯ２層をスパッタ法により形成した。さらに、絶縁層２４の上に、導電層２５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した（図６（Ａ））。
【０１１１】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した。その後、ドライエッチング手法を用いて導電層２５、絶縁層２４、絶縁層２３を順に加工して、ゲート５と、第１絶縁層３ａと第２絶縁層３ｂからなる絶縁部材３と、を形成した（図６（Ｂ））。この時の加工ガスとしては、絶縁層２３、２４及び導電層２５にフッ化物を作る材料が選択されているため、ＣＦ４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａの側面３ｆ，絶縁層３ｂの側面３ｄ、及びゲート５の側面５ａの、エッチング後の角度は、基板１の水平面に対しておよそ８０°の角度で形成されていた。
【０１１２】
次にレジストを剥離した後、図６（Ｃ）に示すように、ＦＩＢを用いて、ゲート５の側面及び絶縁部材３の側面に突出部を作成した。ＦＩＢ加工では、ゲートの突出部１５の振幅Ａ１が６ｎｍ、周期Ｔ１が１２ｎｍ、突出部１５の幅Ｗ１が６ｎｍとなるように削った。
【０１１３】
次に、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した（図６（Ｄ））。
【０１１４】
次に、ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した（図６（Ｅ））。
【０１１５】
次に、カソード材料であるモリブデン（Ｍｏ）を剥離層２０上及び絶縁部材３の側面と基板１表面に堆積させてモリブデン膜（６、６Ｃ）を成膜した。成膜方法として指向性スパッタ法を用いた。本形成方法では基板１の角度をスパッタタ−ゲットに対して水平になるようにセットした。本件のスパッタ法ではスパッタ粒子が限られた角度で基板面に入射されるよう、遮蔽板を設置した。遮蔽板により、水平方向に対し入射角が９０°と６０°にピークを持たせた。また、アルゴンプラズマを出力３．０ｋＷ、真空度０．１Ｐａで生成し、基板とＭｏターゲットの間の距離を１００ｍｍ以下になるように基板を設置し、基板１の表面に堆積されたモリブデン膜の厚さが２０ｎｍとなるように成膜した。（図６（Ｆ））。
【０１１６】
モリブデン膜を成膜後、Ｙ方向におけるカソード６の幅が３μｍになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてモリブデン膜を加工し、カソード６を形成した。この時の加工ガスとしては、ＣＦ４系のガスを用いた。その後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２０を除去することによりゲート５上のモリブデン膜６Ｃを剥離した（図６（Ｇ））。
【０１１７】
最後に、スパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングしてカソード電極２を形成し、本実施例の電子放出素子を作成した（図６（Ｈ））。
【０１１８】
そして、図３（ａ）の構成で、本実施例の電子放出素子の特性を評価した。評価の条件としては、駆動電圧（Ｖｆ）を２１Ｖとし、アノード印加電圧（Ｖａ）を１１．８ｋＶと、アノード１１と電子放出素子の間隔を１．７ｍｍとした。その結果、平均の素子電流Ｉｆは１２７μＡ、電子放出電流Ｉｅは２８μＡ、平均電子放出効率ηは１８％となり、十分な放出電流量で且つ効率の高い電子放出素子が得られた。
【０１１９】
電子放出特性を確認後、ＳＥＭを用いて観察した結果、カソードの突出部１６とゲート５との間隔ｄ１は５．０ｎｍとなっていた。そして、図１（Ｄ）及び図２に示すように、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられており、カソード６の複数の突出部１６の各々がゲート５の複数の突出部１５の各々と１対１に対応して設けられていた。また、図２および図７（ａ）、図７（ｂ）に示すように、カソード６は、絶縁部材３の角部３２のうち、突出部１６同士の間に位置する部分を覆っていた。また、絶縁部材３の側面のうち、突出部１６の間に位置する部分もカソード６が覆っていた。そして、図７（ｂ）において、カソード６の６ｂで示す部分は、カソード６の６ａで示す部分よりも膜厚が薄く、高抵抗であった。カソードの突出部１６とゲート５の間隔ｄ１とゲートの突出部１５の振幅Ａ１、周期Ｔ１を考慮すると、Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１の関係を満たしていた。
【０１２０】
また同様の手順で、ＦＩＢ加工によりゲートの突出部１５の振幅Ａ１、周期Ｔ１の寸法を変化させて形成した電子放出素子の電子放出特性の評価結果を表１に示す。尚、ゲートの突出部１５の幅Ｗ１は、周期Ｔ１の半分とした。いずれも、後述する比較例１の電子放出素子に対し、効率ηの高い電子放出素子が得られた。
【０１２１】
本実施例において、Ａ１、Ｔ１及びｄ１の関係は、Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１を満たしており、効率の高い電子放出素子が得られた。
【０１２２】
（比較例１）
比較例１として、ゲート５に突出部１５を設けていない電子放出素子を作成した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。本例では図６（Ｃ）に示すＦＩＢによる加工を行わずにゲート５を作成した。
【０１２３】
実施例１と同様に、本比較例の電子放出素子の特性を、実施例１の電子放出素子と同様の条件で評価した結果、平均の素子電流Ｉｆは３０μＡ、電子放出電流Ｉｅは４μＡ、平均電子放出効率ηは１１％となった。
【０１２４】
また電子放出特性を確認後、ＳＥＭを用いて観察した結果、カソードの突出部１６とゲート５との間隔ｄ１は５．０ｎｍとなっていた。また、突出部１６とゲート５との間隔ｄ１は角部３２に沿って一定であり、図１（Ｄ）のような、角部３２に沿って（Ｙ方向に）点在する複数の突出部１６は形成されていなかった。比較例１の電子放出素子は実施例１の電子放出素子と比べ、十分な電子放出効率を得ることが出来なかった。これは放出された電子がゲート５に衝突し、アノードまで到達できなかったためと考えられる。また、図１（Ｄ）のように、角部３２に沿った凹凸をカソード６が備えていないことも十分な電子放出効率を得ることが出来なかった理由であると考えられる。また、本比較例の電子放出素子は、放出電流の時間的な変動も、実施例１の電子放出素子に比べて大きかった。
【０１２５】
【表１】
【０１２６】
（実施例２）
次に、カソード突出部１６とゲート５の間隔ｄ１を実施例１の電子放出素子に比較して大きくした電子放出素子を作成した例を示す。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１２７】
本例においては、カソード材料として付着させるモリブデンの成膜量を減らしてカソード突出部１６の成長を抑制した。本例では基板１の表面に堆積されたモリブデン膜の厚さが１０ｎｍとなるように成膜した。モリブデンの成膜量を減らすことは、間隔ｄ１を大きくすることに相当する。
【０１２８】
実施例１と同様の条件で、本例の電子放出素子の電子放出特性を評価した結果、平均の素子電流Ｉｆは２ｎＡ、電子放出電流Ｉｅは０．４ｎＡ、平均１８％の電子放出効率ηが得られた。比較例１の電子放出素子よりも効率ηは高かったが、実施例１の電子放出素子ほどの十分な放出電流が得られなかった。
【０１２９】
電子放出特性を確認後、実施例１と同様に、ＳＥＭにより間隙８の観察した結果、カソード突出部１６とゲート５の間隔ｄ１は１５．３ｎｍであった。ｄ１の値が実施例１の電子放出素子のｄ１に比較して非常に大きかったことが、実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった主な原因であると考えられる。
【０１３０】
また、図１（Ｄ）及び図２に示すように、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられており、ゲート５の１つの突出部１５に対してカソード６の１つの突出部１６が相対していた。しかしながら、図１（Ｄ）のような角部３２に沿った凹凸の大きさが実施例１の電子放出素子に比較して小さかったので、このことも実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった原因であると考えられる。
【０１３１】
本例ではゲートの突出部１５の周期Ｔ１が１０×ｄ１≧Ｔ１、ゲートの突出部１５の振幅Ａ１がＡ１≧０．５×ｄ１を満たしていたが、間隔ｄ１が１０≧ｄ１≧１を満たしていない。カソードの突出部１６とゲート５の間隔ｄ１が１０ｎｍを超えるため、十分な放出電流が得られなかったと考えられる。
【０１３２】
（実施例３）
次に、実施例３として、ゲート５の突出部１５とカソード６の突出部１６の位相を半周期ずらした例について説明する。
【０１３３】
本実施例では、図８に模式的に示す構成の電子放出素子を作製した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１３４】
本実施例では、図６（Ｃ）を用いて説明した工程で、ＦＩＢを用いてゲート５の側面及び絶縁層３ｂの側面には突出部を作成し、絶縁層３ａの側面には突出部を作成しなかった（図９）。なお、ＦＩＢ加工では、ゲート５の突出部１５の振幅Ａ１を６．３ｎｍ、隣り合う２つの突出部１５の間隔Ｗ２を１２．５ｎｍとなるように行った。それ以外の工程は実施例１と同様にして電子放出素子を作製した。
【０１３５】
以上の方法で電子放出素子を形成した後、実施例１と同様の条件で電子放出特性を評価した。その結果、平均の素子電流Ｉｆは１０μＡ、電子放出電流Ｉｅは１６μＡ、平均６１％の電子放出効率ηとなり、十分な放出電流量で且つ効率の高い電子放出素子が得られた。本実施例の電子放出素子が実施例１および２の電子放出素子に比べて電子放出効率が上昇した理由は以下のように考えられる。即ち、カソード突出部１６直上の電気力線が、直接ゲートの方向に向かずに、基板に垂直上向きになり（アノードに向かい）、ゲートに電子が衝突しない無散乱の電子が増加したためと考えられる。
【０１３６】
特性を確認後、ＳＥＭを用いて観察した結果、カソード突出部１６とゲート５との間隔ｄ１は５．５ｎｍとなっていた。このことから、ｄ１の値が実施例１の電子放出素子のｄ１に比較して大きかったことが、実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった主な原因であると考えられる。
【０１３７】
また、図１（Ｄ）に示す様に、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられていたが、図８に示す様に、ゲート５の隣り合う２つの突出部１５の間に対してカソード６の１つの突出部１６が設けられていた。尚、Ａ１とＷ２とｄ１の関係は、ｄ２≦Ｗ２≦３×ｄ２及びＡ２≧ｄ２を満たしていた。
【０１３８】
また同様の手順で、ＦＩＢ加工によりＷ２とＡ１の寸法を変えた電子放出特性の評価結果を表２に示す。
【０１３９】
いずれも、比較例１に対し、効率の高い電子放出素子が得られた。また、Ｗ２、Ａ２及びｄ２の関係は、ｄ１≦Ｗ２≦３×ｄ１、Ａ１≧ｄ１を満たしていた。
【０１４０】
（実施例４）
実施例４として、実施例３のＷ２を大きくした例を示す。基本的な作製方法は実施例３と同様であるので、ここでは実施例３との違いだけ述べる。本例では、ＦＩＢ加工においてゲート５の突出部の振幅Ａ１を６ｎｍ、Ｗ２を３０ｎｍとなるように行った。それ以外の工程は実施例３と同様にして電子放出素子を作製した。
【０１４１】
以上の方法で電子放出素子を形成した後、実施例１と同様の条件で、本例の電子放出素子の電子放出特性を評価した結果、平均の素子電流Ｉｆが２μＡ、電子放出電流Ｉｅが１μＡであり、平均３６％の電子放出効率となった。実施例３の電子放出素子と比べて効率の低い電子放出特性を示したが、実施例１の電子放出素子よりも効率ηが優れていた。
【０１４２】
特性を確認後、ＳＥＭを用いて観察した結果、ゲート５との間隔ｄ２は平均５．５ｎｍであった。そして、図１（Ｄ）））に示す様に、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられていたが、図８に示す様に、ゲート５の隣り合う２つの突出部１５の間に対してカソード６の１つの突出部１６が設けられていた。本例において、Ｗ２、Ａ１及びｄ１の関係は、Ａ１≧ｄ１を満たすが、ｄ１≦Ｗ２≦３×ｄ１を満たしていない。本例においては、Ｗ２が大きいために、突出部１５の効果が薄れたために、電子放出効率が実施例３の電子放出素子に比べて低下したと考えられる。
【０１４３】
【表２】
【０１４４】
（比較例２）
本比較例では、実施例１で作成した電子放出素子のカソード６の、図７（ｂ）において６ｂで示す部分をＦＩＢで除去した。そして、実施例１と同様に、電子放出特性を測定したところ、初期の電子放出電流Ｉｅは実施例１と同様であった。しかしながら、時間の経過と共に、実施例１の電子放出素子よりも電子放出電流Ｉｅの変動が大きくなった。
【符号の説明】
【０１４５】
３ 絶縁部材
５ ゲート
１５ ゲートの突出部
６ カソード
１６ カソードの突出部
【技術分野】
【０００１】
本発明は、ディスプレイなどに用いられる電子放出素子に関する。
【背景技術】
【０００２】
対向する一対の導電性膜のうち一方の導電性膜から電界放出された電子の多数が他方の導電性膜に衝突、散乱した後に、アノードに到達する電界放出型の電子放出素子が知られている。特許文献１には、一対の導電性膜の間に絶縁層が配置され、その絶縁層の表面に凹部を備える電子放出素子が開示されている。また、特許文献２には、導電性膜の表面に凹凸が設けられた電子放出素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１６７６９３号公報
【特許文献２】特開２００６−１８５８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電界放出型の電子放出素子には、電子放出効率ηのより一層の向上が望まれている。電子放出効率ηは、電子放出素子に電圧を印加したときに検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般にはη＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。本発明は、電子放出効率ηの向上した電界放出型の電子放出素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電子放出素子は、上面と該上面に接続する側面とを備える、絶縁部材と、
前記絶縁部材の前記上面の一部から前記絶縁部材の前記側面に渡って延在し、前記上面と前記側面との境界部に沿って並んだ複数の突出部を備える、カソードと、
前記絶縁部材の前記上面の前記一部とは異なる一部に接続された基部と、各々が該基部から前記カソードに近づくように突出すると共に前記カソードの前記複数の突出部との間に空隙を形成している複数の突出部と、を備えるゲートと、を有することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、電子放出効率ηの向上した電子放出素子を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】電子放出素子の一例を模式的に示す図である。
【図２】電子放出素子の一例を模式的に示す斜視図である。
【図３】電子放出特性を測定する系を模式的に示す図である。
【図４】放出電子の軌跡を示す模式図である。
【図５】ゲートの突出部１５と電子放出効率の関係を示すグラフである。
【図６】電子放出素子の製造工程の一例を示す模式図である。
【図７】カソードの形成過程およびカソードの構成の一例を示す模式図である。
【図８】電子放出素子の変形例を模式的に示す図である。
【図９】変形例の電子放出素子の製造工程を示す断面模式図である。
【図１０】ゲートの突出部と電子放出効率の関係を示すグラフである。
【図１１】ディスプレイパネルとテレビジョン装置の構成を模式的に示す図である。
【図１２】放出電流とその時間変動量を示した図である。
【発明を実施するための形態】
【０００８】
以下に図面を参照して、本実施形態の電界放出型の電子放出素子を例示的に詳しく説明する。但し、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【０００９】
図１（Ａ）〜図１（Ｄ）、図２、図３（ｂ）を用いて本実施形態の電子放出素子の一例について説明する。また、図８を用いて本実施形態の電子放出素子の変形例について説明する。
【００１０】
図１（Ａ）は電子放出素子の平面模式図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ’断面図、図１（Ｃ）は図１（Ａ）のＢ−Ｂ’断面図、図１（Ｄ）は図１（Ｂ）において本実施形態の電子放出素子を紙面右側から見た側面図である。図２は、図１（Ａ）〜図１（Ｄ）に示した電子放出素子の一部を強調して模式的に示した斜視図である。尚、図２では、説明を簡略化するために、詳しくは後述するゲート５の突出部１５の数とカソードの突出部１６の数を２個とした。図３（ｂ）は、図１（ｂ）における一部の拡大模式図である。
【００１１】
まず、本実施形態の電子放出素子の全体的な構成について説明する。
【００１２】
電子放出素子は、基板１の表面に積層された絶縁部材３と、基板１との間に絶縁部材３を挟むように、絶縁部材３の上面に設けられたゲート５を備えている。更に、絶縁部材３の側面に設けられたカソード６を備えており、カソード６は、その一部が絶縁部材３の上面の一部にまで延在し、複数の突出部１６を有している。複数の突出部１６は絶縁部材３の側面と上面との接続部である角部３２に沿って並んで設けられている。この複数の突出部１６の各々が電子放出部に相当する。また、ゲート５も複数の突出部１５を備えており、ゲート５の突出部１５とカソード６の突出部１６との間には空隙８が形成されている。そして、カソード６とゲート５との間に、ゲート５の電位がカソード６の電位よりも高くなるように電圧を印加することで、カソード６の複数の突出部１６の各々から電子が電界放出される。
【００１３】
カソード６に複数の突出部１６を設けることで、突出部１６を設けない形態に比較して電子放出部の位置を規定することができることに加え、突出部１６を設けない形態に比較してより低い電圧で電子を放出することができる。また、ゲート５に突出部１５を設けることで、突出部１６から放出された電子の後述するアノードへの到達率（電子放出効率η）を、ゲートに突出部１５を設けない形態に比較して大きくすることができる。また、カソード６に突出部１６を設けることに加えてゲート５に突出部１５を設けることで、カソード６にのみ突出部を設ける形態に比較して、一層、電子放出部の位置の規定を確実にすることができ、また、放出された電子の軌道の制御性が向上する。そのため、アノードに照射される電子の範囲（電子ビームのスポット径）を制御することができる。
【００１４】
図１（Ａ）〜図１（Ｄ）や図２では、図１（Ｂ）や図１（Ｄ）に示すように、ゲート５の突出部１５とカソード６の突出部１６とが、Ｚ方向と平行な同一直線上に位置している（基板１の表面に対する垂線上に位置している）例を示した。即ち、カソード６の突出部１６の直上にゲート５の突出部１５を設けた例を示した。しかしながら、本発明では、ゲート５の突出部１５とカソード６の突出部１６との相対位置関係は、特に限定されるものではない。Ｚ−Ｙ平面（図１（Ｄ）の角度）で見ると、カソード６の突出部１６の直上にゲート５の突出部１５が位置するが、Ｚ−Ｘ平面（図１（Ｂ）の断面）で見ると、カソード６の突出部１６の直上にゲート５の突出部１５が位置していない形態とすることもできる。即ち、図３（ｂ）のように、カソード６の突出部１６（特にその先端）よりもゲート５の側面５ａ又は先端が、第２絶縁層３ｂの近くに位置する形態とすることもできる。このようにすれば、カソードの突出部１６の直上にゲートの突出部１５が庇のように張り出している形態に比べて電子放出効率ηを向上することができる。
【００１５】
また、詳しくは後述する図８に示す本実施形態の電子放出素子の変形例のように、ゲート５の複数の突出部１５のうち、隣り合う２つの突出部の間に、カソード６の突出部１６を設ける形態を採用することもできる。即ち、カソード６の突出部１６の直上にゲート５の突出部１５を設けずに、カソード６の突出部１６の斜め上方にゲート５の突出部１５を設ける形態を採用することができる。言い換えると、基板１の表面に垂直で且つ突出部１６の先端を通る何れの断面を見ても、カソード６の突出部１６の直上にはゲート５が存在しない形態とすることができる。この形態の場合には、図１（Ａ）と同じように平面的に見ると、カソード６の突出部１６がゲート５の隣り合う２つの突出部１５の間に露出することになる。その結果、この形態の電子放出素子では、突出部１６が後述するアノード１１に対して露出する形態となる。そのため、この形態の電子放出素子は、後述するように、図１（Ａ）〜図１（Ｄ）や図２などに示す形態の電子放出素子よりも電子放出効率ηを高くすることができる。
【００１６】
次に、電子放出素子を構成する絶縁部材３について説明する。
【００１７】
絶縁部材３は、ここで示す例では、第１絶縁層３ａと第２絶縁層３ｂとの積層体で構成した態様を示している。しかし、絶縁部材３は、１つの絶縁層で構成することもでき、また、複数の絶縁層から構成することもできる。そして、図１に示す態様では、第１絶縁層３ａの上面３ｅの一部の上に第２絶縁層３ｂが積層している。即ち、第２絶縁層３ｂの側面３ｄを第１絶縁層３ａの側面３ｆよりもカソード６から離れるように設けている。このようにすることで、絶縁部材３の上面が凹部７を備えることができる。このため、絶縁部材３の上面は段差を備えることになる。
【００１８】
絶縁部材３の上面は、ゲート５に対向する表面である。図１（Ｂ）に示す態様の場合には、第１絶縁層３ａの上面３ｅの一部であって第２絶縁層３ｂで覆われていない部分と、第２絶縁層３ｂの上面（ゲート５と対向する面）３ｃと、第２絶縁層３ｂのカソード６側の側面３ｄと、で絶縁部材３の上面が構成される。第１絶縁層３ａの上面３ｅと第２絶縁層３ｂの上面３ｃは、基板１の表面が平坦であれば、基板１の表面と平行になる。そのため、一般に、絶縁部材３の上面は、基板１の表面からの距離が異なる第１の面（第２絶縁層３ｂの上面）と第２の面（第１絶縁層３ａの上面３ｅの一部であって第２絶縁層３ｂで覆われていない部分）とを備えることになる。言い換えると、上記第１の面と第２の面がゲート５の裏面５ｂからの距離が互いに異なることになる。
【００１９】
絶縁部材３は、絶縁部材３の上面と接続する側面３ｆを備える。尚、絶縁部材３の上面と側面とは直角に接続する形態に限定されず、鈍角で接続する形態とすることができ、また、図３（ｂ）のように、絶縁部材３の上面と側面とが接続する部分である角部３２が、所定の曲率を有する形態とすることもできる。尚、絶縁部材３が、第１絶縁層３ａと第２絶縁層３ｂとで構成される場合には、第１絶縁層３ａの側面が絶縁部材３の側面に相当する。
【００２０】
また、絶縁部材３の側面（第１絶縁層３ａの側面３ｆ）は、後述するゲート５の側面５ａと相似な形状を備えることができる（図１（ａ）、図２参照）。即ち、絶縁部材３の側面は複数の突出部を備えることができる。このような複数の突出部を備える側面とすることで、後述する電子放出部となる複数の突出部１６の間の沿面距離を大きくすることができる。そのため、隣り合う電子放出部の間での相互の影響を低減することができる。また、後述するように、このような複数の突出部を備える側面を絶縁部材３に設けた上で、指向性のあるスパッタ法を用いるなどして、絶縁部材３の側面にカソード６の材料を堆積させることで、絶縁部材３の側面の突出部により多くの材料を堆積させることができる。その結果、絶縁部材３の側面上のカソード６に、制御された膜厚分布を設けることができ、図７（ｂ）に示すように、絶縁部材３の側面上において、カソード６に高抵抗部分６ｂと低抵抗部分６ａとを交互に形成することができる。このようにすることで、カソード６の隣り合う２つの突出部１６の間に抵抗体（高抵抗部６ｂ）を設けることができ、電子放出部である突出部１６同士の間での相互の影響を低減することができ、安定な電子放出特性を維持することができる。
【００２１】
また、図１（Ｂ）や図１（Ｃ）では、絶縁部材３の側面（第１絶縁層３ａの側面３ｆ）は、基板１の表面に対してほぼ垂直とした態様を示している。しかしながら、絶縁部材３の側面は、基板１の表面に対して９０°よりも小さな傾斜（例えば４５°から８０°の範囲）を備えた斜面とすることができる。
【００２２】
次にカソード６について説明する。
【００２３】
絶縁部材３の側面３ｆにはカソード６が設けられており、ここで示す例では、カソード６のゲート５側の端部とは反対側の端部がカソード電極２に電気的に接続されている。しかし、カソード６が十分に低抵抗であれば、カソード電極２を省略することもできる。また、カソード６の、絶縁部材３の側面３ｆに位置する部分の少なくとも一部に、電流制限のための所定の抵抗値を有する抵抗部を設けることもできる。この場合には、カソード電極２と各々の突出部１６との間に抵抗が設けられる形態となる。
【００２４】
カソード６は、絶縁部材３の上面の一部から絶縁部材３の側面３ｆに渡って延在している。図１（Ｂ）で示した形態では、カソード６は、さらに、基板１の表面にまで延在している。
【００２５】
そして、カソード６は、絶縁部材３の上面と絶縁部材３の側面３ｆとの境界部である、角部３２（図２、図３（ｂ）参照）に沿って並んで設けられた複数の突出部１６を備えている。突出部１６は、図１（Ｂ）のように、Ｚ−Ｘ平面において凸形状であると同時に、図１（Ｄ）に示すように、Ｚ−Ｙ平面においても凸形状である。複数の突出部１６の各々は絶縁部材３の上面から離れるように、絶縁部材３の角部３２から突出している。図３（ａ）を用いて後述する電子線放出装置においては、複数の突出部１６の各々は絶縁部材３の角部３２から後述するアノード１１に向かって突出している。そのため、複数の突出部１６の各々は、基板１に絶縁部材３が積層される方向に沿って、あるいは、基板１の表面に対して垂直な方向に沿って、突出していると言うこともできる。
【００２６】
カソード６に突出部１６を設けた場合、突出部１６の周囲とゲート５との距離は、突出部１６とゲート５との距離よりも広くなる。その結果、後述するように突出部１６から放出された電子はゲート５で等方的に散乱するが、その散乱した電子のうち、突出部１６の両脇に散乱した電子は、ゲート５との間隔が広い部分を抜けてアノードに到達することができる。従って、角部３２に沿ってカソード６が平坦である場合と比べて、即ち、角部３２に沿ってゲートとカソードとの間隔が一定の場合と比べて、電子放出効率ηを向上させることができる。
【００２７】
カソード６のゲート５側の端部は、図１（Ｂ）、図３（ｂ）などに示すように、絶縁部材３の上面（３ｅ）の側面（３ｆ）側の少なくとも一部を覆っている。そして、カソード６の端部を構成する複数の突出部１６は、絶縁部材３の上面（３ｅ）と絶縁部材３の側面（３ｆ）との境界部である角部３２（図２、図３（ｂ）参照）に沿って並んでいる。そのため、カソード６の複数の突出部１６の各々は、絶縁部材３の上面（３ｅ）の側面（３ｆ）側の一部を覆っていると言うことができる。或は、カソード６の突出部１６の一部が絶縁部材３の凹部７内に入り込んでおり、且つ、絶縁部材３の上面に突出部１６の一部が接続していると言うことができる。
【００２８】
突出部１６の先端部を拡大すると、図３（ｂ）に示すように、その先端部は曲率半径ｒで代表される形状を有する。この曲率半径ｒに依存して、先端部の電界強度が変化する。ｒが小さいほど電気力線の集中が生じるため突出部１６の先端に高い電界を形成することが可能となる。ゲート５とカソード６との最短距離ｄ１は、後述する散乱回数の違いに影響するため、ｒが小さく、ｄ１が大きいほど電子放出効率（η）を高くすることができる。尚、電子を放出させるのに必要な駆動電圧を抑える観点から、ｄ１が１０ｎｍより大きいと駆動電圧が高くなってしまう。また、駆動時の安定性の観点から、ｄ１が１ｎｍ以上となることが好ましい。１ｎｍより小さいと、電界蒸発や放電、短絡などによりカソード突出部１６が駆動時に破壊される可能性がある為である。そのため、実用的には、ｄ１は１ｎｍ以上１０ｎｍ以下であることが好ましい。
【００２９】
突出部１６は、前述したように、絶縁部材３の上面（３ｅ）の一部を覆っている。即ち、カソード６は、絶縁部材３の側面（３ｆ）から、絶縁部材３の上面（３ｅ）の一部にまで渡って設けられている。このような形態は、カソード６の形成方法に依存し、ＥＢ蒸着等においては蒸着時の角度、時間だけでなくゲート５の厚みや第２絶縁層３ｂに相当する部分の厚みなどがパラメータとなる。また一般的なスパッタ法では一般に回り込みが大きいため形状制御が難しい。このため指向性のあるスパッタ法など特殊な方法を採用することが必要である。
【００３０】
突出部１６が、絶縁部材３の上面の一部を覆っていることで、以下の４つのメリットが考えられる。１つ目のメリットは、電子放出部となる突出部１６が絶縁部材３に広い面積を持って接触するので、機械的な密着力があがる（密着強度が上昇する）ことである。２つ目のメリットは、電子放出部となる突出部１６と絶縁部材３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく絶縁層３に逃がすことが可能となる（熱抵抗が低減する）ことである。３つ目のメリットは、緩やかな傾斜を伴って絶縁部材３の上面と接触することで、絶縁体と真空と金属との境界で生じる三重点での電界強度を弱め、異常な電界が発生して放電現象が発生する可能性を抑制できることである。４つ目のメリットは、突出部１６の第２絶縁層３ｂ側の表面を、ゲート５の裏面５ｂに対する法線に対して傾斜させた形状とする事で、電子放出効率が増大することである。
【００３１】
ここで、突出部１６が絶縁部材３の側面（３ｆ）だけでなく絶縁部材３の上面の一部を覆っているメリットについてさらに詳細に説明する。
【００３２】
図１２（ａ）は、カソード６のゲート５側の端部（突出部１６）の、絶縁部材３の側面（３ｆ）から絶縁部材３の凹部７内への侵入する長さｘを変化させた際の初期のＩｅとその時間変動量を示したものである。尚、侵入する長さｘは、図３（ｂ）におけるｘに相当し、絶縁部材３の上面と接続している突出部１６の長さとみなすことができる。また、Ｉｅとは、放出電子量を意味し、後述の図３（ａ）におけるアノード１１に到達する電子の量に相当する。電子放出素子の駆動を開始して最初の１０秒間の間に検出された平均的な電子放出量Ｉｅを初期値として規格化し、電子放出量の変化を時間の常用対数としてプロットしたものである。
【００３３】
明らかな傾向として、ｘの値が少なくなるにつれて、電子放出量の初期低下量が大きくなる傾向があった。
【００３４】
図１２（ｂ）はいくつかの電子放出素子において、図１２（ａ）と同様な計測を行い、ｘの値に対し、初期電子放出量を１００として規格化を行い、計測後１時間経過した時の電子放出量をプロットしたものである。この図から明らかなように、ｘの値が少ないほど初期低下量が多かった。しかし、ｘの値が２０ｎｍを越えるとｘの値に対する依存性が小さくなる傾向が見られた。
【００３５】
これらの結果から推察すると、ｘの値が増加することで、絶縁部材３に広い面積で突出部１６が接触するため、熱抵抗が低減することが考えられる。更には、突出部１６の体積増加による熱容量の増大などの作用も働いて、突出部１６の先端の温度が低下することで初期変動が小さくなるのではないかと推察される。
【００３６】
尚、ｘの値は大きいほど良いという訳ではない。実用的にはｘの値は１０ｎｍ以上３０ｎｍ以下に設定される。カソード６の材料の蒸着時の角度、第２絶縁層３ｂの厚さ、ゲート５の厚さを制御して、ｘの値を制御することができる。ｘの値を３０ｎｍよりも大きくすると、絶縁部材３の上面を介して、カソード６とゲート５との間のリークが発生し、リーク電流が増大する。
【００３７】
カソード６の突出部１６の先端は、可能な限りゲート５から離す（距離ｄ１を大きくする）ことが望ましい。このようにすることで、ゲート５における電子の散乱を減らし、結果、電子放出効率ηを向上させることができる。
【００３８】
また、図３（ｂ）に示すように、カソード６の突出部１６の先端とゲート５の側面５ｂとの間に、オフセット量Ｄｘを設けることが望ましい。言い換えると、カソード６の突出部（特にその先端）よりもゲート５の側面５ａが、第２絶縁層３ｂの近くに位置するように、ゲート５を配置することが望ましい。これは、電子放出効率ηを向上するため、および、電子放出を安定にするためである。突出部１６の先端の真上にゲート５が存在しないことで、突出部１６の先端から電界放出された電子がゲート５の裏面５ｂに衝突する可能性を低減することができる。その結果、電子放出効率ηが向上することができるのと同時に、ゲート５に流れる無効な電流が低減されるためにゲートの熱的な変形などが抑制されて安定な電子放出を実現することができる。
【００３９】
次に、三重点について述べる。一般に真空、絶縁体、金属の様に誘電率が異なる三種類の材料が接する場所は三重点と呼ばれ、三重点における電界強度が周囲よりも極端に高くなることで放電等の要因になる場合がある。そのため、突出部１６と絶縁部材３の上面とが接する角度θが９０度よりも大きければ周囲の電界と大差がない。しかし、例えば、カソード６が、何らかの機械的強度不足により、絶縁部材３の上面から剥がれ、絶縁部材３の上面とカソード６との間に隙間が生じてしまった場合は、角度θが９０度以下となる。この結果、カソード６の剥がれた部分に強大な電界が形成され、この部分から電子放出が生じる、あるいは、この電子放出が引き金となった沿面放電により電子放出素子の破壊が生じる場合がある。従って、カソード６の突出部１６と絶縁部材３の上面とが接する角度θの望ましい角度は９０度よりも大きい角度である。
【００４０】
前述したように、電子放出特性の安定化、特に放出電流の安定化のためには、カソード６の複数の突出部１６同士が、互いに影響を及ぼすことを低減することが望ましい。そこで、図７（ｂ）に示すように、カソード６の一部であって、複数の突出部１６の各々の間に位置する部分（６ｂ）を、カソード電極２から突出部１６に向かう電子の流れに沿って、その他の部分（６ａ）よりも高抵抗とする態様が望ましい。より詳細には、各突出部１６とカソード電極との間の抵抗値よりも、複数の突出部１６の隣り合う２つの突出部の間の抵抗値を大きくする態様が望ましい。このようにすることで、カソード６の複数の突出部１６同士の相互の影響を低減することができる。
【００４１】
上記態様に加えて、図７（ｂ）における６ａで示された部分の全てまたは一部に抵抗体を設けた態様とすることがより望ましい。このようにすれば、各電子放出部（突出部１６）毎に個別に抵抗を備えさせることができ、各電子放出部からの放出電流の時間変動が抑制できるので好ましい。尚、この態様の場合にも、各突出部１６とカソード電極との間の抵抗値よりも、複数の突出部１６の隣り合う２つの突出部の間の抵抗値を大きくする。
【００４２】
また、絶縁層３の側面が平坦である場合には、図７（ｂ）における６ａで示された部分を６ｂで示された部分よりも膜厚を厚くすることが望ましい。このようにすることで、６ａで示された部分の膜厚と６ｂで示された部分の膜厚を等しくした場合に比べ、電子放出部となる複数の突出部１６の間の沿面距離を大きくすることができる。また、同時に、６ｂで示された部分を６ａで示された部分よりも高抵抗にすることができるので、前述したように、複数の突出部１６同士が、互いに影響を及ぼすことを低減することができる。
【００４３】
尚、本実施形態の電子放出素子においては、図７（ｂ）において６ａで示された複数の突出部１６の各々とカソード電極２とを接続するために必須の部分以外に、６ｂで示された部分をカソード６が備えている。６ｂで示した部分は、絶縁部材３の側面３ｆの一部であって、複数の突出部１６の各々の間に位置する部分が、真空中に露出して当該部分が帯電することを抑制する役割を持つ。６ｂで示された部分をカソード６が備えていない場合には、突出部１６から放出されてゲート５で等方的に散乱した電子の一部が、絶縁部材３の側面３ｆの一部であって複数の突出部１６の各々の間に位置する部分を帯電させる。その結果、電子の放出が不安定になったり、放出された電子の軌道が経時的に変動したりする。そのため、カソード６は、図７（ｂ）に６ａで示された、複数の突出部１６の各々とカソード電極２とを接続するために必須の部分以外にも、６ｂで示された、複数の突出部１６の各々の間に位置する絶縁部材３ｂの表面に位置する部分を備えている。また、絶縁部材３ｂの側面３ｆだけでなく、図１（Ｃ）や図２に示すように、本実施形態の電子放出素子は、絶縁部材３の角部３２の一部であって、隣り合う２つの突出部１６の間に位置する部分をも、カソード６の一部が覆っている。このように複数の突出部１６の間にカソード６の一部分を配置することで、複数の突出部１６の各々の間に絶縁部材３の表面の帯電を抑制でき、電子放出を安定にすることができる。
【００４４】
また、図７（ｂ）の６ｂで示した部分だけでなく、図７（ａ）において、単に、突出部１６を含めて、導電性膜６を高抵抗にするだけでも、放出電流の安定化に寄与する。そのためには、カソード6を高抵抗化する工程（例えばカソード6を酸化する酸化工程）を行えば良い。
【００４５】
次にゲート５について説明する。
【００４６】
ゲート５は、絶縁部材３の上面の、カソード６で覆われていない部分に接続しており、絶縁部材３によって支持されている。ゲート５は、基部５０と、カソード６（特にはカソード６の突出部１６）に近づくように基部５０から突出した複数の突出部１５と、を備えている。１つのゲートの突出部１５に対して１つのカソードの突出部１６が設けられている（ゲートの突出部とカソードの突出部が１対１に対応して設けられている）ことが望ましい。その場合、ゲートの突出部１５の数をｎとすると、カソードの突出部１６の数はｎとなる。
【００４７】
複数の突出部１５の各々は、基部５０から実質的に同じ方向に突出している。尚、一般に、基板１の表面が平坦であれば、ゲートの突出部１５は基板１の表面に対して平行（実質的に平行）に突出する。そして、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向は、互いに交差する関係にある。即ち、図１（Ｂ）においては、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向とが直交する（９０°で交わる）。そして、ゲートの突出部１５の突出方向とカソード６の突出部１６の突出方向は９０°以下で交差することが好ましい。
【００４８】
尚、基部５０と突出部１５は、理解を容易にするために用いた概念であり、基部５０と突出部１５を一体の部材とする形態、即ち、基部５０と突出部１５との明確な境界が存在しない形態とすることもできる。
【００４９】
基部５０は、絶縁部材３の上面の一部に接続している（絶縁部材３の上面に載置されている）。図１のように、絶縁部材３が、第１絶縁層３ａと第２絶縁層３ｂとで構成される場合には、基部５０は、第２絶縁層の上面３ｃに接続している。この結果、ゲート５は第２絶縁層３ｂに支持される。尚、基部５０は、図１（Ｂ）、図１（Ｃ）などに示すように、その底面の一部が絶縁部材３の上面と接続しない形態とすることができる。即ち、基部５０の一部（カソード６側の端部）が絶縁部材３の上面との間に空隙を形成している形態とすることができる。しかし、逆に、基部５０の底面の全てが、絶縁部材３の上面の一部と接続する形態とすることもできる。
【００５０】
ゲート５の複数の突出部１５の各々は、少なくともその先端がカソード６との間に空隙８を形成するように、基部５０から突出している。従って、ゲート５は、図１（Ａ）に示すように、平面形状（基板１の表面と平行な平面内）において櫛歯状となる。尚、ゲート５の底面５ｂに対するゲート５の側面５ａの角度は、図３（ｂ）では９０°である場合を示したが、電子放出効率ηを向上するためには、９０°より小さく設定することが望ましい。また、空隙８における最短距離は前述した最短距離ｄ１に相当する。また、ここでは、電子放出素子を上から見た際（図１（Ａ）の方向から見た際）に、ゲート５の突出部１５の外周（側面５ａ）が矩形波のような、直線同士が直角に繋がった形状である場合を示した。しかしながら、本実施形態の電子放出素子はこのような形態に限定されるものではない。例えば、サイン波のような、円弧が連続した形態の外周（側面５ａ）とすることもできるし、三角波のような、直線同士が鋭角に繋がった形態の外周（側面５ａ）とすることもできる。また、例えば、突出部１５の側面５ａは円弧（曲率を有する）形状であるが、突出部同士の間に位置する部分は直線形状であるような組み合わせの形態とすることもできる。尚、カソード６の突出部１６との位置合わせの観点からは、少なくとも、ゲート５の突出部１５の側面５ａ（特に突出部１５の、基部５０からの距離から最も離れた、先端に位置する部分の側面５ａ）は円弧（曲率を有する）形状であることが望ましい。
【００５１】
次に、ゲート５の突出部１５の作用について説明する。
【００５２】
図４（ａ）ではゲートに突出部１５を設けない形態（ゲート５の側面５ａが平らな形態）を示し、図４（ｂ）ではゲートに突出部１５を設けた形態（ゲートの側面５ａに凹凸を備える形態）を示している。それぞれの図では、説明の簡略化のため、電子放出素子の一部のみを模式的に示している。
【００５３】
図４（ａ）に示す様に、ゲート５に突出部１５を設けず、ゲート５のカソード６との対向領域においてカソード６よりもゲート５が広い場合、カソード６の突出部１６から放出された電子は散乱する。具体的には、図中の破線で示されるように、カソード６の突出部１６から放出された電子が、ゲート５の底面５ｂまたは側面５ａで等方的に散乱する。そして、散乱した電子の一部は再びゲート５に衝突して散乱を繰り返すことになる。
【００５４】
一方、図４（ｂ）に示すように、ゲート５のカソード突出部１６に対向する領域に突出部１５を設ける（ゲート５のカソード突出部１６に対向する領域の両側を後退させる）ことで、図４（ａ）の構成に比べて、ゲート５での電子の衝突を減らすことができる。その結果、ゲートでの電子の散乱を少なくすることができる。そのため、図４（ｂ）の構成ではアノード１１に到達する電子が増え、効率ηを向上させることができる。
【００５５】
次に、電子放出素子の電子放出特性の評価方法と、カソード６から放出された電子のアノードへの到達効率、即ち、電子放出効率（η）について説明する。電子放出効率ηは、電子放出素子に電圧を印加したときに検出される電流Ｉｆと真空中に取り出される電流（アノードへ到達する電流）Ｉｅを用いて、η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
電子放出素子の電子放出特性の測定は図３（ａ）に示す構成で行うことができる。図３において、Ｖｆはゲート５とカソード６の間に印加する電圧であり、ＩｆはＶｆをゲート５とカソード６の間に印加した際にゲート５とカソード６の間に流れる素子電流である。また、Ｖａはカソード６とアノード１１の間に印加される電圧であり、Ｉｅは電子放出電流である。尚、ここでは、Ｖａをカソード６とアノード１１の間に印加する例を示したが、アノード１１に電位を印加する電源と、カソード６に電位を印加する電源とを別々に設けても良い。図３（ａ）に示すように、電子放出素子が設けられた基板１の上方に、ゲート５およびカソード６よりも高電位に規定されるアノード１１を設けることで、複数の突出部１６から放出された電子をアノード１１に到達させる電子線放出装置が構成される。
【００５６】
次に、電子放出効率ηの関係について、シミュレーションによる計算を用いて説明する。尚、図２に示す様に、ゲート５の突出部１５の振幅（基部５０から突出部１５の先端までの距離（Ｘ方向の長さ））をＡ１、ゲート５の突出部１５の周期（Ｙ方向の長さ）をＴ１、ゲートの突出部１５の間隔をＷ２、ゲートの突出部１５の幅をＷ１と定義する。
【００５７】
そして、以下に示す計算における代表的な値の例を列挙すると、絶縁層３ａの厚さは１０ｎｍ、絶縁層３ｂの厚さは２００ｎｍ、ゲート５の厚さは５ｎｍ、ゲート５とカソード６の間隔ｄ１は５ｎｍ、ゲートの振幅Ａ１は６ｎｍ、周期Ｔ１は１２ｎｍである。また駆動電圧Ｖｆは２１Ｖ、アノード印加電圧Ｖａは１１．８ｋＶ、カソード６の仕事関数Ｗｆは４．６ｅＶである。
【００５８】
始めにゲートの突出部１５の振幅Ａ１と効率ηの関係について図５（ａ）を用いて説明する。図５（ａ）の横軸はゲートの突出部１５の振幅Ａ１を、カソード６の突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図５（ａ）より、ゲートの突出部１５の振幅Ａ１を大きくすると、ある振幅以上で電子放出効率が大きく増加していき、その後はほぼ一定となることがわかる。電子放出効率ηが増加し始める振幅をＡ１ｓｔａとするとＡ１ｓｔａは０．５×ｄ１と読み取れる。尚、図５（ａ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。従って、ゲートの突出部１５の振幅Ａ１は、カソード６の突出部１６とゲート５との最短距離ｄ１に照らして、０．５×ｄ１以上とすることが好ましい。尚、計算では、カソードの突出部１６の中心とゲートの突出部１５の中心が上下に重なるようにしている。
【００５９】
振幅がＡ１ｓｔａを超えると電子放出効率ηが大きく増加するのは、ゲート５の隣り合う２つの突出部１５の間を、電子放出部から放出された電子（より詳細にはゲートで散乱された電子）が通り抜けて、アノードに到達しやすくなったためと考えられる。反対に、Ａ１ｓｔａより小さい場合には、電子放出効率ηがほぼ一定なのは、ゲート５に突出部１５を設けていない場合と殆ど差が無いためと考えられる。また、電子放出効率ηが飽和するのは、ゲートの突出部１５の振幅Ａ１が十分大きくなり、ゲート５の隣り合う２つの突出部１５の間を通り抜ける、放出電子の量に差が無くなるためと考えられる。
【００６０】
次に、ゲートの突出部１５の周期Ｔ１と電子放出効率ηの関係について図５（ｂ）を用いて説明する。図５（ｂ）の横軸はゲートの突出部１５の周期Ｔ１を、カソードの突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図５（ｂ）より、ゲートの突出部１５の周期Ｔ１を大きくすると電子放出効率ηが減少していき、ある周期以上で電子放出効率ηはほぼ一定となることがわかる。電子放出効率ηがほぼ一定となる周期をＴ１ｓａｔとするとＴ１ｓａｔは１０×ｄ１と読み取れる。尚、図５（ｂ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。従って、ゲートの周期Ｔ１は１０×ｄ１以下であることが好ましい。
【００６１】
Ｔ１は、図２におけるＷ１とＷ２との和であり、図５（ｂ）の計算では、Ｗ１＝Ｗ２としており、カソードの突出部１６の中心とゲートの突出部１５の中心が上下に重なるようにしている。従って、ゲートの突出部１５の周期Ｔ１が大きくなるということは、Ｗ１およびＷ２が大きくなるということである。そのためゲートの突出部１５の周期Ｔ１が大きくなると電子放出効率ηが減少するのは、カソードの突出部１６に被さるゲート５の突出部１５の幅Ｗ１が大きくなるためと考えられる。即ち、突出部１６の直上に位置するゲート５の突出部１５の幅Ｗ１が大きくなるためと考えられる。また、Ｔ１ｓａｔを超えると電子放出効率ηがほぼ一定となるのは、ゲートに突出部１５がない場合と殆ど差が無いためと考えられる。
【００６２】
次に、図２などに示した電子放出素子とは、ゲートの突出部１５とカソードの突出部１６との相対位置関係が異なる、電子放出素子の変形例について、図８を用いて説明する。
【００６３】
変形例の電子放出素子では、カソードの突出部１６が、ゲートの隣り合う２つの突出部１５同士の間に相対するように設けられていている。典型的にはゲート５の突出部１５とカソード６の突出部１６の位相を、図２などで説明した形態と比較して、半周期ずらした形態となっている。図８では、説明を簡略にするために、カソード６の突出部１６を１つしか設けていないが、実際には、複数の突出部１６が角部３２に沿って、設けられている。同様に、ゲートの突出部１５も２つしか示していないが、実際には、ゲートの突出部１５も複数（≧２）設けられている。即ち、２つのゲートの突出部１５に対して１つのカソードの突出部１６が設けられている。そのため、ゲートの突出部１５の数をｎとすると、カソードの突出部１６の数は最小の場合ｎ−１となる。
【００６４】
変形例の電子放出素子では、ゲートの隣り合う２つの突出部１５同士の間に対向してカソードの突出部１６が設けられていている。そのため、突出部１６の直上の電気力線が直接ゲート５に向かわず、突出部１６から電子が放出する方向が、基板１の表面に対して垂直に近くなる。従って、図８に示すように、ゲート５に衝突せずに不図示のアノードに向けて放出される電子の量が、図２などで示した実施形態の電子放出素子に比べて多くなる。そのため、図２などで示した実施形態の電子放出素子に比べて、電子放出効率ηが向上する。また、図２などで示した実施形態の電子放出素子に比べてゲートでの電子の散乱が少ないので、電子放出素子から放出された電子がアノードを照射する照射面積（スポット径）を小さくすることができる。
【００６５】
続いて、本変形例における、電子放出効率ηについて説明する。
【００６６】
始めに、ゲートの突出部１５の振幅Ａ１と電子放出効率ηの関係について説明する。
【００６７】
図１０（ａ）にゲートの凹凸部１５の振幅Ａ２と効率ηの関係を示す。図１０（ａ）の横軸は振幅Ａ１をカソードの突出部１６とゲート５との最短距離ｄ１で規格化した値を示しており、縦軸は効率ηを示している。
【００６８】
図１０（ａ）より、振幅Ａ１を大きくしていくと、効率ηも増加していき、ある値以上から効率ηの増大が鈍くなり、ほぼ飽和することがわかる。効率ηの増大が鈍くなる振幅Ａ１をＡ１ｓａｔとすると、Ａ１ｓａｔは約１×ｄ１と読み取れる。尚、図１０（ａ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。振幅Ａ１を大きくしていくと効率ηが増加する理由としては、カソードの突出部１６に被さるゲート５の領域が小さくなる（突出部１６の真上からゲートが離れていく）ことが挙げられる。このようになると、突出部１６から放出される電子がゲートの隣り合う２つの突出部１５の間を通り抜けやすくなり、この結果、効率ηが増加すると考えられる。また、Ａ１ｓａｔ以上で効率ηの増大が鈍くなるのは、振幅Ａ１が十分大きく、ゲートに衝突しない電子の数がほぼ一定となったためと考えられる。
【００６９】
そのため、変形例の電子放出素子では、ゲートの突出部１５の振幅Ａ１と、カソード６の突出部１６とゲート５との最短距離ｄ１とが、Ａ１≧ｄ１の関係を満たすことが望ましい。以上のようにすることで、カソード突出部１６から放出された電子がゲートに衝突する機会を減らすことができ、結果、効率ηが上昇する。
【００７０】
次に、ゲートの隣り合う２つの突出部１５の間隔Ｗ２と効率ηの関係について説明する。
【００７１】
図１０（ｂ）にゲートの隣り合う２つの突出部１５の間隔Ｗ２と効率ηとの関係を示す。図１０（ｂ）の横軸は幅Ｗ２をカソードとゲートとの最短距離ｄ１で規格化した値を示しており、縦軸は電子放出効率ηを示している。図１０（ｂ）より、Ｗ２を大きくすると効率ηが上昇していき、ある値以上で効率ηがほぼ一定となり、さらにＷ２を大きくすると効率が減少し始めることがわかる。効率ηが飽和し始める値をＷ２ｓａｔとするとＷ２ｓａｔは約１×ｄ１と読み取れる。また、効率ηが減少し始める値をＷ２ｄｅｃとするとＷ２ｄｅｃは３×ｄ１と読み取れる。尚、図１０（ｂ）に示した傾向は、電子放出素子の各部材の厚み、幅、奥行き、材料などに依存して大きく変動するものではない。Ｗ２ｓａｔまで大きくしていくと、効率ηが増加するのは、カソード突出部１６に被さるゲート５の幅が小さくなっていくためと考えられる。また、Ｗ２がＷ２ｓａｔからＷ２ｄｅｃの間は効率がほぼ一定となるのは、ゲートに衝突しない電子の数がほぼ一定となったためと考えられる。また、Ｗ２がＷ２ｄｅｃより大きくすると効率ηが減少するのは、ゲートに突出部１５を設けていない形態と差がないためと考えられる。
【００７２】
そのため、変形例の電子放出素子では、ゲートの隣り合う２つの突出部１５の間隔Ｗ２、カソード６の突出部１６とゲート５との最短距離ｄ１とが、ｄ１≦Ｗ２≦３×ｄ１の関係を満たすことが望ましい。
【００７３】
変形例の電子放出素子では、以上の関係を満たすことで、カソード突出部１６から放出された電子がゲートに衝突する機会を減らすことができ、結果、効率ηが上昇する。
【００７４】
また、本発明の電子放出素子は、図２などに示したゲートの突出部１５とカソードの突出部１６との相対位置関係に加え、図８に示したゲートの突出部１５とカソードの突出部１６との相対位置関係をも備えた電子放出素子とすることもできる。
【００７５】
以上説明した本実施形態の電子放出素子の製造方法の一例について、図６（Ａ）乃至図６（Ｈ）を参照して説明する。図８を用いて説明した変形例の電子放出素子の製造方法については後述する。
【００７６】
図６（Ａ）〜図６（Ｈ）は、図１（Ａ）〜図１（Ｄ）に示した電子放出素子の製造工程の一例を順番に示した模式図である。
【００７７】
最初に、基板１の表面に第１絶縁層３ａとなる絶縁層２３、第２絶縁層３ｂとなる絶縁層２４及びゲート５となる導電層２５を積層する（図６（Ａ））。
【００７８】
基板１は絶縁性基板であり、例えば、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板などを用いることができる。絶縁層２３，２４は、加工性に優れる材料からなる絶縁性の膜であり、材料としては、例えば、ＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２を用いることができる。絶縁層２３，２４の作製方法は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層２３，２４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層２３と２４を基板１に積層した後に凹部７を形成する必要があるため、絶縁層２３と絶縁層２４との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層２３と絶縁層２４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層２３にはＳｉｘＮｙを用い、絶縁層２４にはＳｉＯ２等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００７９】
導電層２５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属、それらの合金、または、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物なども挙げられる。また、導電層２５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定される。
【００８０】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した後、エッチング手法を用いて導電層２５，絶縁層２４、絶縁層２３を順次加工する。これにより、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる（図６（Ｂ））。
【００８１】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ４、ＣＨＦ３、ＳＦ６のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００８２】
次に、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いて、ゲート５の側面及び絶縁層３ａと３ｂからなる絶縁部材３の側面に突出部を作成する（図６（Ｃ））。
【００８３】
尚、ＦＩＢ加工では、ゲートの突出部１５の振幅Ａ１、周期Ｔ１が所望の値となるように削る。なお、以降の説明では図６（Ｃ）のＡ−Ａ´断面から見た図で説明する。
【００８４】
次に、エッチングによって、絶縁層３ｂの側面のみを一部除去し、凹部７を形成する（図６（Ｄ））。
【００８５】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ２からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉｘＮｙからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００８６】
凹部７の深さ、即ち凹部７における、絶縁層３ｂの側面と、絶縁層３ａの側面及びゲート５の側面との距離は、電子放出素子を形成した後のリーク電流に深く関わる。凹部を深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、凹部の深さは実用的には３０ｎｍ以上２００ｎｍ以下で形成する。
【００８７】
次に、ゲート５表面に剥離層２０を形成する（図６（Ｅ））。
【００８８】
剥離層２０の形成は、次の工程で堆積するカソード６の材料をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２０を形成する。
【００８９】
次に、カソード６の材料を基板１上及び絶縁部材３の側面およびゲート５上に付着させる（図６（Ｆ））。
【００９０】
カソード６の材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点を備え５ｅＶ以下の仕事関数を備える材料である。そして、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属またはそれらの合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物が挙げられる。
【００９１】
カソード６の材料（カソード材料）の堆積方法としては指向性スパッタ法が好ましく用いられる。指向性スパッタ法が好ましい理由は、凹部７の内部の一部（絶縁部材３の上面の一部）を覆うように、突出部１６を、角部３２に沿って複数形成するためである。スパッタ法ではカソード材料の飛来粒子（スパッタ粒子）のエネルギーが小さい。そのためゲート５の隣り合う２つの突出部１５の間（図７（ａ）の１５ｂの部分）を通って絶縁部材３の角部３２にスパッタ粒子が飛来するので、絶縁部材３の角部３２に沿って複数の突出部１６を並んで形成しやすいと考えられる。つまり、ゲート５の突出部１５の直下にカソード材料が堆積し易いためである。
【００９２】
図７（ａ）は、図１（Ｄ）と同じ方向からカソード６の材料を絶縁部材３の側面に成膜している際の様子を示す模式図であり、カソード材料の代表的な飛来軌道を破線２６ａ乃至２６ｄで表している。図７（ａ）に示すように、スパッタ法では、絶縁層３ａの側面に突出部が形成されていると、絶縁層３ａの側面の突出部に、絶縁層３ａの側面のその他の部分よりも、射影効果により、カソード材料がより多く付着する。また、破線２６ａ〜２６ｃに示すように、ゲートの隣り合う２つの突出部１５の間（１５ｂ）をスパッタ粒子（カソード材料）が通る。そのため、絶縁層３ａの角部３２であって、絶縁層３ａの上面と絶縁層３ａの側面の突出部との接続部近傍に、より多くのカソード材料が堆積する。その結果、複数の突出部１６が、角部３２に沿って、ゲートの突出部１５の周期に対応して、形成される。このようにして、ゲートの突出部１５とカソードの突出部１６を１対１に対応して設けることができる。一方、カソード材料の飛来軌道には、破線２６ｄに示すように、ゲートの隣り合う２つの突出部１５の間（１５ｂ）から基板１の表面に対して垂直に飛来する軌道も存在する。このような軌道を通って飛来したカソード材料は、絶縁部材３の側面の傾斜の度合いによるが、ほとんど絶縁部材３の表面（側面）に付着せず基板１に付着することになる。このような現象を踏まえて、突出部１６に求められる形状に応じて、スパッタ時の角度と成膜時間、形成時の温度及び形成時の真空度を制御することで、所望形状の突出部１６を得ることができる。
【００９３】
また、電子放出素子は、図２の様に、複数の突出部１６の間に位置する、絶縁層３ａの側面３ｆから絶縁層３ａの角部３２を通って絶縁層３ａの上面３ｅの角部３２側までを、カソード６が覆っている。このような形態とするには、例えば、ゲートの側面５ａを絶縁層３ａの側面３ｆよりも−Ｘ方向に設ける（セットバックする）ことや、ゲートの側面５ａおよび絶縁部材３の側面に対して斜め上方からカソード６の材料をスパッタすること、で実現できる。あるいは、ゲートの側面５ａと絶縁部材３の側面の双方を基板１の表面に対して所定の角度（＜９０°）で傾斜させることでも実現することができる。
【００９４】
次に剥離層２０をエッチングで取り除くことにより、ゲート５上のカソード材料６Ｃを除去する（図６（Ｇ））。尚、ここではゲート５上のカソード材料６Ｃを除去したが、除去せずにゲート５上にカソード材料６Ｃを残してもよい。
【００９５】
次に、カソード６と電気的な導通を取るためにカソード電極２を形成する（図６（Ｈ））。
【００９６】
カソード電極２は、カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術などにより形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、が挙げられる。カソード電極２の厚さとしては、５ｎｍ乃至５０μｍの範囲で設定される。カソード電極２及びゲート５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００９７】
以上の工程により、図１（Ａ）））〜図１（Ｄ）））に示す形態の電子放出素子を形成できる。
【００９８】
次に、図８を用いて説明した変形例の電子放出素子のｓ製造方法について説明する。基本的な製造方法は既に図６を用いて説明したとおりなので、ここでは、既に説明した内容と異なる点のみを説明する。
【００９９】
変形例の電子放出素子では、図６（Ｃ）の工程において、ＦＩＢを用いて、ゲート５及び絶縁層３ｂのみに突出部を作成し、絶縁層３ａには突出部を作成しない（図９）。なお、ＦＩＢ加工では、ゲート５の振幅Ａ１、ゲートの突出部同士の間隔Ｗ２が所望の値となるように加工すればよい。それ以降の工程は第一の実施形態と同様にして素子を作製した。なお、絶縁層３ａの側面には突出部を作成しないので、平面的に見ると、ゲートの隣り合う２つの突出部１５の間に、絶縁層３ａの上面が露出する。そのため、ゲートの隣り合う２つの突出部１５の間に対応した絶縁層３ａの角部３２にカソード材料が局所的に多く付着させることができる。その結果、ゲートの隣り合う２つの突出部１５の間に対応して、絶縁層３ａの角部３２に突出部１６を形成することができる。
【０１００】
以下では、上記した電子放出素子を複数、基板上に設けた電子源と、電子源を用いたディスプレイパネルについて、図１１（ａ）、図１１（ｂ）を用いて説明する。
【０１０１】
図１１（ａ）は電子放出素子をマトリクス状に配置した電子源を用いて構成したディスプレイパネル４７の一例を示す模式図であり、内部がわかるように一部を切り欠いて示している。図１１において、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は上記した電子放出素子を模式的に示している。尚、Ｘ方向配線３２は、上述の電極２を共通に接続する配線であり、Ｙ方向配線３３は上述のゲート５を共通に接続する配線である。ここでは、電子放出素子が、Ｘ方向配線３２とＹ方向配線３３の交差部に設けた例を模式的に示しているが、電子放出素子は、Ｘ方向配線３２とＹ方向配線３３の交差部の脇の電子源基板上に設けることができる。
【０１０２】
Ｘ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１０３】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【０１０４】
図１１（ａ）において、電子源基板３１はリアプレート４１に固定されている。また、ガラス基板４３の内面に、電子放出素子から放出された電子が照射されることで発光する例えば蛍光体からなる発光体４４と、前述したアノード１１に相当するメタルバック４５と、を積層してフェースプレート４６を構成している。また、リアプレート４１とフェースプレート４６が、リアプレート４１とフェースプレート４６との間に設けられた支持枠４２と、フリットガラス等の接合部材を介して、気密に接合されて、ディスプレイパネル４７が構成されている。ディスプレイパネル４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とでディスプレイパネル４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【０１０５】
次に、図１１（ｂ）のブロック図を用いて、上述したディスプレイパネル４７を備えたディスプレイ２５並びにテレビジョン装置２７について説明する。
【０１０６】
受信回路２０は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等の各種の信号を受信し、復号化した映像データを画像処理部２１に出力する。尚、上記した「受信した信号」は「入力された信号」と言い換えることができる。画像処理部２１はγ補正回路や解像度変換回路やＩ／Ｆ回路等を含み、画像処理された映像データをディスプレイ（画像表示装置）２５の表示フォーマットに変換してディスプレイ（画像表示装置）２５に画像信号として出力する。
【０１０７】
ディスプレイ２５は、前述したディスプレイパネル４７を少なくとも含み、さらに、前述した駆動回路１０８及び駆動回路を制御する制御回路２２をも含む。制御回路２２は、入力した画像信号に補正処理等の信号処理を施すともに、駆動回路１０８に画像信号及び各種制御信号を出力する。制御回路２２には、同期信号分離回路、ＲＧＢ変換回路、輝度信号変換部、タイミング制御回路等が含まれる。駆動回路１０８は、入力された画像信号に基づいて、ディスプレイパネル４７内部の電子放出素子に駆動信号を出力し、駆動信号に基づきテレビ映像が表示される。駆動回路１０８には、走査回路や変調回路やアノード電位を供給する高圧電源回路等が含まれる。受信回路２０と画像処理回路２１は、セットトップボックス（ＳＴＢ２６）としてディスプレイ２５とは別の筐体に収められていてもよいし、またディスプレイ２５と一体の筐体に収められていてもよい。ここでは、テレビジョン装置２７がテレビ映像を表示する例を説明した。しかし、受信回路２０をインターネットなどの回線を通じて配信される映像を受信する回路とすれば、テレビジョン装置２７は、テレビ映像に限らず、様々な映像を表示することができる映像表示装置として機能する。
【実施例】
【０１０８】
以下、上記実施の形態に基づいた、より具体的な実施例について説明する。
【０１０９】
（実施例１）
本実施例では図１（Ａ）〜図１（Ｄ）に示した電子放出素子を図６（Ａ）〜図６（Ｈ）の工程に沿って作製した。
【０１１０】
基板１としては、プラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２３としてＳｉＮ（ＳｉｘＮｙ）をスパッタ法にて厚さ５００ｎｍで形成した。次いで、絶縁層２４として、厚さ２５ｎｍのＳｉＯ２層をスパッタ法により形成した。さらに、絶縁層２４の上に、導電層２５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した（図６（Ａ））。
【０１１１】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した。その後、ドライエッチング手法を用いて導電層２５、絶縁層２４、絶縁層２３を順に加工して、ゲート５と、第１絶縁層３ａと第２絶縁層３ｂからなる絶縁部材３と、を形成した（図６（Ｂ））。この時の加工ガスとしては、絶縁層２３、２４及び導電層２５にフッ化物を作る材料が選択されているため、ＣＦ４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａの側面３ｆ，絶縁層３ｂの側面３ｄ、及びゲート５の側面５ａの、エッチング後の角度は、基板１の水平面に対しておよそ８０°の角度で形成されていた。
【０１１２】
次にレジストを剥離した後、図６（Ｃ）に示すように、ＦＩＢを用いて、ゲート５の側面及び絶縁部材３の側面に突出部を作成した。ＦＩＢ加工では、ゲートの突出部１５の振幅Ａ１が６ｎｍ、周期Ｔ１が１２ｎｍ、突出部１５の幅Ｗ１が６ｎｍとなるように削った。
【０１１３】
次に、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した（図６（Ｄ））。
【０１１４】
次に、ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した（図６（Ｅ））。
【０１１５】
次に、カソード材料であるモリブデン（Ｍｏ）を剥離層２０上及び絶縁部材３の側面と基板１表面に堆積させてモリブデン膜（６、６Ｃ）を成膜した。成膜方法として指向性スパッタ法を用いた。本形成方法では基板１の角度をスパッタタ−ゲットに対して水平になるようにセットした。本件のスパッタ法ではスパッタ粒子が限られた角度で基板面に入射されるよう、遮蔽板を設置した。遮蔽板により、水平方向に対し入射角が９０°と６０°にピークを持たせた。また、アルゴンプラズマを出力３．０ｋＷ、真空度０．１Ｐａで生成し、基板とＭｏターゲットの間の距離を１００ｍｍ以下になるように基板を設置し、基板１の表面に堆積されたモリブデン膜の厚さが２０ｎｍとなるように成膜した。（図６（Ｆ））。
【０１１６】
モリブデン膜を成膜後、Ｙ方向におけるカソード６の幅が３μｍになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてモリブデン膜を加工し、カソード６を形成した。この時の加工ガスとしては、ＣＦ４系のガスを用いた。その後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２０を除去することによりゲート５上のモリブデン膜６Ｃを剥離した（図６（Ｇ））。
【０１１７】
最後に、スパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングしてカソード電極２を形成し、本実施例の電子放出素子を作成した（図６（Ｈ））。
【０１１８】
そして、図３（ａ）の構成で、本実施例の電子放出素子の特性を評価した。評価の条件としては、駆動電圧（Ｖｆ）を２１Ｖとし、アノード印加電圧（Ｖａ）を１１．８ｋＶと、アノード１１と電子放出素子の間隔を１．７ｍｍとした。その結果、平均の素子電流Ｉｆは１２７μＡ、電子放出電流Ｉｅは２８μＡ、平均電子放出効率ηは１８％となり、十分な放出電流量で且つ効率の高い電子放出素子が得られた。
【０１１９】
電子放出特性を確認後、ＳＥＭを用いて観察した結果、カソードの突出部１６とゲート５との間隔ｄ１は５．０ｎｍとなっていた。そして、図１（Ｄ）及び図２に示すように、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられており、カソード６の複数の突出部１６の各々がゲート５の複数の突出部１５の各々と１対１に対応して設けられていた。また、図２および図７（ａ）、図７（ｂ）に示すように、カソード６は、絶縁部材３の角部３２のうち、突出部１６同士の間に位置する部分を覆っていた。また、絶縁部材３の側面のうち、突出部１６の間に位置する部分もカソード６が覆っていた。そして、図７（ｂ）において、カソード６の６ｂで示す部分は、カソード６の６ａで示す部分よりも膜厚が薄く、高抵抗であった。カソードの突出部１６とゲート５の間隔ｄ１とゲートの突出部１５の振幅Ａ１、周期Ｔ１を考慮すると、Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１の関係を満たしていた。
【０１２０】
また同様の手順で、ＦＩＢ加工によりゲートの突出部１５の振幅Ａ１、周期Ｔ１の寸法を変化させて形成した電子放出素子の電子放出特性の評価結果を表１に示す。尚、ゲートの突出部１５の幅Ｗ１は、周期Ｔ１の半分とした。いずれも、後述する比較例１の電子放出素子に対し、効率ηの高い電子放出素子が得られた。
【０１２１】
本実施例において、Ａ１、Ｔ１及びｄ１の関係は、Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１を満たしており、効率の高い電子放出素子が得られた。
【０１２２】
（比較例１）
比較例１として、ゲート５に突出部１５を設けていない電子放出素子を作成した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。本例では図６（Ｃ）に示すＦＩＢによる加工を行わずにゲート５を作成した。
【０１２３】
実施例１と同様に、本比較例の電子放出素子の特性を、実施例１の電子放出素子と同様の条件で評価した結果、平均の素子電流Ｉｆは３０μＡ、電子放出電流Ｉｅは４μＡ、平均電子放出効率ηは１１％となった。
【０１２４】
また電子放出特性を確認後、ＳＥＭを用いて観察した結果、カソードの突出部１６とゲート５との間隔ｄ１は５．０ｎｍとなっていた。また、突出部１６とゲート５との間隔ｄ１は角部３２に沿って一定であり、図１（Ｄ）のような、角部３２に沿って（Ｙ方向に）点在する複数の突出部１６は形成されていなかった。比較例１の電子放出素子は実施例１の電子放出素子と比べ、十分な電子放出効率を得ることが出来なかった。これは放出された電子がゲート５に衝突し、アノードまで到達できなかったためと考えられる。また、図１（Ｄ）のように、角部３２に沿った凹凸をカソード６が備えていないことも十分な電子放出効率を得ることが出来なかった理由であると考えられる。また、本比較例の電子放出素子は、放出電流の時間的な変動も、実施例１の電子放出素子に比べて大きかった。
【０１２５】
【表１】
【０１２６】
（実施例２）
次に、カソード突出部１６とゲート５の間隔ｄ１を実施例１の電子放出素子に比較して大きくした電子放出素子を作成した例を示す。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１２７】
本例においては、カソード材料として付着させるモリブデンの成膜量を減らしてカソード突出部１６の成長を抑制した。本例では基板１の表面に堆積されたモリブデン膜の厚さが１０ｎｍとなるように成膜した。モリブデンの成膜量を減らすことは、間隔ｄ１を大きくすることに相当する。
【０１２８】
実施例１と同様の条件で、本例の電子放出素子の電子放出特性を評価した結果、平均の素子電流Ｉｆは２ｎＡ、電子放出電流Ｉｅは０．４ｎＡ、平均１８％の電子放出効率ηが得られた。比較例１の電子放出素子よりも効率ηは高かったが、実施例１の電子放出素子ほどの十分な放出電流が得られなかった。
【０１２９】
電子放出特性を確認後、実施例１と同様に、ＳＥＭにより間隙８の観察した結果、カソード突出部１６とゲート５の間隔ｄ１は１５．３ｎｍであった。ｄ１の値が実施例１の電子放出素子のｄ１に比較して非常に大きかったことが、実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった主な原因であると考えられる。
【０１３０】
また、図１（Ｄ）及び図２に示すように、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられており、ゲート５の１つの突出部１５に対してカソード６の１つの突出部１６が相対していた。しかしながら、図１（Ｄ）のような角部３２に沿った凹凸の大きさが実施例１の電子放出素子に比較して小さかったので、このことも実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった原因であると考えられる。
【０１３１】
本例ではゲートの突出部１５の周期Ｔ１が１０×ｄ１≧Ｔ１、ゲートの突出部１５の振幅Ａ１がＡ１≧０．５×ｄ１を満たしていたが、間隔ｄ１が１０≧ｄ１≧１を満たしていない。カソードの突出部１６とゲート５の間隔ｄ１が１０ｎｍを超えるため、十分な放出電流が得られなかったと考えられる。
【０１３２】
（実施例３）
次に、実施例３として、ゲート５の突出部１５とカソード６の突出部１６の位相を半周期ずらした例について説明する。
【０１３３】
本実施例では、図８に模式的に示す構成の電子放出素子を作製した。基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１３４】
本実施例では、図６（Ｃ）を用いて説明した工程で、ＦＩＢを用いてゲート５の側面及び絶縁層３ｂの側面には突出部を作成し、絶縁層３ａの側面には突出部を作成しなかった（図９）。なお、ＦＩＢ加工では、ゲート５の突出部１５の振幅Ａ１を６．３ｎｍ、隣り合う２つの突出部１５の間隔Ｗ２を１２．５ｎｍとなるように行った。それ以外の工程は実施例１と同様にして電子放出素子を作製した。
【０１３５】
以上の方法で電子放出素子を形成した後、実施例１と同様の条件で電子放出特性を評価した。その結果、平均の素子電流Ｉｆは１０μＡ、電子放出電流Ｉｅは１６μＡ、平均６１％の電子放出効率ηとなり、十分な放出電流量で且つ効率の高い電子放出素子が得られた。本実施例の電子放出素子が実施例１および２の電子放出素子に比べて電子放出効率が上昇した理由は以下のように考えられる。即ち、カソード突出部１６直上の電気力線が、直接ゲートの方向に向かずに、基板に垂直上向きになり（アノードに向かい）、ゲートに電子が衝突しない無散乱の電子が増加したためと考えられる。
【０１３６】
特性を確認後、ＳＥＭを用いて観察した結果、カソード突出部１６とゲート５との間隔ｄ１は５．５ｎｍとなっていた。このことから、ｄ１の値が実施例１の電子放出素子のｄ１に比較して大きかったことが、実施例１の電子放出素子に比べて放出電流Ｉｅと素子電流Ｉｆが小さい値となった主な原因であると考えられる。
【０１３７】
また、図１（Ｄ）に示す様に、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられていたが、図８に示す様に、ゲート５の隣り合う２つの突出部１５の間に対してカソード６の１つの突出部１６が設けられていた。尚、Ａ１とＷ２とｄ１の関係は、ｄ２≦Ｗ２≦３×ｄ２及びＡ２≧ｄ２を満たしていた。
【０１３８】
また同様の手順で、ＦＩＢ加工によりＷ２とＡ１の寸法を変えた電子放出特性の評価結果を表２に示す。
【０１３９】
いずれも、比較例１に対し、効率の高い電子放出素子が得られた。また、Ｗ２、Ａ２及びｄ２の関係は、ｄ１≦Ｗ２≦３×ｄ１、Ａ１≧ｄ１を満たしていた。
【０１４０】
（実施例４）
実施例４として、実施例３のＷ２を大きくした例を示す。基本的な作製方法は実施例３と同様であるので、ここでは実施例３との違いだけ述べる。本例では、ＦＩＢ加工においてゲート５の突出部の振幅Ａ１を６ｎｍ、Ｗ２を３０ｎｍとなるように行った。それ以外の工程は実施例３と同様にして電子放出素子を作製した。
【０１４１】
以上の方法で電子放出素子を形成した後、実施例１と同様の条件で、本例の電子放出素子の電子放出特性を評価した結果、平均の素子電流Ｉｆが２μＡ、電子放出電流Ｉｅが１μＡであり、平均３６％の電子放出効率となった。実施例３の電子放出素子と比べて効率の低い電子放出特性を示したが、実施例１の電子放出素子よりも効率ηが優れていた。
【０１４２】
特性を確認後、ＳＥＭを用いて観察した結果、ゲート５との間隔ｄ２は平均５．５ｎｍであった。そして、図１（Ｄ）））に示す様に、カソードの突出部１６は、絶縁部材３の角部３２に沿って（Ｙ方向に）、複数設けられていたが、図８に示す様に、ゲート５の隣り合う２つの突出部１５の間に対してカソード６の１つの突出部１６が設けられていた。本例において、Ｗ２、Ａ１及びｄ１の関係は、Ａ１≧ｄ１を満たすが、ｄ１≦Ｗ２≦３×ｄ１を満たしていない。本例においては、Ｗ２が大きいために、突出部１５の効果が薄れたために、電子放出効率が実施例３の電子放出素子に比べて低下したと考えられる。
【０１４３】
【表２】
【０１４４】
（比較例２）
本比較例では、実施例１で作成した電子放出素子のカソード６の、図７（ｂ）において６ｂで示す部分をＦＩＢで除去した。そして、実施例１と同様に、電子放出特性を測定したところ、初期の電子放出電流Ｉｅは実施例１と同様であった。しかしながら、時間の経過と共に、実施例１の電子放出素子よりも電子放出電流Ｉｅの変動が大きくなった。
【符号の説明】
【０１４５】
３ 絶縁部材
５ ゲート
１５ ゲートの突出部
６ カソード
１６ カソードの突出部
【特許請求の範囲】
【請求項１】
上面と該上面に接続する側面とを備える絶縁部材と、
前記絶縁部材の前記上面の一部から前記絶縁部材の前記側面に渡って延在し、前記上面と前記側面との境界部に沿って並んだ複数の突出部を備える、カソードと、
前記絶縁部材の前記上面の前記一部とは異なる一部に接続された基部と、各々が該基部から前記カソードに近づくように突出すると共に前記カソードの前記複数の突出部との間に空隙を形成している複数の突出部と、を備えるゲートと、
を有することを特徴とする電子放出素子。
【請求項２】
前記絶縁部材は、前記上面と該上面に接続する側面とを備える第１絶縁層と、前記第１絶縁層の前記上面の一部の上に積層された第２絶縁層と、を含み、
前記ゲートの前記基部は、前記第２絶縁層と接続されており、
前記カソードは、前記第１絶縁層の前記側面に設けられ且つ前記第１絶縁層の前記上面の前記一部とは異なる他の一部を覆っている、ことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記カソードと前記ゲートとの距離が前記カソードの前記複数の突出部の各々と前記ゲートの前記複数の突出部との間で最短となるように、前記カソードの前記複数の突出部の各々が設けられていることを特徴とする請求項１または２に記載の電子放出素子。
【請求項４】
前記ゲートの前記基部から前記ゲートの前記突出部の先端までの距離をＡ１［ｍ］、
前記カソードの前記突出部と前記ゲートとの最短距離をｄ１［ｍ］、
前記ゲートの前記複数の突出部の周期をＴ１［ｍ］としたときに、
Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１の関係を満たすことを特徴とする請求項３に記載の電子放出素子。
【請求項５】
前記ゲートの前記複数の突出部の各々が前記カソードの前記複数の突出部の各々と１対１に対応して設けられていることを特徴とする請求項３または４に記載の電子放出素子。
【請求項６】
前記カソードの前記複数の突出部の各々は、前記ゲートの前記複数の突出部の隣り合う２つの突出部の間に相対するように設けられていることを特徴とする請求項１または２に記載の電子放出素子。
【請求項７】
前記ゲートの前記複数の突出部の隣り合う２つの突出部の間隔をＷ２［ｍ］、
前記ゲートの前記基部から前記ゲートの前記突出部の先端までの距離をＡ１［ｍ］、
前記カソードと前記ゲートとの最短距離をｄ１［ｍ］としたときに、
ｄ１≦Ｗ２≦３×ｄ１、Ａ１≧ｄ１の関係を満たすことを特徴とする請求項６に記載の電子放出素子。
【請求項８】
前記カソードと前記ゲートとの最短距離をｄ１［ｍ］としたときに、ｄ１が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１乃至７のいずれか１項に記載の電子放出素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の電子放出素子と、前記電子放出素子から放出された電子が照射されることで発光する発光体とを備えるディスプレイパネル。
【請求項１０】
ディスプレイパネルと、入力された画像信号に基づいて前記ディスプレイパネルを駆動する駆動信号を発生する回路とを備える画像表示装置と、
入力された信号を前記画像表示装置の前記回路に前記画像信号として出力する装置と、を備える映像表示装置であって、
前記ディスプレイパネルが請求項９に記載のディスプレイパネルであることを特徴とする映像表示装置。
【請求項１】
上面と該上面に接続する側面とを備える絶縁部材と、
前記絶縁部材の前記上面の一部から前記絶縁部材の前記側面に渡って延在し、前記上面と前記側面との境界部に沿って並んだ複数の突出部を備える、カソードと、
前記絶縁部材の前記上面の前記一部とは異なる一部に接続された基部と、各々が該基部から前記カソードに近づくように突出すると共に前記カソードの前記複数の突出部との間に空隙を形成している複数の突出部と、を備えるゲートと、
を有することを特徴とする電子放出素子。
【請求項２】
前記絶縁部材は、前記上面と該上面に接続する側面とを備える第１絶縁層と、前記第１絶縁層の前記上面の一部の上に積層された第２絶縁層と、を含み、
前記ゲートの前記基部は、前記第２絶縁層と接続されており、
前記カソードは、前記第１絶縁層の前記側面に設けられ且つ前記第１絶縁層の前記上面の前記一部とは異なる他の一部を覆っている、ことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記カソードと前記ゲートとの距離が前記カソードの前記複数の突出部の各々と前記ゲートの前記複数の突出部との間で最短となるように、前記カソードの前記複数の突出部の各々が設けられていることを特徴とする請求項１または２に記載の電子放出素子。
【請求項４】
前記ゲートの前記基部から前記ゲートの前記突出部の先端までの距離をＡ１［ｍ］、
前記カソードの前記突出部と前記ゲートとの最短距離をｄ１［ｍ］、
前記ゲートの前記複数の突出部の周期をＴ１［ｍ］としたときに、
Ａ１≧０．５×ｄ１、１０×ｄ１≧Ｔ１の関係を満たすことを特徴とする請求項３に記載の電子放出素子。
【請求項５】
前記ゲートの前記複数の突出部の各々が前記カソードの前記複数の突出部の各々と１対１に対応して設けられていることを特徴とする請求項３または４に記載の電子放出素子。
【請求項６】
前記カソードの前記複数の突出部の各々は、前記ゲートの前記複数の突出部の隣り合う２つの突出部の間に相対するように設けられていることを特徴とする請求項１または２に記載の電子放出素子。
【請求項７】
前記ゲートの前記複数の突出部の隣り合う２つの突出部の間隔をＷ２［ｍ］、
前記ゲートの前記基部から前記ゲートの前記突出部の先端までの距離をＡ１［ｍ］、
前記カソードと前記ゲートとの最短距離をｄ１［ｍ］としたときに、
ｄ１≦Ｗ２≦３×ｄ１、Ａ１≧ｄ１の関係を満たすことを特徴とする請求項６に記載の電子放出素子。
【請求項８】
前記カソードと前記ゲートとの最短距離をｄ１［ｍ］としたときに、ｄ１が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１乃至７のいずれか１項に記載の電子放出素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の電子放出素子と、前記電子放出素子から放出された電子が照射されることで発光する発光体とを備えるディスプレイパネル。
【請求項１０】
ディスプレイパネルと、入力された画像信号に基づいて前記ディスプレイパネルを駆動する駆動信号を発生する回路とを備える画像表示装置と、
入力された信号を前記画像表示装置の前記回路に前記画像信号として出力する装置と、を備える映像表示装置であって、
前記ディスプレイパネルが請求項９に記載のディスプレイパネルであることを特徴とする映像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−７１０２１（Ｐ２０１１−７１０２１Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２２２５１３（Ｐ２００９−２２２５１３）
【出願日】平成２１年９月２８日（２００９．９．２８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２８日（２００９．９．２８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]