電子放出素子、電子線装置及びこれを用いた画像表示装置
【課題】 電子放出特性の不安定性を改善するとともに、より高効率な電子放出特性を有する新規な電子線装置の提供。
【解決手段】 表面に凹部を有する絶縁部材と、前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、前記ゲートを介して前記突起部分と対向して位置するアノードとを有する。
【解決手段】 表面に凹部を有する絶縁部材と、前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、前記ゲートを介して前記突起部分と対向して位置するアノードとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィールドエッミッション（ＦＥ）型の電子放出素子を用いた電子線装置及びこれを用いた画像表示装置に関する。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲート電極に衝突、散乱した後に、電子として取り出されるタイプの電子放出素子が存在する。
【０００３】
このような形態で電子を放出する素子として、特許文献１に記載された表面伝導型電子放出素子や積層型の電子放出素子が知られている。
【０００４】
特許文献１では積層型の電子放出素子であって、絶縁層は内側に窪んだ構成（以下リセス部と呼ぶ）を有する電子放出素子が報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１においては、効率は良いが、電子放出特性の経時的な安定性に関しては、更なる改善が求められていた。
【０００７】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で電子放出効率が高く、安定して動作する電子線装置、およびこれを備えた画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決する本願発明は、表面に凹部を有する絶縁部材と、前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、前記ゲートを介して前記突起部分と対向して位置するアノードとを有する電子線装置である。
【０００９】
また更には、上記電子線装置と、前記アノード上に電子照射によって発光する発光部材を備えた、画像表示装置である。
【発明の効果】
【００１０】
本願発明においては、電子放出特性の経時変化が抑制された、動作的に安定な電子線装置を提供できる。更には、電子放出部の形状が変化しづらい電子線装置を提供しえる。また更には、電子放出部周辺での放電発生が抑制された電子線装置を提供しえる。更には、これらの電子線装置を用いた画像表示装置を提供しえる。
【図面の簡単な説明】
【００１１】
【図１】本発明実施例１の部分図
【図２】本発明の電子放出素子の特性を測定する構成を説明する図
【図３】本発明の電子放出素子の電子放出部近傍の拡大斜視図
【図４】本発明の電子放出素子の構成を説明する図
【図５】本発明の電子放出素子の電子放出部近傍の拡大側面図
【図６】電子放出素子の初期の特性変動を表す図、凹部への回り込み量と素子特性の変化の関係を示す図
【図７】本発明の電子放出素子を応用した画像表示装置の説明図
【図８】本発明の他の電子放出素子の電子放出部近傍の拡大側面図
【図９】本発明の電子放出素子の製造方法を示す図
【図１０】本発明の電子放出素子の製造方法を示す他の図
【図１１】実施例２の電子放出素子を説明する図
【図１２】実施例３の電子放出素子を説明する図
【図１３】実施例３の電子放出素子を説明する部分拡大図
【図１４】本発明の他の電子放出素子の製造方法を示す図
【図１５】本発明の他の電子放出素子の製造方法を示す他の図
【図１６】実施例４の電子放出素子を説明する図
【図１７】本発明の電子放出素子の電子放出部近傍の拡大側面図
【図１８】電子放出素子のリセス側カソード稜線の角度と素子特性の変化の関係を示す図
【発明を実施するための形態】
【００１２】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００１３】
最初に安定な電子放出を可能とした本実施の形態に係る電子放出素子の構成について述べる。
【００１４】
図１（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線での断面図である。図１（ｃ）は図１（ｂ）において素子を矢印の方向から眺めたときの側面図である。
【００１５】
図１中、３，４は絶縁部材を構成する絶縁層であり、本形態においては、基板１の表面に段差を形成する部材である。５はゲート電極であり、絶縁部材の外表面のうち、上面部分に位置する。また、６Ａは絶縁部材の一部である絶縁層３の外表面上に位置し、電子放出部となる突起部分を有するカソードであり、本形態においては電極２に電気的に接続されている。また、７は絶縁部材の一部である絶縁層３の側面部分及びゲート電極５の側面部分に比べて、絶縁層４の側面部分を内部に凹むように後退させたリセス部（凹部）である。尚、図１では不図示であるが、ゲート電極５を介して（介在させて）カソード６Ａと対向する位置には、これらよりも高電位に規定されたアノード電極を有している（図２の２０）。また、８は電子放出に必要な電界が形成される間隙（カソード６Ａの先端からゲート電極５の底面（凹部に対向する部分）までの最短距離ｄである。
【００１６】
ここで、本発明の特徴である、凹部（リセス）内表面に接して位置するカソード６Ａの突起形状部分についての特徴とその望ましい形態について述べる。尚、以下においては、絶縁層３，４からなる絶縁部材の表面を、外表面、凹部の内表面と、部分ごとに別々の表現を用いて説明する。具体的には、絶縁部材の凹部を構成する、絶縁層３の上面部分及び絶縁層４の側面部分を凹部の内表面と表現し、絶縁層３，４の他の部分の表面を外表面と表現する。
【００１７】
図５はカソード６Ａの断面突起形状をさらに拡大したものである。
【００１８】
突起部分の先端部を拡大すると、その先端部は曲率半径ｒで代表される突起形状が存在する。この曲率半径ｒにより先端部の電界強度が異なる。ｒが小さいほど電気力線の集中が生じるため突起先端に高い電界を形成することが可能となる。従って突起部分先端の電界を一定とした場合、すなわち駆動電界を一定とした場合は、曲率半径ｒが相対的に小さければカソード６Ａの先端部分とゲート電極との距離ｄが大きく、ｒが相対的に大きければ距離ｄが小さな値となる。距離ｄの違いは散乱回数の違いに影響するため、ｒが小さく、ｄがおおきいほど効率が高い素子構成とすることが可能となる。
【００１９】
このことは換言すると、カソードの先端形状効果によって、効率が増加するので、効率が一定条件においては、後述の式（３）のＳ１を大きく設定できることになる。このことは、ゲート構造を強固なものとしえるので、長時間の駆動に耐えうる安定した素子を提供できる。
【００２０】
尚、本発明で用いられる突起部分は、図５で示されるように基板面上に段差を形成する絶縁部材の凹部（リセス）内表面に距離ｘをもって凹部（リセス）内部に入り込む形で形成される。この形状は、電子放出部を形成するカソードの形成方法に依存し、ＥＢ蒸着等においては蒸着時の角度、時間だけでなくＴ１、Ｔ２で示される厚さがパラメータとなる。またスパッタ形成方法では一般に回り込みが大きいため形状制御が難しい。このためスパッタ圧力、ガス種、基板との移動方向だけでなく特殊な粒子付着機構が必要である。
【００２１】
距離ｘをもって凹部（リセス）内表面に電子放出材料（カソード６Ａの材料）が入り込んだ場合、三つのメリットが生じる。１、電子放出部となるカソードの突起部分が絶縁層３に広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。２、電子放出部となるカソードの突起部分と絶縁層との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく絶縁層３に逃がすことが可能となる（熱抵抗の低減）。３、緩やかに傾斜を持って凹部（リセス）内に入り込むことで、絶縁層―真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。４突起部分のリセス側の部分を、絶縁層の凹部に対向するゲート電極部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させた形状とする（特に電子放出部近傍）事で、先端から放出した電子がリセスから外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。尚、距離ｘとは、換言すると、突起部分の、凹部内表面と接する部分の端部から凹部の縁までの距離である。
【００２２】
ここで、前記の２の効果についてさらに詳細に説明する。
【００２３】
図６（ａ）はカソード材料のリセス内への入り込み量ｘを変えた場合の初期Ｉｅ量とその時間変動量を示したものである。尚、ここでＩｅとは、放出電子量を意味し、後述の図２におけるアノード２０に到達する電子の量である。素子の駆動を開始して最初の１０秒間の間に検出された平均的な電子放出量Ｉｅを初期値として規格化し、電子放出量変化を時間の常用対数としてプロットしたものである。
【００２４】
明らかな傾向として、電子放出材（カソードの突起部分の材料）の凹部（リセス）内への入り込み量が少なくなるにつれて、電子放出量の初期低下量が大きくなる傾向があった。
【００２５】
図６（ｂ）はいくつかの素子において、図６（ａ）と同様な計測を行い、凹部（リセス）内の電子放出材料の入り込み量ｘに対し、初期電子放出量を１００として規格化を行い、計測後１時間経過した時の電子放出量をプロットしたものである。この図から明らかなように、電子放出材料（カソードの突起部の材料）の凹部への入り込み量が少ないほど初期低下量が多かった。しかし、電子放出材料（カソードの突起部の材料）入り込み量が２０ｎｍを越えてくると、入り込み量ｘの依存性が小さくなる傾向が見られた。
【００２６】
これらの結果から推察すると、電子放出材料（カソードの突起部の材料）が凹部（リセス）内に入り込む量ｘが増加することで、絶縁層３に広い面積で接触するため熱抵抗が低減する。更にそれだけでなく、電子放出部（カソードの突起部）の体積増加による熱容量の増大などの作用も働いて、導電層先端の温度が低下することで初期変動が小さくなったのではないかと思われる。
【００２７】
尚、カソードの突起部分の凹部（リセス）内への入り込み距離ｘは大きいほど良いという訳ではない。一般的にはｘの値は１０〜３０ｎｍ程度に設定される。ｘは電子放出部となるカソードの突起部材料の蒸着時の角度、凹部（リセス）を形成する絶縁層４の厚さＴ２、ゲートの厚さＴ１を制御してその長さを制御しているが、望ましい形態としてｘは２０ｎｍより長いことが望ましい。しかし、ｘをあまり長く取ると凹部（リセス）の内表面（絶縁層４の側面）を介したカソード６Ａとゲートとの間のリークが発生し、リーク電流が増大する。
【００２８】
次に、３重点について述べる。一般に真空、絶縁体、金属の様に誘電率が異なる三種類の材料が同時に一つの場所に接する場所は３重点と呼ばれ、条件により三重点の電界が周囲よりも極端に高くなることで放電等の要因になる場合がある。本構成においても図５に示したＴＧの場所は３重点となっている。カソード６Ａの突起部分と絶縁層が接する角度θが９０度以上であれば周囲の電界と大きく変わらない。しかし、カソードの突起部分が例えば何らかの機械的強度不足により絶縁層３から剥がれてしまった場合は、角度θが９０度以下となり、強大な電界が形成されてしまう。このときは剥がれた界面に強大な電界が形成されるため、ＴＧ点からの電子放出、あるいはこの電子放出が引き金となる沿面放電により素子破壊が生じる場合がある。
【００２９】
従って、カソード６Ａの突起部分と絶縁層が接する角度θの望ましい角度は９０度以上である。
【００３０】
次に、図２のように素子に電圧を印加することによって放出された電子の軌道について説明する。
【００３１】
図２は、本発明の電子放出素子であり、素子の電子放出特性を測定するときの電源及び電位の関係を示す図である。ここでＶｆはカソードとゲートとの間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソードとアノード電極２０の間に印加される電圧、Ｉｅは電子放出電流である。
【００３２】
ここで、効率（η）とは素子に電圧を印加したときに検出される電流（Ｉｆ）と真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【００３３】
また、このような配置において、電子放出部の拡大模式図を図３に示す。図３において、３、４は絶縁部材を構成する絶縁層、５１，５２はゲート電極のそれぞれ側面、底面（絶縁部材の凹部に対向する面）を表している。また６Ａ−１、６Ａ−２、６Ａ−３、６Ａ−４は放出部となる突起部分を有するカソード６Ａを面要素に分解した場合の各面を表している。
【００３４】
（電子放出における散乱の説明）
図３において、短冊形状のカソード６Ａの端部（突起部分）から対向するゲート電極５に向かって放出された電子は、ゲート電極５に衝突するものと、ゲート電極に衝突しないものとがある。電子のゲート電極への衝突箇所は、ゲート電極の側面５１と、ゲート電極の、絶縁性部材の凹部に対向する部分５２（ゲート電極の裏面）とに大別されるが、多くの電子は側面５１に衝突する。衝突箇所がゲート電極の側面５１、裏面５２のいずれの場合であっても、ゲート電極５に衝突する電子は、ゲート電極５に衝突して等方的に散乱する。しかし電子がどの面で散乱するかは効率に大きく影響する。短冊形状のカソード６Ａの端部（突起部分）を可能な限りゲート電極から離すことで、ゲート電極の裏面５２における電子の散乱を減らし、結果、電子放出効率を向上させることができる。
【００３５】
ゲート電極５で散乱された電子の多くは、ゲート電極５で数回の弾性散乱（多重散乱）が繰り返されるが、ゲート電極５の上部では電子が散乱できずに陽極側に飛び出す。
【００３６】
前述のように、効率の向上は、電子のゲート電極での散乱回数（落下の回数）を減少させることによって実現される。
【００３７】
散乱回数、距離について図４を用いて説明する。
【００３８】
本素子の電位領域は、間隙８をはさんで、ゲート電極５に印加される電圧で決まる高電位領域と、電極２及び電極２と接続するカソード６Ａに印加される電圧で決まる低電位領域とを有する。図中、Ｓ１、Ｓ２、Ｓ３は、ゲート及びカソードの電位から決定される各々の領域長であり、単なる電極厚さ、絶縁層厚さなどとは異なるものである。
【００３９】
本発明による電子放出素子のゲートとカソード間に電圧Ｖｆを印加すると、低電位領域の先端から対向する高電位領域に電子が放出され、電子が高電位領域の先端部で等方的に散乱する。高電位領域の先端部で散乱した電子の多くは、高電位領域で弾性散乱を１回から数回にわたって繰り返す。
【００４０】
本発明の構成の場合は主としてＳ１の距離で効率が決定される。さらに、Ｓ１が、１回目の散乱までの最大飛翔距離未満となることで、多重散乱なしの電子を生じる。
【００４１】
本構成において、散乱の挙動の詳細な検討を行った結果、以下のことが判明した。つまり、高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）に用いた材料の仕事関数φｗｋと駆動電圧Ｖｆの関数として、さらに、Ｓ１、Ｓ３の距離の関数すなわち、放出部近傍の形状の効果により、効率向上が可能となる領域が存在する。
【００４２】
解析的な検討の結果、Ｓ１ｍａｘ（図３におけるＴ１）に関しての以下の式が導かれる。
Ｓ１ｍａｘ＝Ａ＊ｅｘｐ［Ｂ＊（ｑＶｆ−φｗｋ）／（ｑＶｆ）］・・・（３）
Ａ＝−０．７８＋０．８７＊ｌｏｇ（Ｓ３）
Ｂ＝８．７
ここで、Ｓ１、Ｓ３は距離（単位はｎｍ）、φｗｋは高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）の仕事関数の値（単位はｅＶ）、Ｖｆは駆動電圧（単位はＶ）、ＡはＳ３の関数、Ｂは定数である。またｑは素電荷（エレメンタリーチャージ）である。
【００４３】
これまで説明したように電子放出効率には、散乱に関わるパラメータとしてＳ１が重要であり、Ｓ１を（３）式に設定すれば、著しく効率向上の効果が得られることがわかった。
【００４４】
したがって、本願発明の構成においても、上記の（３）式を満たすことで、上述３つの効果（経時変化の低減、機械的強度の向上、及び素子破壊の抑制）を有すると共に、更に電子放出効率を向上した、電子放出素子を提供しえる。
【００４５】
本発明による構成では、アノード電極と電子放出素子との間の駆動電圧で構成される空間電位分布によって、放出された電子のうちの一部は、再びゲート電極で散乱することなくゲート電極の上部に到達し、そのままアノード電極へと到達するものも現れる。
【００４６】
このように、ゲート電極で散乱されない電子は、効率向上にとって重要である。
【００４７】
図８を用いて説明する。カソード６Ａの端部（突起部分）を可能な限りゲート電極から離す（距離ｄを大きくする）ことで、ゲート電極の裏面５２（図３参照）における電子の散乱を減らし、結果、電子放出効率を向上させることができる。また本発明の電子放出素子を側面から見た場合の、カソード６Ａの端部（突起部分）と、ゲート電極端とのオフセット量Ｄｘが大きくなる事でも上述の理由により効率が向上する傾向にある。
【００４８】
更にカソード６Ａ端部（突起部分）のリセス側（絶縁層の凹部側）の部分を、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる形状とする（特に電子放出部近傍部分で）と良い。これによって、先端から放出した電子がリセスの外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。この構造を示す部分拡大図を図１７に示す。図１７では、傾斜形状を簡便に説明するため、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線を、カソード６の突起部先端に平行移動させて示している。
【００４９】
図１７に示すように、カソード６Ａ端部（突起部分）のリセス側の部分を、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる。解析的な検討の結果、この傾斜角度θｃの増加に伴い、図１８に示すように無散乱電子の割合が増加する。換言すると、カソード６Ａ端部（突起先端部）から、凹部の内表面に接する部分までの稜線と、ゲートの下面から伸ばした法線との角度θｃの増加に伴い、図１８に示すように無散乱電子の割合が増加する。ここでθｃ＝０度とはカソード６Ａの突起を、ゲートの下面から伸ばした法線と平行なポールにみたてた場合に相当する。なお図１８の縦軸はθｃ＝０度の時の無散乱電子量で規格化したものである。
【００５０】
ここで、オフセット量Ｄｘを大きくしていくと、本発明の構成ではカソード６Ａの端部（突起先端部分）とゲートとの最短距離ｄよりも、カソード６Ａ突起のリセス側の傾斜部分（すそ部分）と、ゲートとの最短距離ｄ０のほうが小さくなる場合がある。この場合にはカソード６Ａ突起の傾斜部分（すそ部）の電界強度Ｅ０が、カソード６Ａの端部（突起先端）の電界強度Ｅよりも大きくなってしまうと、カソード６Ａの傾斜部分（すそ部）からの電子放出が生じ、ゲートで散乱する電子を増やしてしまう結果となる。 そこでこのような場合に高効率を達成するには以下の関係を満たしておく事が重要である。カソード６Ａ端部（突起先端）の電界強度Ｅは（βｒ×１／ｄ）Ｖｇで決定され、カソード６Ａの傾斜部分（すそ部）の電界強度Ｅ０は（β０×１／ｄ０）Ｖｇで決定され、Ｅ＞Ｅ０を満たすようにする。ここでβｒはカソード６Ａ端部（突起先端）の形状効果による電界エンハンスファクター、β０はカソード６Ａの傾斜部分（すそ部）における形状による電界エンハンスファクター（電界エンハンスファクターは完全な並行平板では１なる係数）、Ｖｇはゲート電極に印加される電圧である。
【００５１】
したがって Ｅ＞Ｅ０ となる場合を、βｒとβ０、ｄとｄ０を、使って表すと
（βｒ／β０）＞（ｄ／ｄ０）となる。つまり本発明の構成のおいてはカソード６Ａ端部（突起先端）の電界エンハンスファクターβｒを大きくするために突起先端ｒを小さくしておくとよい。
【００５２】
上記のような条件を満たす事で、ゲート電極で散乱されない電子の割合が増えてより効率が向上する。
【００５３】
上記で述べてきた本発明の実施の形態に係る電子放出素子について、更に詳細に説明する。
【００５４】
図９及び図１０を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図９及び図１０は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【００５５】
基板１は素子を機械的に支えるための基板であり、石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００５６】
まず最初に、図９（ａ）に示すように基板上に段差を形成するために絶縁層３、４と、この絶縁部材上に（絶縁層４の上に）ゲート電極５を積層する。
【００５７】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、たとえばＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２であり、その作成方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。またその厚さとしては、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。
【００５８】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であり、たとえばＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２であり、その作成方法は一般的な真空成膜法、例えばＣＶＤ法、真空蒸着法あるいはスパッタ法で形成される。またその厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。尚、絶縁層３と４を積層した後に凹部（リセス部）を形成する必要があるため、絶縁層３と絶縁層４とはエッチングに対して異なるエッチング量を持つような関係に設定されなければならない。望ましくは絶縁層３と絶縁層４との間のエッチング量の比は、１０以上が望ましく、できれば５０以上とれることがのぞましい。
【００５９】
絶縁層３は、例えばＳｉｘＮｙを用い、絶縁層４は例えばＳｉＯ２等絶縁性材料、あるいはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等で構成する事ができる。
【００６０】
ゲート電極５は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。
【００６１】
ゲート電極５の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体なども使用可能である。また、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も適宜使用可能である。
【００６２】
また、ゲート電極５の厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００６３】
図９（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成したのち、エッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【００６４】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。
【００６５】
この際の加工ガスとしては、加工する対象部材としてフッ化物を作る場合はＣＦ４、ＣＨＦ３、ＳＦ６のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００６６】
図９（ｃ）に示すようにエッチング手法を用いて、絶縁層４をエッチングして、絶縁層３、４からなる絶縁部材の表面に凹部（リセス部）を形成する。
【００６７】
エッチングは、例えば絶縁層４がＳｉＯ２からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、絶縁層４がＳｉｘＮｙからなる材料であれば熱リン酸系エッチング液を使用することが可能である。
【００６８】
凹部（リセス部）の深さ（絶縁部材の外表面（絶縁層３の側面）から絶縁層４の側面までの距離）は、素子形成後のリーク電流に深く関わり、凹部を深く形成するほどリーク電流の値が小さくなる。しかし、あまり距離を深く形成するとゲート電極が変形する等の課題が発生する。このため、およそ３０ｎｍ〜２００ｎｍ程度で形成される。
【００６９】
図１０（ｄ）に示すようにゲート電極５に剥離層１２を形成する。
【００７０】
剥離層の形成は、次の行程で堆積する導電層材料をゲート電極から剥離することが目的である。このような目的のため、例えばゲート電極を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって剥離層１２が形成される。
【００７１】
図１０（ｅ）に示すようにカソード材料６Ｂをゲート電極上に、またカソード６Ａを絶縁部材の外表面の一部（絶縁層３の外表面上（側面上））及び凹部の内表面上（絶縁層３の上面）に付着させる。
【００７２】
カソード材料は導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらいあるいは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物も使用可能である。またさらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。
【００７３】
導電層は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。
【００７４】
前述したように、本発明においては効率良く電子を取り出すためカソードの突起部分が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御して作成する必要がある。具体的には、凹部の内表面となる絶縁層３上面へのカソード材料の入り込み量ｘは、１０ｎｍ〜３０ｎｍ、１０ｎｍ〜３０ｎｍ更に好ましくは、２０ｎｍ〜３０ｎｍ、また、絶縁部材の凹部の内表面となる絶縁層３の上面とカソードとの接する角度は、９０°以上とすると良い。
【００７５】
図１０（Ｆ）に示すように剥離層をエッチングで取り除くことで、ゲート電極上のカソード材料（放出部材料）６Ｂが取り除かれる。次にカソード６Ａと電気的な導通を取るために電極２を形成する。
【００７６】
この電極２は、前記カソード６Ａと同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００７７】
電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物も使用可能である。またさらには、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。
【００７８】
電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲で選択される。
【００７９】
電極２及びゲート電極５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート電極５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００８０】
以下、本発明の実施の形態に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図７を用いて説明する。
【００８１】
図７は画像表示装置の表示パネルの一例を示す模式図である。
【００８２】
図７において、６１は電子放出素子を複数配した電子源基体、７１は電子源基体６１を固定したリアプレートである。また、７６はガラス基体７３の内面に、第三の導電部材であるメタルバック７５と、該第三の導電部材上に位置する発光部材としての蛍光体である蛍光膜７４等が形成されたフェースプレートである。
【００８３】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等を用いて接続されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【００８４】
また、６４は、図１における電子放出素子に相当するものであり、６２，６３は、電子放出素子の（カソード）電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。
【００８５】
外囲器７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基体６１の強度を補強する目的で設けられるため、基体６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。
【００８６】
即ち、基体６１に直接支持枠７２を封着し、フェースプレート７６，支持枠７２及び基体６１で外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器７７を構成することもできる。
【００８７】
尚、本発明の実施の形態に係る電子放出素子を用いた画像表示装置では、放出した電子軌道を考慮して、素子上部に蛍光体をアライメントして配置する。
【００８８】
端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【００８９】
一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００９０】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００９１】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００９２】
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の画像表示装置を提供しえる。
【実施例１】
【００９３】
図１（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線での断面図である。図１（ｃ）は図１（ｂ）において素子を矢印の方向から眺めたときの側面図である。
【００９４】
図１中、３，４は絶縁部材を構成する絶縁層であり、本実施例において、基板１の上面に段差を形成する部材である。５は絶縁部材上に位置するゲート電極である。６Ａは電極２に電気的に接続され、導電性材料で形成されたカソードであり、段差を形成する絶縁部材の一部である絶縁層３の外表面に位置し、電子放出部となる突起部分を有する。また、７は絶縁層３の側面（外表面）及びゲート電極５の側面に比べて、絶縁層４の側面を内部に凹むように後退させたリセス部（凹部）である。尚、図１では不図示であるが、カソード６Ａ及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０参照）。また、８は電子放出に必要な電界が形成される間隙（カソード６Ａの突起部先端からゲート電極５の底面（凹部に対向する部分）までの最短距離）である。また図１の素子の放出部近傍を俯瞰し、拡大した図を図３に示す。
【００９５】
図９及び図１０を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図９及び図１０は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【００９６】
基板１は素子を機械的に支えるための基板であり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【００９７】
まず最初に、図９（ａ）に示すように基板１上に絶縁層３、４と、ゲート電極５を積層する。
【００９８】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、ＳｉＮ（ＳｉｘＮｙ）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。
【００９９】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であるＳｉＯ２であり、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１００】
ゲート電極５はＴａＮ膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１０１】
次に、図９（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成したのち、ドライエッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【０１０２】
この時の加工ガスとしては、絶縁層３、４及びゲート電極５には前述のようにフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。このガスを用いてＲＩＥを行った結果、絶縁層３，絶縁層４，及びゲート材料５のエッチング後の角度は基板水平面に対しておよそ８０°の角度で形成されていた。
【０１０３】
レジストを剥離した後、図９（Ｃ）に示すようにＢＨＦを用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層４をエッチングし、絶縁層３，４からなる絶縁部材に凹部（リセス部）を形成した。
【０１０４】
次に、図１０（ｄ）に示すようにゲート電極５に剥離層１２を形成する。
【０１０５】
剥離層の形成は、ＴａＮゲート電極に電解メッキによりＮｉを電解析出させて剥離層１２を形成した。
【０１０６】
図１０（ｅ）に示すようにカソード材料であるモリブデン（Ｍｏ）を、絶縁部材の外表面上及び凹部の内表上（絶縁層３の上面）に付着させ、カソード６Ａを形成した。尚この際、ゲート電極上にもカソード材料が付着する（６Ｂ）。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では凹部（リセス）内に３５ｎｍ程度、カソード材料（カソード膜）が入り込むように、基板の角度を基板水平面に対し６０°にセットした。これによりゲート上部にはＭｏが６０°で入射し、段差を形成する絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が４０°で入射するようにセットした。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定めた。そして蒸着時間を精密に制御し（本例では２．５分）、絶縁部材の外表面上のＭｏの厚さが３０ｎｍ、凹部（リセス部）内へのカソード膜の入り込み量（ｘ）が３５ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部となるカソードの突起部とが接する角度が１２０°となるように形成した。
【０１０７】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に析出させたＮｉ剥離層を除去することによりゲート電極上のＭｏ材料６Ｂをゲートから剥離した。
【０１０８】
剥離後、カソード６Ａの幅Ｔ４（図３）が１００μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１０９】
その後、ドライエッチング手法を用いてモリブデンからなるカソード６Ａを加工する。この時の加工ガスとしては、導電層材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた（図１０（ｆ））。これによって、絶縁部材の凹部の縁に沿って位置する突起部分を有する短冊状のカソード６Ａを形成した。本形態においては、カソード６Ａの幅は突起部分の幅と一致しており、Ｔ４は突起部分の幅ともいえる。尚、突起部分の幅とは、突起部分の、絶縁部材の凹部の縁に沿った方向の長さを意味する。
【０１１０】
断面ＴＥＭによる解析の結果、図１における放出部であるカソードの突起部分とゲート間の最短距離８が９ｎｍであった。
【０１１１】
次に図１０（ｇ）に示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法はスパッタ法にて形成され、その厚さとしては、５００ｎｍであった。
【０１１２】
以上の方法で電子放出素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１１３】
図２において、本発明素子の電子放出特性を測定するときの電源の供給配置を示している。ここでＶｆはゲート電極５と電極２の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａは電極２と陽極（アノード）２０の間に印加される電圧、Ｉｅは電子放出電流である。
【０１１４】
ここで、本構成の特性を評価した結果、ゲート電極５の電位を２６Ｖとし、カソード６Ａの電位を電極２を介して０Ｖに規定することによって、ゲート電極とカソード６Ａの間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１．５μＡであり、平均１７％の効率が得られる電子放出素子が得られた。
【０１１５】
素子のカソード部を断面ＴＥＭにて観察した結果、図８のような形状となっていた。図８において各パラメータの値を抽出した結果、θＡ＝７５°、θＢ＝８０°、ｘ＝３５ｎｍ、ｈ＝２９ｎｍ、Ｄｘ＝１１ｎｍ、ｄ＝９ｎｍであった。また、凹部の内表面（絶縁層３の上面）と電子放出部であるカソードの突起部分とが接する角度は１２５°であった。本構成のように、凹部（リセス）内に電子放出部となるカソードの突起部を入り込ませ、導電層の突起部と凹部の内表面とを接触させる。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が３％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。また本構成（図８）のように、カソードの突起部分のリセス側の部分を、絶縁層の凹部に対向するゲート電極部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる形状とする（特に電子放出部近傍）事で、先端から放出した電子がリセス外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。
【実施例２】
【０１１６】
図１１（Ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１１（Ｂ）は図１１（Ａ）におけるＡ−Ａ線での断面図である。図１１（Ｃ）は図１１（Ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１１７】
図１１中、図１と同じ部材については説明を省略する。尚、６０Ａ１〜６０Ａ４は電極２に電気的に接続された短冊状のカソードであり、６０Ａ１〜６０Ａ４は段差を形成している絶縁部材の一部である絶縁層３の外表面上に設けられている。また、図１１では不図示であるが、カソード６０Ａ１〜６０Ａ４及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０参照）。また、８は電子放出に必要な電界が形成される間隙（カソード６０Ａ１〜６０Ａ４の突起部先端からゲート電極５の底面（凹部に対向する部分）までの最短距離）である。
【０１１８】
基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１１９】
図１０（Ｅ）に６Ｂとして示すように、ゲート電極上にも電子放出部を形成するカソード材であるモリブデン（Ｍｏ）が付着する。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板の角度を８０°にセットした。これによりゲート電極の上部にはＭｏが８０°で入射し、段差を形成する絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が２０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定めた。そして、２分の蒸着時間を精密に制御することにより絶縁部材の外表面上のＭｏの厚さが２０ｎｍ、凹部（リセス）内へのカソードの入り込み量が１４ｎｍ、また、凹部内表面（絶縁層３の上面）とカソードとが接する角度が１００°とになるように形成した。
【０１２０】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に析出させたＮｉ剥離層を除去することによりゲート上に付着したＭｏ材料６Ｂをゲートから剥離した。
【０１２１】
剥離後、カソード６０Ａ１〜６０Ａ４の幅Ｔ４（図３）が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６０Ａ１〜６０Ａ４を短冊状に加工する。この時の加工ガスとしては、電子放出部となる突起部分を形成する導電層材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。
【０１２２】
この結果、断面ＴＥＭによる解析の結果、図１１（ｂ）におけるカソードの突起部分とゲート間の最短距離８が平均的に８．５ｎｍとなっていた。
【０１２３】
以上の方法で素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１２４】
本構成の特性を評価した結果、ゲート電極５の電位を２６Ｖとし、カソード６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定することによって、ゲート電極５とカソード６０Ａ１〜６０Ａ４との間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは６．２μＡであり、平均１７％の効率が得られる素子が得られた。本構成においても前述の実施例１と同様に、段差を形成する絶縁部材の凹部（リセス）内にカソード膜を入り込ませ、カソードと凹部の内表面とを接触させる。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が５％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。
【０１２５】
尚、本実施例の構成においては、１つの電子放出素子において、電子放出部を有するカソードを複数有し、その各々を短冊形状にすることで、電子放出電流が短冊の本数に応じて増加した。
【０１２６】
同様な製法で、短冊形状のカソードのライン＆スペースを０．５μｍとし、短冊形状のカソードの本数を１００倍に増やした場合には、約１００倍の電子放出量が得られた。また、このように複数の短冊状導電層からなる電子放出素子を設けた本発明においては、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、短冊状カソードの配列レイアウトを制御するのみで電子ビーム形状の整った電子ビーム源を提供しえる。
【実施例３】
【０１２７】
図１２（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１２（ｂ）は図１２（ａ）におけるＡ−Ａ線での断面図である。図１２（ｃ）は図１２（ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１２８】
図１２中、図１と同じ部材については説明を省略する。尚、６Ａは電極２に電気的に接続され、導電性材料で形成された短冊状のカソードであり、絶縁部材の一部である絶縁層３の外表面上に設けられている。６Ｂはゲート電極に接続され、電子放出部を形成するカソードの材料と同一の材料で構成されたゲート電極の突出部である。尚６Ｂはゲート電極５の上面及び側面に形成されている。尚、図１２では不図示であるが、カソード６Ａ及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０）。また図１２の素子の放出部近傍を俯瞰し、拡大した図を図１３に示す。
【０１２９】
図１４及び図１５を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図１４及び図１５は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【０１３０】
基板１は素子を機械的に支えるための基板であり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【０１３１】
まず最初に、図１４（ａ）に示すように基板１上に絶縁層３、４と、ゲート電極５を積層する。
【０１３２】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、ＳｉＮ（ＳｉｘＮｙ）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。
【０１３３】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であるＳｉＯ２膜であり、スパッタ法にて形成し、その厚さとしては、４０ｎｍとした。
【０１３４】
ゲート電極５はＴａＮで構成し、スパッタ法にて形成され、その厚さとしては、４０ｎｍとした。
【０１３５】
次に図１４（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成し、ドライエッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【０１３６】
この時の加工ガスとしては、絶縁層３、４及びゲート電極５は前述のようにフッ化物を作る材料が選択されているためＣＦ４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁部材を構成する絶縁層３，絶縁層４と、ゲート材料５のエッチング後の角度は基板に対しておよそ８０°の角度で形成されていた。
【０１３７】
レジストを剥離した後、図１４（ｃ）に示すようにＢＨＦを用いて深さ約１００ｎｍになるようにエッチング手法にて、絶縁部材の一部である絶縁層４をエッチングして、絶縁層３、４からなる絶縁部材に凹部（リセス部）を形成した。
【０１３８】
実施例２と同様、図１５（ｄ）に示すように電子放出部を形成するカソードの材料であるモリブデン（Ｍｏ）を、ゲート電極上にも付着させる。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板の角度を６０°にセットした。これによりゲート上部にはＭｏが６０°で入射し、絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が４０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分間蒸着を行った。
【０１３９】
このように蒸着時間を精密に制御することにより絶縁部材の外表面上のＭｏの厚さが４０ｎｍ、凹部（リセス）内へのカソードの入り込み量が３３ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部であるカソードの突起部とが接する角度が１２０°になるように形成した。
【０１４０】
次に、導電層６Ａの幅Ｔ４が６００μｍ、ゲートの突出部６Ｂの幅Ｔ７がＴ４よりも３０ｎｍ程度小さくなるようにフォトリソグラフィー技術によりレジストパターンを形成した。尚ゲートの突出部６Ｂの幅Ｔ７は、ゲート電極５上のレジストパターンのテーパ形状によって制御した。その後、ドライエッチング手法を用いてモリブデンカソード６Ａ、ゲートの突出部６Ｂを加工する。この時の加工ガスとしては、カソード及びゲートの突出部材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。これによって、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６Ａと、この突起部分に対向するように位置する、ゲート電極５の突出部６Ｂとを短冊状に加工した。
【０１４１】
断面ＴＥＭによる解析の結果、図１２（ｂ）におけるカソードの突起部とゲートの突出部との間の最短距離８が１５ｎｍであった。
【０１４２】
次に図１５（ｅ）に示すように電極２を形成した。電極２は銅（Ｃｕ）を用いた。その作成方法はスパッタ法で、その厚さとしては、５００ｎｍとした。
【０１４３】
以上の方法で素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１４４】
ここで、本構成の特性を評価した結果、ゲート電極５及び突出部６Ｂの電位を３５Ｖとし、カソード６Ａの電位を電極２を介して０Ｖに規定することによって、ゲート電極とカソード６Ａの間に３５Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１．５μＡであり、平均２０％の効率が得られる素子が得られた。上述の他の実施例と同様に、本構成においても、絶縁部材の凹部（リセス）内にカソードを入り込ませ、カソードを凹部の内表面に接触させることによって、熱的、機械的安定性が向上した。その結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が４％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。
【０１４５】
また、本実施例の電子放出素子の特性について図１３を用いて簡単に説明する。尚、図１３ではゲート電極５上に突出部６Ｂを設置し、この突出部６Ｂの幅をＴ７としている以外は図３と同じである。尚、Ｔ７は換言すると、絶縁部材の凹部の縁に沿った方向の長さである。
【０１４６】
図１３において電子放出部となるカソードの突起部の端部から発生した電子は、一部が対向するゲート電極５およびゲートの突出部６Ｂに衝突し、一部は衝突せず外部へと引き出される。ゲート電極の突出部６Ｂに衝突する電子は、面要素６Ｂ１で衝突する場合と、面要素６Ｂ２で衝突する場合とがあり、いずれの衝突電子も等方的に散乱する。このとき面要素６Ｂ１と６Ｂ２で散乱した場合とで、電子軌道から電子の脱出数を調べた結果、６Ｂ１で散乱した場合の方が６Ｂ２で散乱した場合よりも脱出確率が高いことが分かった。このため、カソード６Ａの電子放出部となる突起部分の幅Ｔ４とゲート電極の突出部の幅Ｔ７の関係をＴ４≧Ｔ７とすることで効率が数％から数十％程度向上することが解析的に分かった。換言すると、ゲート電極の突出部の凹部の縁に沿った方向の長さは、カソード突起部分の前記凹部の縁に沿った長さ以下であることが、効率向上の観点で好ましい。また、Ｔ４とＴ７との差が、絶縁層４の高さであるＴ２の２倍以上になると、特に効率が向上し好ましい。尚、前述のとおり、突起部分の幅（Ｔ４）とは、絶縁部材の凹部の縁に沿った方向に測った導電層６Ａの突起部分の長さである。同様に、突出部分の幅（Ｔ７）とは、絶縁部材の凹部の縁に沿った方向に測ったゲート電極５の突出部分６Ｂの長さである。
【実施例４】
【０１４７】
図１６（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１６（ｂ）は図１６（ａ）におけるＡ−Ａ線での断面図である。図１６（ｃ）は図１６（ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１４８】
図１６中、図１１と同じ部材については説明を省略する。６０Ｂ１〜６０Ｂ４はゲート電極に電気的に接続され、導電性材料で形成された短冊状の突出部である。さらに６０Ｂ１〜６０Ｂ４はゲート電極５の上面及び側面上に設けられている。また、８は電子放出に必要な電界が形成される間隙（カソード６０Ａ１〜６０Ａ４の突起部先端からゲート電極の突出部６０Ｂ１〜６０Ｂ４の底面（凹部に対向する部分）までの最短距離）である。
【０１４９】
基本的な作製方法は実施例３と同様であるので、ここでは実施例３との違いだけ述べる。
【０１５０】
図１５（ｅ）に示すように電子放出部を形成するカソードの材料であるモリブデン（Ｍｏ）を、ゲート電極にも付着させる。本実施例では成膜方法としてスパッタ蒸着法を用いた。本形成方法では基板の角度をスパッタタ−ゲットに対して水平になるようにセットした。本件のスパッタ成膜ではスパッタ粒子が限られた角度で基板面に入射されるよう、アルゴンプラズマを真空度０．１Ｐａで生成し、基板とＭｏターゲットの間の距離を６０ｍｍ以下（０．１Ｐａでの平均自由行程）になるように基板を設置した。そして、絶縁部材の一部である絶縁層３の外表面上のＭｏの厚さが２０ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。このとき、凹部（リセス）内へのカソードの入り込み量が４０ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部となるカソードの突起部とが接する角度が１５０°となるように形成した。
【０１５１】
モリブデン膜を形成後、放出部を形成するカソード６０Ａ１〜６０Ａ４の幅Ｔ４（図１３）が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１５２】
その後、ドライエッチング手法を用いてモリブデンカソード６０Ａ１〜６０Ａ４及びゲート電極の突出部６０Ｂ１〜６０Ｂ４を加工する。この時の加工ガスとしては、カソード及びゲートの突出部の材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。これによって、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６０Ａ１〜６０Ａ４と、この突起部分に対向するように位置する、ゲート電極５の突出部６０Ｂ１〜６０Ｂ４とを短冊状に加工した。出来上がったカソードとゲート電極突出部の幅を計測した結果、ゲートの突出部６０Ｂ１〜６０Ｂ４の電極幅Ｔ７が、電子放出部を形成する導電層６０Ａ１〜６０Ａ４の幅Ｔ４よりも１０ｎｍ〜３０ｎｍ程度小さくなっていた。尚前述の実施例と同様、カソードを短冊状に加工しているので、Ｔ４は突起部分の幅でもある。尚、突起部分の幅とは、絶縁部材の凹部の縁に沿った方向でのカソード６０Ａの突起部分の長さを意味する。同様に、ゲート電極の突出部の幅とは、絶縁性部材の凹部に沿った方向における長さを意味する。
【０１５３】
断面ＴＥＭによる解析の結果、図１６（ｂ）における電子放出部となるカソードの突起部とゲート電極の突出部との間の最短距離８が平均的に８．５ｎｍとなっていた。
【０１５４】
本実施例においても、上述の他の実施例と同様に、絶縁部材の凹部（リセス）内に電子放出部となるカソードの突起部を入り込ませ、カソードの突起部と凹部の内表面とを接触させた。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が３％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。また、実施例２同様、１つの電子放出素子において、短冊状のカソードを複数有しているので、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、短冊状カソードのレイアウトを制御するのみで電子ビーム形状の整った電子線装置を提供しえる。さらには、ゲート上に突出部６０Ｂを設け、その幅（Ｔ７）を電子放出部を有するカソード６０Ａの幅（Ｔ４）以下にする、好ましくは小さくすることで、より効率の高い電子ビーム源を形成しえた。
【０１５５】
尚、上述の実施例２、４の電子線装置を用いて、前述の画像表示装置を作成したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。
【０１５６】
尚、上記全ての実施例において、好ましくは、ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を絶縁層で被覆するとよい。電子放出部（導電層の突起部の端部）から放出された電子のうち、ゲートの下面に照射する電子は、アノードに到達せず、効率を低減する要因（上述のＩｆ成分）となるが、ゲート電極の下面が絶縁層で覆われる構成では、Ｉｆを低減できるので、効率が向上する。ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を覆う絶縁層としては、例えば、膜厚２０ｎｍ程度のＳｉＮ膜が利用でき、この構成で十分に効率向上効果を得られることが確認されている。
【０１５７】
このような構成の電子線装置を用いた画像表示装置においても、上述の画像表示装置と同様、電子ビームの成形性に優れた表示装置を提供できた。また、表示画像の良好な表示装置を実現できるとともに、効率向上に伴う、低消費電力な画像表示装置が提供できた。
【符号の説明】
【０１５８】
１ 基板
２ カソード電極
３、４ 絶縁層（絶縁部材）
５ ゲート電極
６Ａ 導電層
７ 凹部（リセス）
８ 導電層の突起部とゲート電極との距離
【技術分野】
【０００１】
本発明は、フィールドエッミッション（ＦＥ）型の電子放出素子を用いた電子線装置及びこれを用いた画像表示装置に関する。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲート電極に衝突、散乱した後に、電子として取り出されるタイプの電子放出素子が存在する。
【０００３】
このような形態で電子を放出する素子として、特許文献１に記載された表面伝導型電子放出素子や積層型の電子放出素子が知られている。
【０００４】
特許文献１では積層型の電子放出素子であって、絶縁層は内側に窪んだ構成（以下リセス部と呼ぶ）を有する電子放出素子が報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１においては、効率は良いが、電子放出特性の経時的な安定性に関しては、更なる改善が求められていた。
【０００７】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で電子放出効率が高く、安定して動作する電子線装置、およびこれを備えた画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決する本願発明は、表面に凹部を有する絶縁部材と、前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、前記ゲートを介して前記突起部分と対向して位置するアノードとを有する電子線装置である。
【０００９】
また更には、上記電子線装置と、前記アノード上に電子照射によって発光する発光部材を備えた、画像表示装置である。
【発明の効果】
【００１０】
本願発明においては、電子放出特性の経時変化が抑制された、動作的に安定な電子線装置を提供できる。更には、電子放出部の形状が変化しづらい電子線装置を提供しえる。また更には、電子放出部周辺での放電発生が抑制された電子線装置を提供しえる。更には、これらの電子線装置を用いた画像表示装置を提供しえる。
【図面の簡単な説明】
【００１１】
【図１】本発明実施例１の部分図
【図２】本発明の電子放出素子の特性を測定する構成を説明する図
【図３】本発明の電子放出素子の電子放出部近傍の拡大斜視図
【図４】本発明の電子放出素子の構成を説明する図
【図５】本発明の電子放出素子の電子放出部近傍の拡大側面図
【図６】電子放出素子の初期の特性変動を表す図、凹部への回り込み量と素子特性の変化の関係を示す図
【図７】本発明の電子放出素子を応用した画像表示装置の説明図
【図８】本発明の他の電子放出素子の電子放出部近傍の拡大側面図
【図９】本発明の電子放出素子の製造方法を示す図
【図１０】本発明の電子放出素子の製造方法を示す他の図
【図１１】実施例２の電子放出素子を説明する図
【図１２】実施例３の電子放出素子を説明する図
【図１３】実施例３の電子放出素子を説明する部分拡大図
【図１４】本発明の他の電子放出素子の製造方法を示す図
【図１５】本発明の他の電子放出素子の製造方法を示す他の図
【図１６】実施例４の電子放出素子を説明する図
【図１７】本発明の電子放出素子の電子放出部近傍の拡大側面図
【図１８】電子放出素子のリセス側カソード稜線の角度と素子特性の変化の関係を示す図
【発明を実施するための形態】
【００１２】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００１３】
最初に安定な電子放出を可能とした本実施の形態に係る電子放出素子の構成について述べる。
【００１４】
図１（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線での断面図である。図１（ｃ）は図１（ｂ）において素子を矢印の方向から眺めたときの側面図である。
【００１５】
図１中、３，４は絶縁部材を構成する絶縁層であり、本形態においては、基板１の表面に段差を形成する部材である。５はゲート電極であり、絶縁部材の外表面のうち、上面部分に位置する。また、６Ａは絶縁部材の一部である絶縁層３の外表面上に位置し、電子放出部となる突起部分を有するカソードであり、本形態においては電極２に電気的に接続されている。また、７は絶縁部材の一部である絶縁層３の側面部分及びゲート電極５の側面部分に比べて、絶縁層４の側面部分を内部に凹むように後退させたリセス部（凹部）である。尚、図１では不図示であるが、ゲート電極５を介して（介在させて）カソード６Ａと対向する位置には、これらよりも高電位に規定されたアノード電極を有している（図２の２０）。また、８は電子放出に必要な電界が形成される間隙（カソード６Ａの先端からゲート電極５の底面（凹部に対向する部分）までの最短距離ｄである。
【００１６】
ここで、本発明の特徴である、凹部（リセス）内表面に接して位置するカソード６Ａの突起形状部分についての特徴とその望ましい形態について述べる。尚、以下においては、絶縁層３，４からなる絶縁部材の表面を、外表面、凹部の内表面と、部分ごとに別々の表現を用いて説明する。具体的には、絶縁部材の凹部を構成する、絶縁層３の上面部分及び絶縁層４の側面部分を凹部の内表面と表現し、絶縁層３，４の他の部分の表面を外表面と表現する。
【００１７】
図５はカソード６Ａの断面突起形状をさらに拡大したものである。
【００１８】
突起部分の先端部を拡大すると、その先端部は曲率半径ｒで代表される突起形状が存在する。この曲率半径ｒにより先端部の電界強度が異なる。ｒが小さいほど電気力線の集中が生じるため突起先端に高い電界を形成することが可能となる。従って突起部分先端の電界を一定とした場合、すなわち駆動電界を一定とした場合は、曲率半径ｒが相対的に小さければカソード６Ａの先端部分とゲート電極との距離ｄが大きく、ｒが相対的に大きければ距離ｄが小さな値となる。距離ｄの違いは散乱回数の違いに影響するため、ｒが小さく、ｄがおおきいほど効率が高い素子構成とすることが可能となる。
【００１９】
このことは換言すると、カソードの先端形状効果によって、効率が増加するので、効率が一定条件においては、後述の式（３）のＳ１を大きく設定できることになる。このことは、ゲート構造を強固なものとしえるので、長時間の駆動に耐えうる安定した素子を提供できる。
【００２０】
尚、本発明で用いられる突起部分は、図５で示されるように基板面上に段差を形成する絶縁部材の凹部（リセス）内表面に距離ｘをもって凹部（リセス）内部に入り込む形で形成される。この形状は、電子放出部を形成するカソードの形成方法に依存し、ＥＢ蒸着等においては蒸着時の角度、時間だけでなくＴ１、Ｔ２で示される厚さがパラメータとなる。またスパッタ形成方法では一般に回り込みが大きいため形状制御が難しい。このためスパッタ圧力、ガス種、基板との移動方向だけでなく特殊な粒子付着機構が必要である。
【００２１】
距離ｘをもって凹部（リセス）内表面に電子放出材料（カソード６Ａの材料）が入り込んだ場合、三つのメリットが生じる。１、電子放出部となるカソードの突起部分が絶縁層３に広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。２、電子放出部となるカソードの突起部分と絶縁層との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく絶縁層３に逃がすことが可能となる（熱抵抗の低減）。３、緩やかに傾斜を持って凹部（リセス）内に入り込むことで、絶縁層―真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。４突起部分のリセス側の部分を、絶縁層の凹部に対向するゲート電極部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させた形状とする（特に電子放出部近傍）事で、先端から放出した電子がリセスから外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。尚、距離ｘとは、換言すると、突起部分の、凹部内表面と接する部分の端部から凹部の縁までの距離である。
【００２２】
ここで、前記の２の効果についてさらに詳細に説明する。
【００２３】
図６（ａ）はカソード材料のリセス内への入り込み量ｘを変えた場合の初期Ｉｅ量とその時間変動量を示したものである。尚、ここでＩｅとは、放出電子量を意味し、後述の図２におけるアノード２０に到達する電子の量である。素子の駆動を開始して最初の１０秒間の間に検出された平均的な電子放出量Ｉｅを初期値として規格化し、電子放出量変化を時間の常用対数としてプロットしたものである。
【００２４】
明らかな傾向として、電子放出材（カソードの突起部分の材料）の凹部（リセス）内への入り込み量が少なくなるにつれて、電子放出量の初期低下量が大きくなる傾向があった。
【００２５】
図６（ｂ）はいくつかの素子において、図６（ａ）と同様な計測を行い、凹部（リセス）内の電子放出材料の入り込み量ｘに対し、初期電子放出量を１００として規格化を行い、計測後１時間経過した時の電子放出量をプロットしたものである。この図から明らかなように、電子放出材料（カソードの突起部の材料）の凹部への入り込み量が少ないほど初期低下量が多かった。しかし、電子放出材料（カソードの突起部の材料）入り込み量が２０ｎｍを越えてくると、入り込み量ｘの依存性が小さくなる傾向が見られた。
【００２６】
これらの結果から推察すると、電子放出材料（カソードの突起部の材料）が凹部（リセス）内に入り込む量ｘが増加することで、絶縁層３に広い面積で接触するため熱抵抗が低減する。更にそれだけでなく、電子放出部（カソードの突起部）の体積増加による熱容量の増大などの作用も働いて、導電層先端の温度が低下することで初期変動が小さくなったのではないかと思われる。
【００２７】
尚、カソードの突起部分の凹部（リセス）内への入り込み距離ｘは大きいほど良いという訳ではない。一般的にはｘの値は１０〜３０ｎｍ程度に設定される。ｘは電子放出部となるカソードの突起部材料の蒸着時の角度、凹部（リセス）を形成する絶縁層４の厚さＴ２、ゲートの厚さＴ１を制御してその長さを制御しているが、望ましい形態としてｘは２０ｎｍより長いことが望ましい。しかし、ｘをあまり長く取ると凹部（リセス）の内表面（絶縁層４の側面）を介したカソード６Ａとゲートとの間のリークが発生し、リーク電流が増大する。
【００２８】
次に、３重点について述べる。一般に真空、絶縁体、金属の様に誘電率が異なる三種類の材料が同時に一つの場所に接する場所は３重点と呼ばれ、条件により三重点の電界が周囲よりも極端に高くなることで放電等の要因になる場合がある。本構成においても図５に示したＴＧの場所は３重点となっている。カソード６Ａの突起部分と絶縁層が接する角度θが９０度以上であれば周囲の電界と大きく変わらない。しかし、カソードの突起部分が例えば何らかの機械的強度不足により絶縁層３から剥がれてしまった場合は、角度θが９０度以下となり、強大な電界が形成されてしまう。このときは剥がれた界面に強大な電界が形成されるため、ＴＧ点からの電子放出、あるいはこの電子放出が引き金となる沿面放電により素子破壊が生じる場合がある。
【００２９】
従って、カソード６Ａの突起部分と絶縁層が接する角度θの望ましい角度は９０度以上である。
【００３０】
次に、図２のように素子に電圧を印加することによって放出された電子の軌道について説明する。
【００３１】
図２は、本発明の電子放出素子であり、素子の電子放出特性を測定するときの電源及び電位の関係を示す図である。ここでＶｆはカソードとゲートとの間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソードとアノード電極２０の間に印加される電圧、Ｉｅは電子放出電流である。
【００３２】
ここで、効率（η）とは素子に電圧を印加したときに検出される電流（Ｉｆ）と真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【００３３】
また、このような配置において、電子放出部の拡大模式図を図３に示す。図３において、３、４は絶縁部材を構成する絶縁層、５１，５２はゲート電極のそれぞれ側面、底面（絶縁部材の凹部に対向する面）を表している。また６Ａ−１、６Ａ−２、６Ａ−３、６Ａ−４は放出部となる突起部分を有するカソード６Ａを面要素に分解した場合の各面を表している。
【００３４】
（電子放出における散乱の説明）
図３において、短冊形状のカソード６Ａの端部（突起部分）から対向するゲート電極５に向かって放出された電子は、ゲート電極５に衝突するものと、ゲート電極に衝突しないものとがある。電子のゲート電極への衝突箇所は、ゲート電極の側面５１と、ゲート電極の、絶縁性部材の凹部に対向する部分５２（ゲート電極の裏面）とに大別されるが、多くの電子は側面５１に衝突する。衝突箇所がゲート電極の側面５１、裏面５２のいずれの場合であっても、ゲート電極５に衝突する電子は、ゲート電極５に衝突して等方的に散乱する。しかし電子がどの面で散乱するかは効率に大きく影響する。短冊形状のカソード６Ａの端部（突起部分）を可能な限りゲート電極から離すことで、ゲート電極の裏面５２における電子の散乱を減らし、結果、電子放出効率を向上させることができる。
【００３５】
ゲート電極５で散乱された電子の多くは、ゲート電極５で数回の弾性散乱（多重散乱）が繰り返されるが、ゲート電極５の上部では電子が散乱できずに陽極側に飛び出す。
【００３６】
前述のように、効率の向上は、電子のゲート電極での散乱回数（落下の回数）を減少させることによって実現される。
【００３７】
散乱回数、距離について図４を用いて説明する。
【００３８】
本素子の電位領域は、間隙８をはさんで、ゲート電極５に印加される電圧で決まる高電位領域と、電極２及び電極２と接続するカソード６Ａに印加される電圧で決まる低電位領域とを有する。図中、Ｓ１、Ｓ２、Ｓ３は、ゲート及びカソードの電位から決定される各々の領域長であり、単なる電極厚さ、絶縁層厚さなどとは異なるものである。
【００３９】
本発明による電子放出素子のゲートとカソード間に電圧Ｖｆを印加すると、低電位領域の先端から対向する高電位領域に電子が放出され、電子が高電位領域の先端部で等方的に散乱する。高電位領域の先端部で散乱した電子の多くは、高電位領域で弾性散乱を１回から数回にわたって繰り返す。
【００４０】
本発明の構成の場合は主としてＳ１の距離で効率が決定される。さらに、Ｓ１が、１回目の散乱までの最大飛翔距離未満となることで、多重散乱なしの電子を生じる。
【００４１】
本構成において、散乱の挙動の詳細な検討を行った結果、以下のことが判明した。つまり、高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）に用いた材料の仕事関数φｗｋと駆動電圧Ｖｆの関数として、さらに、Ｓ１、Ｓ３の距離の関数すなわち、放出部近傍の形状の効果により、効率向上が可能となる領域が存在する。
【００４２】
解析的な検討の結果、Ｓ１ｍａｘ（図３におけるＴ１）に関しての以下の式が導かれる。
Ｓ１ｍａｘ＝Ａ＊ｅｘｐ［Ｂ＊（ｑＶｆ−φｗｋ）／（ｑＶｆ）］・・・（３）
Ａ＝−０．７８＋０．８７＊ｌｏｇ（Ｓ３）
Ｂ＝８．７
ここで、Ｓ１、Ｓ３は距離（単位はｎｍ）、φｗｋは高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）の仕事関数の値（単位はｅＶ）、Ｖｆは駆動電圧（単位はＶ）、ＡはＳ３の関数、Ｂは定数である。またｑは素電荷（エレメンタリーチャージ）である。
【００４３】
これまで説明したように電子放出効率には、散乱に関わるパラメータとしてＳ１が重要であり、Ｓ１を（３）式に設定すれば、著しく効率向上の効果が得られることがわかった。
【００４４】
したがって、本願発明の構成においても、上記の（３）式を満たすことで、上述３つの効果（経時変化の低減、機械的強度の向上、及び素子破壊の抑制）を有すると共に、更に電子放出効率を向上した、電子放出素子を提供しえる。
【００４５】
本発明による構成では、アノード電極と電子放出素子との間の駆動電圧で構成される空間電位分布によって、放出された電子のうちの一部は、再びゲート電極で散乱することなくゲート電極の上部に到達し、そのままアノード電極へと到達するものも現れる。
【００４６】
このように、ゲート電極で散乱されない電子は、効率向上にとって重要である。
【００４７】
図８を用いて説明する。カソード６Ａの端部（突起部分）を可能な限りゲート電極から離す（距離ｄを大きくする）ことで、ゲート電極の裏面５２（図３参照）における電子の散乱を減らし、結果、電子放出効率を向上させることができる。また本発明の電子放出素子を側面から見た場合の、カソード６Ａの端部（突起部分）と、ゲート電極端とのオフセット量Ｄｘが大きくなる事でも上述の理由により効率が向上する傾向にある。
【００４８】
更にカソード６Ａ端部（突起部分）のリセス側（絶縁層の凹部側）の部分を、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる形状とする（特に電子放出部近傍部分で）と良い。これによって、先端から放出した電子がリセスの外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。この構造を示す部分拡大図を図１７に示す。図１７では、傾斜形状を簡便に説明するため、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線を、カソード６の突起部先端に平行移動させて示している。
【００４９】
図１７に示すように、カソード６Ａ端部（突起部分）のリセス側の部分を、絶縁層の凹部に対向するゲート部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる。解析的な検討の結果、この傾斜角度θｃの増加に伴い、図１８に示すように無散乱電子の割合が増加する。換言すると、カソード６Ａ端部（突起先端部）から、凹部の内表面に接する部分までの稜線と、ゲートの下面から伸ばした法線との角度θｃの増加に伴い、図１８に示すように無散乱電子の割合が増加する。ここでθｃ＝０度とはカソード６Ａの突起を、ゲートの下面から伸ばした法線と平行なポールにみたてた場合に相当する。なお図１８の縦軸はθｃ＝０度の時の無散乱電子量で規格化したものである。
【００５０】
ここで、オフセット量Ｄｘを大きくしていくと、本発明の構成ではカソード６Ａの端部（突起先端部分）とゲートとの最短距離ｄよりも、カソード６Ａ突起のリセス側の傾斜部分（すそ部分）と、ゲートとの最短距離ｄ０のほうが小さくなる場合がある。この場合にはカソード６Ａ突起の傾斜部分（すそ部）の電界強度Ｅ０が、カソード６Ａの端部（突起先端）の電界強度Ｅよりも大きくなってしまうと、カソード６Ａの傾斜部分（すそ部）からの電子放出が生じ、ゲートで散乱する電子を増やしてしまう結果となる。 そこでこのような場合に高効率を達成するには以下の関係を満たしておく事が重要である。カソード６Ａ端部（突起先端）の電界強度Ｅは（βｒ×１／ｄ）Ｖｇで決定され、カソード６Ａの傾斜部分（すそ部）の電界強度Ｅ０は（β０×１／ｄ０）Ｖｇで決定され、Ｅ＞Ｅ０を満たすようにする。ここでβｒはカソード６Ａ端部（突起先端）の形状効果による電界エンハンスファクター、β０はカソード６Ａの傾斜部分（すそ部）における形状による電界エンハンスファクター（電界エンハンスファクターは完全な並行平板では１なる係数）、Ｖｇはゲート電極に印加される電圧である。
【００５１】
したがって Ｅ＞Ｅ０ となる場合を、βｒとβ０、ｄとｄ０を、使って表すと
（βｒ／β０）＞（ｄ／ｄ０）となる。つまり本発明の構成のおいてはカソード６Ａ端部（突起先端）の電界エンハンスファクターβｒを大きくするために突起先端ｒを小さくしておくとよい。
【００５２】
上記のような条件を満たす事で、ゲート電極で散乱されない電子の割合が増えてより効率が向上する。
【００５３】
上記で述べてきた本発明の実施の形態に係る電子放出素子について、更に詳細に説明する。
【００５４】
図９及び図１０を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図９及び図１０は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【００５５】
基板１は素子を機械的に支えるための基板であり、石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００５６】
まず最初に、図９（ａ）に示すように基板上に段差を形成するために絶縁層３、４と、この絶縁部材上に（絶縁層４の上に）ゲート電極５を積層する。
【００５７】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、たとえばＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２であり、その作成方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。またその厚さとしては、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。
【００５８】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であり、たとえばＳｉＮ（ＳｉｘＮｙ）やＳｉＯ２であり、その作成方法は一般的な真空成膜法、例えばＣＶＤ法、真空蒸着法あるいはスパッタ法で形成される。またその厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。尚、絶縁層３と４を積層した後に凹部（リセス部）を形成する必要があるため、絶縁層３と絶縁層４とはエッチングに対して異なるエッチング量を持つような関係に設定されなければならない。望ましくは絶縁層３と絶縁層４との間のエッチング量の比は、１０以上が望ましく、できれば５０以上とれることがのぞましい。
【００５９】
絶縁層３は、例えばＳｉｘＮｙを用い、絶縁層４は例えばＳｉＯ２等絶縁性材料、あるいはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等で構成する事ができる。
【００６０】
ゲート電極５は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。
【００６１】
ゲート電極５の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体なども使用可能である。また、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も適宜使用可能である。
【００６２】
また、ゲート電極５の厚さとしては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００６３】
図９（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成したのち、エッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【００６４】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。
【００６５】
この際の加工ガスとしては、加工する対象部材としてフッ化物を作る場合はＣＦ４、ＣＨＦ３、ＳＦ６のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００６６】
図９（ｃ）に示すようにエッチング手法を用いて、絶縁層４をエッチングして、絶縁層３、４からなる絶縁部材の表面に凹部（リセス部）を形成する。
【００６７】
エッチングは、例えば絶縁層４がＳｉＯ２からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、絶縁層４がＳｉｘＮｙからなる材料であれば熱リン酸系エッチング液を使用することが可能である。
【００６８】
凹部（リセス部）の深さ（絶縁部材の外表面（絶縁層３の側面）から絶縁層４の側面までの距離）は、素子形成後のリーク電流に深く関わり、凹部を深く形成するほどリーク電流の値が小さくなる。しかし、あまり距離を深く形成するとゲート電極が変形する等の課題が発生する。このため、およそ３０ｎｍ〜２００ｎｍ程度で形成される。
【００６９】
図１０（ｄ）に示すようにゲート電極５に剥離層１２を形成する。
【００７０】
剥離層の形成は、次の行程で堆積する導電層材料をゲート電極から剥離することが目的である。このような目的のため、例えばゲート電極を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって剥離層１２が形成される。
【００７１】
図１０（ｅ）に示すようにカソード材料６Ｂをゲート電極上に、またカソード６Ａを絶縁部材の外表面の一部（絶縁層３の外表面上（側面上））及び凹部の内表面上（絶縁層３の上面）に付着させる。
【００７２】
カソード材料は導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらいあるいは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物も使用可能である。またさらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。
【００７３】
導電層は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。
【００７４】
前述したように、本発明においては効率良く電子を取り出すためカソードの突起部分が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御して作成する必要がある。具体的には、凹部の内表面となる絶縁層３上面へのカソード材料の入り込み量ｘは、１０ｎｍ〜３０ｎｍ、１０ｎｍ〜３０ｎｍ更に好ましくは、２０ｎｍ〜３０ｎｍ、また、絶縁部材の凹部の内表面となる絶縁層３の上面とカソードとの接する角度は、９０°以上とすると良い。
【００７５】
図１０（Ｆ）に示すように剥離層をエッチングで取り除くことで、ゲート電極上のカソード材料（放出部材料）６Ｂが取り除かれる。次にカソード６Ａと電気的な導通を取るために電極２を形成する。
【００７６】
この電極２は、前記カソード６Ａと同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００７７】
電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ２，ＺｒＢ２，ＣｅＢ６，ＹＢ４，ＧｄＢ４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物も使用可能である。またさらには、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。
【００７８】
電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数十ｎｍから数μｍの範囲で選択される。
【００７９】
電極２及びゲート電極５は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート電極５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００８０】
以下、本発明の実施の形態に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図７を用いて説明する。
【００８１】
図７は画像表示装置の表示パネルの一例を示す模式図である。
【００８２】
図７において、６１は電子放出素子を複数配した電子源基体、７１は電子源基体６１を固定したリアプレートである。また、７６はガラス基体７３の内面に、第三の導電部材であるメタルバック７５と、該第三の導電部材上に位置する発光部材としての蛍光体である蛍光膜７４等が形成されたフェースプレートである。
【００８３】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等を用いて接続されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【００８４】
また、６４は、図１における電子放出素子に相当するものであり、６２，６３は、電子放出素子の（カソード）電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。
【００８５】
外囲器７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基体６１の強度を補強する目的で設けられるため、基体６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。
【００８６】
即ち、基体６１に直接支持枠７２を封着し、フェースプレート７６，支持枠７２及び基体６１で外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器７７を構成することもできる。
【００８７】
尚、本発明の実施の形態に係る電子放出素子を用いた画像表示装置では、放出した電子軌道を考慮して、素子上部に蛍光体をアライメントして配置する。
【００８８】
端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【００８９】
一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００９０】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００９１】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００９２】
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の画像表示装置を提供しえる。
【実施例１】
【００９３】
図１（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線での断面図である。図１（ｃ）は図１（ｂ）において素子を矢印の方向から眺めたときの側面図である。
【００９４】
図１中、３，４は絶縁部材を構成する絶縁層であり、本実施例において、基板１の上面に段差を形成する部材である。５は絶縁部材上に位置するゲート電極である。６Ａは電極２に電気的に接続され、導電性材料で形成されたカソードであり、段差を形成する絶縁部材の一部である絶縁層３の外表面に位置し、電子放出部となる突起部分を有する。また、７は絶縁層３の側面（外表面）及びゲート電極５の側面に比べて、絶縁層４の側面を内部に凹むように後退させたリセス部（凹部）である。尚、図１では不図示であるが、カソード６Ａ及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０参照）。また、８は電子放出に必要な電界が形成される間隙（カソード６Ａの突起部先端からゲート電極５の底面（凹部に対向する部分）までの最短距離）である。また図１の素子の放出部近傍を俯瞰し、拡大した図を図３に示す。
【００９５】
図９及び図１０を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図９及び図１０は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【００９６】
基板１は素子を機械的に支えるための基板であり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【００９７】
まず最初に、図９（ａ）に示すように基板１上に絶縁層３、４と、ゲート電極５を積層する。
【００９８】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、ＳｉＮ（ＳｉｘＮｙ）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。
【００９９】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であるＳｉＯ２であり、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１００】
ゲート電極５はＴａＮ膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１０１】
次に、図９（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成したのち、ドライエッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【０１０２】
この時の加工ガスとしては、絶縁層３、４及びゲート電極５には前述のようにフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。このガスを用いてＲＩＥを行った結果、絶縁層３，絶縁層４，及びゲート材料５のエッチング後の角度は基板水平面に対しておよそ８０°の角度で形成されていた。
【０１０３】
レジストを剥離した後、図９（Ｃ）に示すようにＢＨＦを用いて深さ約７０ｎｍになるようにエッチング手法を用いて、絶縁層４をエッチングし、絶縁層３，４からなる絶縁部材に凹部（リセス部）を形成した。
【０１０４】
次に、図１０（ｄ）に示すようにゲート電極５に剥離層１２を形成する。
【０１０５】
剥離層の形成は、ＴａＮゲート電極に電解メッキによりＮｉを電解析出させて剥離層１２を形成した。
【０１０６】
図１０（ｅ）に示すようにカソード材料であるモリブデン（Ｍｏ）を、絶縁部材の外表面上及び凹部の内表上（絶縁層３の上面）に付着させ、カソード６Ａを形成した。尚この際、ゲート電極上にもカソード材料が付着する（６Ｂ）。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では凹部（リセス）内に３５ｎｍ程度、カソード材料（カソード膜）が入り込むように、基板の角度を基板水平面に対し６０°にセットした。これによりゲート上部にはＭｏが６０°で入射し、段差を形成する絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が４０°で入射するようにセットした。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定めた。そして蒸着時間を精密に制御し（本例では２．５分）、絶縁部材の外表面上のＭｏの厚さが３０ｎｍ、凹部（リセス部）内へのカソード膜の入り込み量（ｘ）が３５ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部となるカソードの突起部とが接する角度が１２０°となるように形成した。
【０１０７】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に析出させたＮｉ剥離層を除去することによりゲート電極上のＭｏ材料６Ｂをゲートから剥離した。
【０１０８】
剥離後、カソード６Ａの幅Ｔ４（図３）が１００μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１０９】
その後、ドライエッチング手法を用いてモリブデンからなるカソード６Ａを加工する。この時の加工ガスとしては、導電層材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた（図１０（ｆ））。これによって、絶縁部材の凹部の縁に沿って位置する突起部分を有する短冊状のカソード６Ａを形成した。本形態においては、カソード６Ａの幅は突起部分の幅と一致しており、Ｔ４は突起部分の幅ともいえる。尚、突起部分の幅とは、突起部分の、絶縁部材の凹部の縁に沿った方向の長さを意味する。
【０１１０】
断面ＴＥＭによる解析の結果、図１における放出部であるカソードの突起部分とゲート間の最短距離８が９ｎｍであった。
【０１１１】
次に図１０（ｇ）に示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法はスパッタ法にて形成され、その厚さとしては、５００ｎｍであった。
【０１１２】
以上の方法で電子放出素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１１３】
図２において、本発明素子の電子放出特性を測定するときの電源の供給配置を示している。ここでＶｆはゲート電極５と電極２の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａは電極２と陽極（アノード）２０の間に印加される電圧、Ｉｅは電子放出電流である。
【０１１４】
ここで、本構成の特性を評価した結果、ゲート電極５の電位を２６Ｖとし、カソード６Ａの電位を電極２を介して０Ｖに規定することによって、ゲート電極とカソード６Ａの間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１．５μＡであり、平均１７％の効率が得られる電子放出素子が得られた。
【０１１５】
素子のカソード部を断面ＴＥＭにて観察した結果、図８のような形状となっていた。図８において各パラメータの値を抽出した結果、θＡ＝７５°、θＢ＝８０°、ｘ＝３５ｎｍ、ｈ＝２９ｎｍ、Ｄｘ＝１１ｎｍ、ｄ＝９ｎｍであった。また、凹部の内表面（絶縁層３の上面）と電子放出部であるカソードの突起部分とが接する角度は１２５°であった。本構成のように、凹部（リセス）内に電子放出部となるカソードの突起部を入り込ませ、導電層の突起部と凹部の内表面とを接触させる。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が３％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。また本構成（図８）のように、カソードの突起部分のリセス側の部分を、絶縁層の凹部に対向するゲート電極部分の表面（ゲート電極の下面）から伸ばした法線に対して傾斜させる形状とする（特に電子放出部近傍）事で、先端から放出した電子がリセス外へ飛び出しやすい電位分布が形成され、電子放出効率が増大する。
【実施例２】
【０１１６】
図１１（Ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１１（Ｂ）は図１１（Ａ）におけるＡ−Ａ線での断面図である。図１１（Ｃ）は図１１（Ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１１７】
図１１中、図１と同じ部材については説明を省略する。尚、６０Ａ１〜６０Ａ４は電極２に電気的に接続された短冊状のカソードであり、６０Ａ１〜６０Ａ４は段差を形成している絶縁部材の一部である絶縁層３の外表面上に設けられている。また、図１１では不図示であるが、カソード６０Ａ１〜６０Ａ４及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０参照）。また、８は電子放出に必要な電界が形成される間隙（カソード６０Ａ１〜６０Ａ４の突起部先端からゲート電極５の底面（凹部に対向する部分）までの最短距離）である。
【０１１８】
基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１１９】
図１０（Ｅ）に６Ｂとして示すように、ゲート電極上にも電子放出部を形成するカソード材であるモリブデン（Ｍｏ）が付着する。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板の角度を８０°にセットした。これによりゲート電極の上部にはＭｏが８０°で入射し、段差を形成する絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が２０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定めた。そして、２分の蒸着時間を精密に制御することにより絶縁部材の外表面上のＭｏの厚さが２０ｎｍ、凹部（リセス）内へのカソードの入り込み量が１４ｎｍ、また、凹部内表面（絶縁層３の上面）とカソードとが接する角度が１００°とになるように形成した。
【０１２０】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に析出させたＮｉ剥離層を除去することによりゲート上に付着したＭｏ材料６Ｂをゲートから剥離した。
【０１２１】
剥離後、カソード６０Ａ１〜６０Ａ４の幅Ｔ４（図３）が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６０Ａ１〜６０Ａ４を短冊状に加工する。この時の加工ガスとしては、電子放出部となる突起部分を形成する導電層材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。
【０１２２】
この結果、断面ＴＥＭによる解析の結果、図１１（ｂ）におけるカソードの突起部分とゲート間の最短距離８が平均的に８．５ｎｍとなっていた。
【０１２３】
以上の方法で素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１２４】
本構成の特性を評価した結果、ゲート電極５の電位を２６Ｖとし、カソード６０Ａ１〜６０Ａ４の電位を電極２を介して０Ｖに規定することによって、ゲート電極５とカソード６０Ａ１〜６０Ａ４との間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは６．２μＡであり、平均１７％の効率が得られる素子が得られた。本構成においても前述の実施例１と同様に、段差を形成する絶縁部材の凹部（リセス）内にカソード膜を入り込ませ、カソードと凹部の内表面とを接触させる。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が５％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。
【０１２５】
尚、本実施例の構成においては、１つの電子放出素子において、電子放出部を有するカソードを複数有し、その各々を短冊形状にすることで、電子放出電流が短冊の本数に応じて増加した。
【０１２６】
同様な製法で、短冊形状のカソードのライン＆スペースを０．５μｍとし、短冊形状のカソードの本数を１００倍に増やした場合には、約１００倍の電子放出量が得られた。また、このように複数の短冊状導電層からなる電子放出素子を設けた本発明においては、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、短冊状カソードの配列レイアウトを制御するのみで電子ビーム形状の整った電子ビーム源を提供しえる。
【実施例３】
【０１２７】
図１２（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１２（ｂ）は図１２（ａ）におけるＡ−Ａ線での断面図である。図１２（ｃ）は図１２（ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１２８】
図１２中、図１と同じ部材については説明を省略する。尚、６Ａは電極２に電気的に接続され、導電性材料で形成された短冊状のカソードであり、絶縁部材の一部である絶縁層３の外表面上に設けられている。６Ｂはゲート電極に接続され、電子放出部を形成するカソードの材料と同一の材料で構成されたゲート電極の突出部である。尚６Ｂはゲート電極５の上面及び側面に形成されている。尚、図１２では不図示であるが、カソード６Ａ及びゲート電極５の上方には、これらよりも高電位に規定されたアノード電極が、これらに対向して位置している（図２の２０）。また図１２の素子の放出部近傍を俯瞰し、拡大した図を図１３に示す。
【０１２９】
図１４及び図１５を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図１４及び図１５は、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。
【０１３０】
基板１は素子を機械的に支えるための基板であり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用いている。
【０１３１】
まず最初に、図１４（ａ）に示すように基板１上に絶縁層３、４と、ゲート電極５を積層する。
【０１３２】
絶縁層３は、加工性に優れる材料からなる絶縁性の膜であり、ＳｉＮ（ＳｉｘＮｙ）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。
【０１３３】
絶縁層４は、加工性に優れる材料からなる絶縁性の膜であるＳｉＯ２膜であり、スパッタ法にて形成し、その厚さとしては、４０ｎｍとした。
【０１３４】
ゲート電極５はＴａＮで構成し、スパッタ法にて形成され、その厚さとしては、４０ｎｍとした。
【０１３５】
次に図１４（ｂ）に示すように、フォトリソグラフィー技術によりゲート電極上にレジストパターンを形成し、ドライエッチング手法を用いてゲート電極５、絶縁層４、絶縁層３を順に加工する。
【０１３６】
この時の加工ガスとしては、絶縁層３、４及びゲート電極５は前述のようにフッ化物を作る材料が選択されているためＣＦ４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁部材を構成する絶縁層３，絶縁層４と、ゲート材料５のエッチング後の角度は基板に対しておよそ８０°の角度で形成されていた。
【０１３７】
レジストを剥離した後、図１４（ｃ）に示すようにＢＨＦを用いて深さ約１００ｎｍになるようにエッチング手法にて、絶縁部材の一部である絶縁層４をエッチングして、絶縁層３、４からなる絶縁部材に凹部（リセス部）を形成した。
【０１３８】
実施例２と同様、図１５（ｄ）に示すように電子放出部を形成するカソードの材料であるモリブデン（Ｍｏ）を、ゲート電極上にも付着させる。本実施例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板の角度を６０°にセットした。これによりゲート上部にはＭｏが６０°で入射し、絶縁部材の一部である絶縁層３のＲＩＥ加工後の外表面上には入射角度が４０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分間蒸着を行った。
【０１３９】
このように蒸着時間を精密に制御することにより絶縁部材の外表面上のＭｏの厚さが４０ｎｍ、凹部（リセス）内へのカソードの入り込み量が３３ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部であるカソードの突起部とが接する角度が１２０°になるように形成した。
【０１４０】
次に、導電層６Ａの幅Ｔ４が６００μｍ、ゲートの突出部６Ｂの幅Ｔ７がＴ４よりも３０ｎｍ程度小さくなるようにフォトリソグラフィー技術によりレジストパターンを形成した。尚ゲートの突出部６Ｂの幅Ｔ７は、ゲート電極５上のレジストパターンのテーパ形状によって制御した。その後、ドライエッチング手法を用いてモリブデンカソード６Ａ、ゲートの突出部６Ｂを加工する。この時の加工ガスとしては、カソード及びゲートの突出部材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。これによって、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６Ａと、この突起部分に対向するように位置する、ゲート電極５の突出部６Ｂとを短冊状に加工した。
【０１４１】
断面ＴＥＭによる解析の結果、図１２（ｂ）におけるカソードの突起部とゲートの突出部との間の最短距離８が１５ｎｍであった。
【０１４２】
次に図１５（ｅ）に示すように電極２を形成した。電極２は銅（Ｃｕ）を用いた。その作成方法はスパッタ法で、その厚さとしては、５００ｎｍとした。
【０１４３】
以上の方法で素子を形成した後、図２に示した構成で電子源の特性を評価した。
【０１４４】
ここで、本構成の特性を評価した結果、ゲート電極５及び突出部６Ｂの電位を３５Ｖとし、カソード６Ａの電位を電極２を介して０Ｖに規定することによって、ゲート電極とカソード６Ａの間に３５Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１．５μＡであり、平均２０％の効率が得られる素子が得られた。上述の他の実施例と同様に、本構成においても、絶縁部材の凹部（リセス）内にカソードを入り込ませ、カソードを凹部の内表面に接触させることによって、熱的、機械的安定性が向上した。その結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が４％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。
【０１４５】
また、本実施例の電子放出素子の特性について図１３を用いて簡単に説明する。尚、図１３ではゲート電極５上に突出部６Ｂを設置し、この突出部６Ｂの幅をＴ７としている以外は図３と同じである。尚、Ｔ７は換言すると、絶縁部材の凹部の縁に沿った方向の長さである。
【０１４６】
図１３において電子放出部となるカソードの突起部の端部から発生した電子は、一部が対向するゲート電極５およびゲートの突出部６Ｂに衝突し、一部は衝突せず外部へと引き出される。ゲート電極の突出部６Ｂに衝突する電子は、面要素６Ｂ１で衝突する場合と、面要素６Ｂ２で衝突する場合とがあり、いずれの衝突電子も等方的に散乱する。このとき面要素６Ｂ１と６Ｂ２で散乱した場合とで、電子軌道から電子の脱出数を調べた結果、６Ｂ１で散乱した場合の方が６Ｂ２で散乱した場合よりも脱出確率が高いことが分かった。このため、カソード６Ａの電子放出部となる突起部分の幅Ｔ４とゲート電極の突出部の幅Ｔ７の関係をＴ４≧Ｔ７とすることで効率が数％から数十％程度向上することが解析的に分かった。換言すると、ゲート電極の突出部の凹部の縁に沿った方向の長さは、カソード突起部分の前記凹部の縁に沿った長さ以下であることが、効率向上の観点で好ましい。また、Ｔ４とＴ７との差が、絶縁層４の高さであるＴ２の２倍以上になると、特に効率が向上し好ましい。尚、前述のとおり、突起部分の幅（Ｔ４）とは、絶縁部材の凹部の縁に沿った方向に測った導電層６Ａの突起部分の長さである。同様に、突出部分の幅（Ｔ７）とは、絶縁部材の凹部の縁に沿った方向に測ったゲート電極５の突出部分６Ｂの長さである。
【実施例４】
【０１４７】
図１６（ａ）は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図１６（ｂ）は図１６（ａ）におけるＡ−Ａ線での断面図である。図１６（ｃ）は図１６（ａ）において素子を矢印の方向から眺めたときの側面図である。
【０１４８】
図１６中、図１１と同じ部材については説明を省略する。６０Ｂ１〜６０Ｂ４はゲート電極に電気的に接続され、導電性材料で形成された短冊状の突出部である。さらに６０Ｂ１〜６０Ｂ４はゲート電極５の上面及び側面上に設けられている。また、８は電子放出に必要な電界が形成される間隙（カソード６０Ａ１〜６０Ａ４の突起部先端からゲート電極の突出部６０Ｂ１〜６０Ｂ４の底面（凹部に対向する部分）までの最短距離）である。
【０１４９】
基本的な作製方法は実施例３と同様であるので、ここでは実施例３との違いだけ述べる。
【０１５０】
図１５（ｅ）に示すように電子放出部を形成するカソードの材料であるモリブデン（Ｍｏ）を、ゲート電極にも付着させる。本実施例では成膜方法としてスパッタ蒸着法を用いた。本形成方法では基板の角度をスパッタタ−ゲットに対して水平になるようにセットした。本件のスパッタ成膜ではスパッタ粒子が限られた角度で基板面に入射されるよう、アルゴンプラズマを真空度０．１Ｐａで生成し、基板とＭｏターゲットの間の距離を６０ｍｍ以下（０．１Ｐａでの平均自由行程）になるように基板を設置した。そして、絶縁部材の一部である絶縁層３の外表面上のＭｏの厚さが２０ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。このとき、凹部（リセス）内へのカソードの入り込み量が４０ｎｍ、また、凹部の内表面（絶縁層３の上面）と電子放出部となるカソードの突起部とが接する角度が１５０°となるように形成した。
【０１５１】
モリブデン膜を形成後、放出部を形成するカソード６０Ａ１〜６０Ａ４の幅Ｔ４（図１３）が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１５２】
その後、ドライエッチング手法を用いてモリブデンカソード６０Ａ１〜６０Ａ４及びゲート電極の突出部６０Ｂ１〜６０Ｂ４を加工する。この時の加工ガスとしては、カソード及びゲートの突出部の材料として用いたモリブデンはフッ化物を作る材料が選択されているためＣＦ４系のガスが用いられた。これによって、絶縁部材の凹部の縁に沿って電子放出部となる突起部分を有するカソード６０Ａ１〜６０Ａ４と、この突起部分に対向するように位置する、ゲート電極５の突出部６０Ｂ１〜６０Ｂ４とを短冊状に加工した。出来上がったカソードとゲート電極突出部の幅を計測した結果、ゲートの突出部６０Ｂ１〜６０Ｂ４の電極幅Ｔ７が、電子放出部を形成する導電層６０Ａ１〜６０Ａ４の幅Ｔ４よりも１０ｎｍ〜３０ｎｍ程度小さくなっていた。尚前述の実施例と同様、カソードを短冊状に加工しているので、Ｔ４は突起部分の幅でもある。尚、突起部分の幅とは、絶縁部材の凹部の縁に沿った方向でのカソード６０Ａの突起部分の長さを意味する。同様に、ゲート電極の突出部の幅とは、絶縁性部材の凹部に沿った方向における長さを意味する。
【０１５３】
断面ＴＥＭによる解析の結果、図１６（ｂ）における電子放出部となるカソードの突起部とゲート電極の突出部との間の最短距離８が平均的に８．５ｎｍとなっていた。
【０１５４】
本実施例においても、上述の他の実施例と同様に、絶縁部材の凹部（リセス）内に電子放出部となるカソードの突起部を入り込ませ、カソードの突起部と凹部の内表面とを接触させた。これによって、熱的、機械的安定性が向上し、結果、連続的に素子を駆動しても、Ｉｅの変動量（減少量）が３％程度と小さく良好であり、動作の安定した良好な電子放出素子が得られた。また、実施例２同様、１つの電子放出素子において、短冊状のカソードを複数有しているので、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、短冊状カソードのレイアウトを制御するのみで電子ビーム形状の整った電子線装置を提供しえる。さらには、ゲート上に突出部６０Ｂを設け、その幅（Ｔ７）を電子放出部を有するカソード６０Ａの幅（Ｔ４）以下にする、好ましくは小さくすることで、より効率の高い電子ビーム源を形成しえた。
【０１５５】
尚、上述の実施例２、４の電子線装置を用いて、前述の画像表示装置を作成したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。
【０１５６】
尚、上記全ての実施例において、好ましくは、ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を絶縁層で被覆するとよい。電子放出部（導電層の突起部の端部）から放出された電子のうち、ゲートの下面に照射する電子は、アノードに到達せず、効率を低減する要因（上述のＩｆ成分）となるが、ゲート電極の下面が絶縁層で覆われる構成では、Ｉｆを低減できるので、効率が向上する。ゲート電極５の絶縁部材の凹部に対向する部分（ゲート電極の下面）を覆う絶縁層としては、例えば、膜厚２０ｎｍ程度のＳｉＮ膜が利用でき、この構成で十分に効率向上効果を得られることが確認されている。
【０１５７】
このような構成の電子線装置を用いた画像表示装置においても、上述の画像表示装置と同様、電子ビームの成形性に優れた表示装置を提供できた。また、表示画像の良好な表示装置を実現できるとともに、効率向上に伴う、低消費電力な画像表示装置が提供できた。
【符号の説明】
【０１５８】
１ 基板
２ カソード電極
３、４ 絶縁層（絶縁部材）
５ ゲート電極
６Ａ 導電層
７ 凹部（リセス）
８ 導電層の突起部とゲート電極との距離
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、
前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、
前記ゲートを介して前記突起部分と対向して位置するアノードと
を有する電子線装置。
【請求項２】
前記突起部分と前記凹部の内表面とが接する角度は、９０度以上であることを特徴とする請求項１に記載の電子線装置。
【請求項３】
前記突起部分は、前記凹部の縁に沿って位置し、前記ゲートは、前記突起部分と対向する部分に突出部を有し、該突出部の前記凹部の縁に沿った方向の長さは、前記突起部分の前記凹部の縁に沿った長さ以下であることを特徴とする請求項１または２に記載の電子線装置。
【請求項４】
前記突起部分の前記凹部側の部分の形状が、該凹部に対向するゲート部分の表面から伸ばした法線に対して傾斜していることを特徴とする請求項１〜３のいずれかに記載の電子線装置。
【請求項５】
前記カソードを複数有することを特徴とする請求項１〜４のいずれかに記載の電子線装置。
【請求項６】
前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていることを特徴とする請求項１〜５のいずれかに記載の電子線装置。
【請求項７】
請求項１〜６のいずれかに記載の電子線装置と、前記アノードの上に位置する発光部材とを有する画像表示装置。
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の、外表面と前記凹部の内表面とに跨って位置する突起部分を有するカソードと、
前記絶縁部材の外表面に、前記突起部分と対向して位置するゲートと、
前記ゲートを介して前記突起部分と対向して位置するアノードと
を有する電子線装置。
【請求項２】
前記突起部分と前記凹部の内表面とが接する角度は、９０度以上であることを特徴とする請求項１に記載の電子線装置。
【請求項３】
前記突起部分は、前記凹部の縁に沿って位置し、前記ゲートは、前記突起部分と対向する部分に突出部を有し、該突出部の前記凹部の縁に沿った方向の長さは、前記突起部分の前記凹部の縁に沿った長さ以下であることを特徴とする請求項１または２に記載の電子線装置。
【請求項４】
前記突起部分の前記凹部側の部分の形状が、該凹部に対向するゲート部分の表面から伸ばした法線に対して傾斜していることを特徴とする請求項１〜３のいずれかに記載の電子線装置。
【請求項５】
前記カソードを複数有することを特徴とする請求項１〜４のいずれかに記載の電子線装置。
【請求項６】
前記ゲートの前記凹部に対向する部分は、絶縁層で覆われていることを特徴とする請求項１〜５のいずれかに記載の電子線装置。
【請求項７】
請求項１〜６のいずれかに記載の電子線装置と、前記アノードの上に位置する発光部材とを有する画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−２７２２９８（Ｐ２００９−２７２２９８Ａ）
【公開日】平成２１年１１月１９日（２００９．１１．１９）
【国際特許分類】
【出願番号】特願２００９−９２３１１（Ｐ２００９−９２３１１）
【出願日】平成２１年４月６日（２００９．４．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２１年１１月１９日（２００９．１１．１９）
【国際特許分類】
【出願日】平成２１年４月６日（２００９．４．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]