電子素子を内蔵した印刷回路基板及びその製造方法
【課題】コア部材内に電子素子を内蔵した印刷回路基板において、コア部材の剛性及び熱放出性が向上され、コア部材と絶縁層間の結合力が優れて、安定的に電子素子を内蔵することができる電子素子を内蔵した印刷回路基板及びその製造方法を提供する。
【解決手段】コア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、代表的には、（ａ）メタル基板の表面をアノダイジングして絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を積層して形成する段階と、（ｃ）電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティを形成する段階と、（ｄ）キャビティにチップボンドなどを介在して電子素子を内蔵する段階と、及び（ｅ）内層回路が形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む。
【解決手段】コア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、代表的には、（ａ）メタル基板の表面をアノダイジングして絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を積層して形成する段階と、（ｃ）電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティを形成する段階と、（ｄ）キャビティにチップボンドなどを介在して電子素子を内蔵する段階と、及び（ｅ）内層回路が形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板に関するもので、より詳細には、電子素子を内蔵した印刷回路基板及びその製造方法に関する。
【０００２】
最近、次世代の多機能性、小型パッケージ技術の一つとして電子素子を内蔵した印刷回路基板の開発が注目されている。電子素子を内蔵した印刷回路基板は、このような多機能性、小型化の長所があり、さらに高機能化の側面もある程度含んでいて、これは１００ＭＨｚ以上の高周波での配線距離を最小化するだけではなく、場合によって、ＦＣ（ｆｌｅｘｉｂｌｅ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）にて用いられるワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）またはソルダーボール（Ｓｏｌｄｅｒ ｂａｌｌ）を用いる部品の連結による信頼性の問題を改善することができる。
【背景技術】
【０００３】
しかし、図１に示されている従来の電子素子を内蔵した印刷回路基板は、高密度ＩＣのような電子素子の内蔵による熱放出問題や薄膜分離（ｄｅｌａｍｉｎａｔｉｏｎ）などの問題が収率を決定する可能性が高く、基板の製造費用を上昇させる諸般の工程上の問題点が常在している。よって、電子素子を内蔵した印刷回路基板の薄型化に応ずる反り現状を最小化するための剛性の付与及び熱放出性の向上技術が要求される。
【０００４】
電子素子を内蔵した印刷回路基板に関する従来技術としては、第一、電子素子の内蔵のためにテープ及びモールディングコンパウンドを活用する方法を挙げることができる。上記発明は、絶縁性基板をエッチングした後、液状エポキシ資材を活用して部品を内蔵することで、内蔵されるＩＣなど電子素子の熱膨脹係数と弾性係数が基板と異なって発生する熱的、機械的な衝撃を最小化するためのものであって、基板自体の剛性と熱放出性は変わらないという限界がある。
【０００５】
第二、印刷回路基板のコア部材としてメタル基板を使用し、絶縁層として樹脂層を形成して基板の機械的、熱的特性を向上させるための発明がある。しかし、上記発明はコア部材に電子素子を内蔵する構造ではないし、絶縁層の薄膜分離の可能性が常在するという問題がある。
【０００６】
第三、コア部材としてメタル基板を使用し、メタル基板の一側面に絶縁層を設置して、絶縁層内に電子素子を内蔵する発明を挙げることができる。しかし、上記発明はコア部材に電子素子を内蔵する構造ではないので、電子素子を内蔵するための絶縁層の厚さ分印刷回路基板の厚さが増加するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、コア部材内に電子素子を内蔵した印刷回路基板において、コア部材の剛性及び熱放出性が向上され、コア部材と絶縁層間の結合力が優れて、安定的に電子素子を内蔵することができる電子素子を内蔵した印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、コア部材としてメタル基板を用いて、メタル基板内またはメタル基板上に電子素子が内蔵される印刷回路基板を製造する方法において、代表的には、（ａ）メタル基板の表面にアノダイジング（Ａｎｏｄｉｚｉｎｇ）などで絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を形成する段階と、（ｃ）電子素子の内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階と、（ｄ）キャビティにチップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する段階と、及び（ｅ）内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法が提供される。
【０００９】
また、コア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、（ａ）メタル基板の表面にアノダイジング（Ａｎｏｄｉｚｉｎｇ）などで絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を形成して、チップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する段階と、及び（ｃ）内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法を提供する。
【００１０】
メタル基板は、電気絶縁化が可能な材質を含むことが好ましいし、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含んでも良い。電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階は、ウェット（ｗｅｔ）エッチングにより行われることができる。
【００１１】
段階（ａ）の前に、メタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）する段階をさらに含むことができる。チップの実装には、チップボンド、非伝導性ペースト（Ｎｏｎーｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、‘Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ’などが活用され得るし 、チップボンドや非伝導性ペースト等の場合には揺変性（ｔｈｉｘｏｔｒｏｐｙ）が高い方が好ましい。チップボンドはフィラー（ｆｉｌｌｅｒ）と
してＳｉＯ２を含んでも良い。
【００１２】
一方、本発明によるチップボンドは、特定製品に限定されないし、電子素子を基板に内蔵または実装するために介在される材料を通称する。チップボンドを介在して電子素子を内蔵する段階は、メタル基板を加熱してチップボンドなどを硬化させる段階を含むことができる。
【００１３】
また、メタル基板と、メタル基板の表面または内部まで形成される陽極酸化層と、陽極酸化層に形成される内層回路と、メタル基板にチップボンドなどを介在して結合される電子素子と、内層回路の形成された位置及び電子素子の電極の位置に対応してメタル基板に積層される外層回路を含む電子素子を内蔵した印刷回路基板が提供される。
【００１４】
メタル基板の一部が除去されて形成されるキャビティをさらに含み、電子素子はキャビティに内蔵されることが好ましい。キャビティはメタル基板をウェット（ｗｅｔ）エッチングして形成され得る。
【００１５】
メタル基板は、電気絶縁化が可能な材質を含むことができ、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含むことが好ましい。チップボンドは、揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含むことが好ましいし、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含むことができる。電子素子はメタル基板を加熱してチップボンドなどを硬化させて結合され得る。
【発明の効果】
【００１６】
上記のような構成を有する本発明によれば、アルミニウムなどのメタル基板をアノダイジング（ａｎｏｄｉｚｉｎｇ）工程で絶縁化して印刷回路基板のコア部材として用いることにより曲げ剛性及び熱放出性が向上されるし、ウェットエッチングを適用することができるので製造費用が節減され、揺変性（ｔｈｉｘｏｔｒｏｐｙ）の優れたチップボンドを用いて電子素子を内蔵することにより電子素子の内蔵時のポジショニング（ｐｏｓｉｔｉｏｎｉｎｇ）が改善される。
【００１７】
また、電子素子の内蔵時必要となるテープ、エンキャプスラント（ｅｎｃａｐｓｕｌａｎｔ）など従来の高価消耗品を必要としないので費用が節減されるし、剛性の優れたメタル基板を活用することにより印刷回路基板の薄型と高信頼性が確保されるし、放熱特性が改善される。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による電子素子を内蔵した印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一の構成要素は同一の参照符号を付与し、これに対する重複される説明は略する。
【００１９】
図２は本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造方法を示すフローチャートである。
【００２０】
本発明は、既存の印刷回路基板の製造工程に新しい部材の追加を最小化し、より薄い厚さでも剛性を維持することができ、放熱特性の高効率化のためにメタル基板をコア部材として用いることを特徴とする。
【００２１】
このような印刷回路基板の構造を具現するために、先にチップ（Ｃｈｉｐ）形態の能動電子素子または受動電子素子などをコア部材であるメタル基板に内蔵または実装した後、積層工程を介して外層を形成し、ビアホール（Ｖｉａ ｈｏｌｅ）を形成して電子素子と基板の回路を電気的に連結する方式により印刷回路基板を製造する。
【００２２】
メタル基板の場合、他の材質の基板より剛性（ｓｔｉｆｆｎｅｓｓ）、熱伝導性などが優れて、ウェット工程（ｗｅｔ ｐｒｏｃｅｓｓ）を適用することができるので製造費用の節減を期待することができる。ただし、メタル基板であるため望まない電気伝導の発生することを制御する必要があるが、これはアノダイジング（Ａｎｏｄｉｚｉｎｇ）のような方法で表面または内部まで絶縁化処理をすることにより解決することができる。
【００２３】
すなわち、本発明によりコア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造するためには、段階１１０でメタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する。
【００２４】
メタルは、一般的に剛性及び熱伝導性の優れた材質で、表面を電気絶縁化することができる材質のメタルが好ましい。このようなメタル素材としては、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などがあり、通常アルミニウムが用いられる。また、アルミニウムの表面をアノダイジングして常用化したメタル材質も使用され得る。
【００２５】
アノダイジングは、建築資材、電気通信機器、光学機器、装飾品、自動車部品などに広く活用される表面処理の方法であって、金属の表面に薄い酸化膜を形成して金属の内部を保護する。主に、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などのように酸素と反応する程度が非常に大きくて自体的に表面に酸化膜を形成する金属に使用される。
【００２６】
アノダイジングは、硫酸などの溶液中で金属が陽極に作用するようにして金属表面の酸化作用を促進させて均一な厚さの酸化膜を人為的に生成させる方法であって、メッキをするアルミニウムなどの金属を陽極にして通電させて、陽極から発生する酸素によりアルミニウム面が酸化されて酸化アルミニウム（Ａｌ２Ｏ３）の皮膜を生成させる。この皮膜は非常に堅固であり、耐蝕性が大きくて、極めて少ない有孔性層であって、多数の色で染色することができるので耐蝕、耐磨耗性のような実用的な理由だけではなく、美観上の理由でも金属表面にアノダイジング処理を行う場合が多い。
【００２７】
したがって、メタル基板の表面をアノダイジングする前に、その前処理工程として、段階１００で、脱脂（ｄｅｇｒｅａｓｉｎｇ）、デスマット（ｄｅｓｍｕｔ）などメタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）することが好ましい。
【００２８】
ただし、本発明によるメタル基板の表面の絶縁化工程が、必ずアノダイジング（Ａｎｏｄｉｚｉｎｇ）に限定されるものではないし、メタル基板の表面に絶縁層を形成することができる当業者にとって自明な表面処理方法であれば使用され得る。
【００２９】
次に、段階１２０で、メタル基板の表面に形成された絶縁層に内層回路を積層して形成する。これのために、絶縁層の表面に無電解メッキをした後、電解メッキで銅薄層を形成し、写真エッチングなど既存の方法を用いて回路パターンを形成する。
【００３０】
一方、ビアホールを形成して回路層間の電気的連結を具現するためには、アノダイジングなどによるメタル基板の絶縁化の前に、ドリルなどを用いてメタル基板を穿孔した後、アノダイジング、無電解メッキ、電解メッキ、写真エッチングの順次回路パターンを形成すれば良い。
【００３１】
次に、段階１３０で、電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する。本発明は、印刷回路基板の薄型化のためにコア部材に電子素子を内蔵するし、これのために、メタル基板を一部除去して電子素子が内蔵される空間であるキャビティを形成する。ここで、キャビティは、基板の高さと電子素子の高さを調節するためのものであって、場合によってはキャビティの形成を省略して下記のチップボンドなどを活用するＳＭＴ工程を行うことができる。
【００３２】
通常のメタル素材は、ウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）が可能であるので、上述したキャビティは、ウェットエッチングにより形成する。ただ、本発明が、キャビティをウェットエッチングにより形成することに限定されるものではないし、ドライエッチング（ｄｒｙ ｅｔｃｈｉｎｇ）など当業者に自明な別の方法により形成することもできるが、ドライエッチングの場合、ウェットエッチングより加工費用が多く所要されるという欠点がある。よって、メタル基板に電子素子の内蔵されるキャビティをウェットエッチン グに形成することが費用節減の側面で有利である。
【００３３】
次に、段階１４０で、メタル基板の一部をエッチングして形成されるキャビティ、または、その表面にチップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する。ここで、チップボンド以外に非伝導性ペーストや‘Ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ’なども使用され得る。チップボンドなどは、電子素子が基板に結合されて構造的に一体で挙動するようにする役目をするし、所定の放熱特性を保有するチップボンドの場合、電子素子から発生した熱がメタル基板を介して効率的に放出されるように熱を伝達する機能もする。
【００３４】
通常のチップボンドは、エポキシ（ｅｐｏｘｙ）系の樹脂を使用するし、キャビティにチップボンドをディスぺンシング（ｄｉｓｐｅｎｓｉｎｇ）し、その上に電子素子を位置させた後、チップボンドに熱を加えて硬化させることで電子素子が基板に結合されるようにする。
【００３５】
したがって、チップボンドの特性の一つである揺変性（ｔｈｉｘｏｔｒｏｐｙ）が、チップボンドの上に位置する電子素子の整列度と位置に影響を及ぼすことになる。本発明では、揺変性の高いチップボンドを用いることで、電子素子と基板の間に位置するチップボンドの位置別の厚さが一定になるようにして電子素子が所望の位置に安定的に整列されるようにする。
【００３６】
電子素子の内蔵または実装（ＳＭＴ）に用いるチップボンドなどの材質が液状に近い場合、揺変性（Ｔｈｉｘｏｔｒｏｐｙ）を有する（ｉｎｄｅｘが高い）材質を用いることが好ましいが、表面エネルギーにより実装（ＳＭＴ）時電子素子に機械的な衝撃を与える素地があるので注意しなければならない。
【００３７】
揺変性を高めるためには、従来のエポキシ系の樹脂にフィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を添加するが、本発明によるチップボンドが必ずＳｉＯ２フィラーを含むことに限定されるものではないし、当業者に自明な範囲内で揺変性を高める成分で構成されれば良い。
【００３８】
キャビティにチップボンドをディスぺンシングし、電子素子を位置させた後には、チップボンドに熱を加えて硬化させることで電子素子が基板に固着されるようにする。本発明では、コア部材として熱伝導性の優れたメタル基板を用いたので、メタル基板に熱を加えることで、従来より容易くチップボンドを硬化させ得る。
【００３９】
すなわち、本発明によるメタル基板は、チップボンドを用いて電子素子をポジショニングすることに活用され得る。具体的には、チップボンドの上に電子素子を位置させた後だけではなく、チップボンドをディスぺンシングして電子素子を位置させる前にも、必要により、メタル基板を介して容易く熱を伝達することができるので、チップボンドの硬化の程度を容易く調節して電子素子のポジショニングが改善される効果がある。
【００４０】
一方、上述したように揺変性の優れたチップボンドを用いる場合には加熱による硬化がうまくできるように当業者に自明な範囲内で硬化剤を添加することができる。
【００４１】
このように、揺変性の優れたチップボンドを用いて電子素子を位置させた後、メタル基板を加熱してチップボンドを硬化させることで、印刷回路基板に内蔵される電子素子のポジショニング（ｐｏｓｉｔｉｏｎｉｎｇ）工程が改善される効果がある。
【００４２】
最後に、段階１５０で、内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する。すなわち、ビアホール、内層回路が形成されていて、キャビティに電子素子が内蔵されているメタル基板にＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ―ｕｐ Ｆｉｌｍ）などを積層するか、またはプリプレグ（ＰＰＧ）と銅薄層（Ｃｕ）またはＲＣＣ（ｒｕｂｂｅｒ ｃｏａｔｅｄ ｃｏｐｐｅｒ）などを積層した後、積層（Ａｄｄｉｔｉｖｅ）工法またはサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法で外層回路を形成し、上述した工程を繰り返して複数の外層回路が積層される。
【００４３】
図３は、本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造工程を示すフローである。図３を参照すると、メタル基板１０、絶縁層１２、内層回路１
４、キャビティ１６、チップボンド１８、電子素子２０、電極２２、外１層回路２４、外２層回路２６、ソルダーレジスト２８、ソルダーボール３０が示されている。
【００４４】
本発明による電子素子を内蔵した印刷回路基板の製造工程を図面を参照して詳しく説明すると、図３の（ａ）のように剛性及び熱伝導性が優れて、表面に電気絶縁化が可能なメタル基板１０をコア部材として使用する。
【００４５】
図３の（ｂ）のようにビアホールが形成される部分をドリルで穿孔し、メタル基板１０の電気伝導性を制御するために、表面にアノダイジング（ａｎｏｄｉｚｉｎｇ）などの方法で絶縁層１２を形成した後、無電解メッキ、電解メッキ、写真エッチングなどの工程で内層回路１４を形成する。
【００４６】
図３の（ｃ）のように電子素子２０が内蔵される位置をエッチングしてキャビティ１６を形成する。エッチング方法としては、ドライまたはウェット工程が適用され得るが、加工費用の側面ではウェットエッチングが有利である。
【００４７】
図３の（ｄ）のようにメタル基板１０の一部をエッチングにより除去することで形成されたキャビティ１６にチップボンド１８をディスぺンシングする。チップボンド１８は電子素子２０より発生した熱を基板に放出させ、電子素子２０を基板に固着させる役目をするが、通常エポキシ系の樹脂が用いられる。
【００４８】
図３の（ｅ）のように、キャビティ１６にディスぺンシングされたチップボンド１８の上にＩＣ等のチップ形態の電子部品である電子素子２０を位置させ、メタル基板１０を加熱することでチップボンド１８が硬化されるようにして電子素子２０を基板に固着させる。チップボンド１８を硬化させて電子素子２０を固着させる過程中電子素子２０のポジショニングが改善されるように揺変性の優れたチップボンド１８を用いることが好ましい。
【００４９】
図３の（ｆ）のように、ＡＢＦなどを積層するか、または図３の（ｇ）のようにプリプレグ（ＰＰＧ）及び銅（Ｃｕ）またはＲＣＣ（ｒｕｂｂｅｒ ｃｏａｔｅｄ ｃｏｐｐｅｒ）を積層して後述する回路パターンの形成工法が適用され得るようにする。
【００５０】
図３の（ｈ）のように、ＡＢＦにＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などの積層工法を適用するか、または、銅薄層にサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法を適用して外１層回路２４を形成し、必要により、図３の（ｉ）のように上記工法を繰り返して外２層回路２６を積層する。このような方式で多層回路を形成する。
【００５１】
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を形成するためには、図３の（ｊ）のように一つまたは複数の外層回路が積層された印刷回路基板の最外郭の表面であるソルダーレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）２８を開放（ｏｐｅｎ）し、ソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）３０を付着（ａｔｔａｃｈ）する。図３の（ｊ）はコンポーネント（ｃｏｍｐｏｎｅｎｔ）の方向の電子素子２０の配置を示したが、これと反対に、ソルダーボール３０の方向に電子素子２０を配置することも勿論可能である。
【００５２】
図４は、本発明の好ましい第１実施例による電子素子を内蔵した印刷回路基板を示す断面図であり、図５は、本発明の好ましい第２実施例による電子素子を内蔵した印刷回路基板を示す断面図であり、図６は、本発明の好ましい第３実施例による電子素子を内蔵した印刷回路基板を示す断面図である。図４ないし図６を参照すると、メタル基板１０、絶縁層１２、内層回路１４、キャビティ１６、チップボンド１８、電子素子２０、電極２２、外１層回路２４、外２層回路２６、ソルダーレジスト２８、ソルダーボール３０が示されている。
【００５３】
本発明による電子素子を内蔵した印刷回路基板は、上述した工程に応じて製造されるし、よって、基本的にメタル基板１０、メタル基板１０の表面に形成される絶縁層１２、絶縁層１２に積層される内層回路１４、メタル基板１０の一部を除去して形成されるキャビティ１６及びキャビティ１６に内蔵される電子素子２０を備える。
【００５４】
メタル基板１０は、剛性及び熱伝導性が優れて、メタル基板１０による電気伝導を制御するために電気絶縁化が可能な材質を含むことが好ましい。通常、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などが用いられる。
【００５５】
メタル基板１０の表面を絶縁化して電気伝導を制御するために形成される絶縁層１２は、上述したようにアノダイジングにより陽極酸化層に形成される。陽極酸化層は多数の気孔により表面粗度（ｒｏｕｇｈｎｅｓｓ）が粗くなり、結果的にその上に積層されるメッキ層との結合力が向上される。ここで、内部の気孔は今後基板の信頼性に影響を及ぼす可能性があるので、アノダイジングなどの処理の後、気孔はエポキシ（Ｅｐｏｘｙ）などで充填することが好ましい。
【００５６】
電子素子２０を内蔵するために、メタル基板１０内に形成されるキャビティ１６は、ウェットエッチングにより形成することが加工費用の側面で有利である。キャビティ１６に電子素子２０を固着させて内蔵するためにチップボンド１８を介在する。チップボンド１８は、電子素子２０より発生される熱の放出、電子素子２０のポジショニングなどの役目をするので、エポキシ系の樹脂に放熱特性及び揺変性を高めるためにＳｉＯ２などのフィラーを添加して製造することができる。
【００５７】
キャビティ１６にチップボンド１８をディスぺンシングし、電子素子２０を位置させた後、メタル基板１０を加熱してチップボンド１８を硬化させて電子素子２０を基板に固着させる。こうして、電子素子２０が基板に内蔵されるし、電子素子２０と基板が一体に挙動することができるようになる。メタル基板１０にキャビティ１６の形成された部分は他の部分より相対的に剛性が低くなるが、電子素子２０を内蔵することでこれを補完することができる。
【００５８】
内層回路１４及び電子素子２０の電極２２に対応して、サブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）など従来の回路パターンの形成工法を適用することで、外１層回路２４、外２層回路２６など複数の外層回路が積層されて多層印刷回路基板が製造される。ＢＧＡを形成する場合には、ソルダーレジスト２８が開放された部分にソルダーボール３０が付着される。
【００５９】
図４は、部品（Ｃｏｍｐｏｎｅｎｔ）実装面の方向に電子素子（ＩＣチップなど）を内蔵した場合を示したが、本発明が、必ず内蔵される電子素子の方向に限定されるものではないし、キャビティの形成位置に応じて図５のようにソルダーボール方向にも電子素子（ＩＣチップなど）を内蔵することは勿論可能である。
【００６０】
また、図４及び図５は、内蔵される電子素子とコア層の高さを調節するためにキャビティを形成した場合を示したが、積層工程中で活用される材質の種類と厚さに応じて図６のようにキャビティを形成しないでコア部材であるメタル基板の表面に直接電子素子を実装する工程に替えることもできる。
【００６１】
本発明の技術思想が上述の実施例で具体的に記述されたが、上述の実施例はその説明のためのものであって、その制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることが分かるだろう。
【図面の簡単な説明】
【００６２】
【図１】従来技術による電子素子を内蔵した印刷回路基板を示す断面図である。
【図２】本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造方法を示すフローチャートである。
【図３】本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造工程を示すフローである。
【図４】本発明の好ましい第１実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【図５】本発明の好ましい第２実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【図６】本発明の好ましい第３実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【符号の説明】
【００６３】
１０：メタル基板１２：絶縁層１４：内層回路１６：キャビティ１８：チップボンド２０：電子素子２２：電極２４：外１層回路２６：外２層回路２８：ソルダーレジスト３０：ソルダーボール
【技術分野】
【０００１】
本発明は、印刷回路基板に関するもので、より詳細には、電子素子を内蔵した印刷回路基板及びその製造方法に関する。
【０００２】
最近、次世代の多機能性、小型パッケージ技術の一つとして電子素子を内蔵した印刷回路基板の開発が注目されている。電子素子を内蔵した印刷回路基板は、このような多機能性、小型化の長所があり、さらに高機能化の側面もある程度含んでいて、これは１００ＭＨｚ以上の高周波での配線距離を最小化するだけではなく、場合によって、ＦＣ（ｆｌｅｘｉｂｌｅ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）にて用いられるワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）またはソルダーボール（Ｓｏｌｄｅｒ ｂａｌｌ）を用いる部品の連結による信頼性の問題を改善することができる。
【背景技術】
【０００３】
しかし、図１に示されている従来の電子素子を内蔵した印刷回路基板は、高密度ＩＣのような電子素子の内蔵による熱放出問題や薄膜分離（ｄｅｌａｍｉｎａｔｉｏｎ）などの問題が収率を決定する可能性が高く、基板の製造費用を上昇させる諸般の工程上の問題点が常在している。よって、電子素子を内蔵した印刷回路基板の薄型化に応ずる反り現状を最小化するための剛性の付与及び熱放出性の向上技術が要求される。
【０００４】
電子素子を内蔵した印刷回路基板に関する従来技術としては、第一、電子素子の内蔵のためにテープ及びモールディングコンパウンドを活用する方法を挙げることができる。上記発明は、絶縁性基板をエッチングした後、液状エポキシ資材を活用して部品を内蔵することで、内蔵されるＩＣなど電子素子の熱膨脹係数と弾性係数が基板と異なって発生する熱的、機械的な衝撃を最小化するためのものであって、基板自体の剛性と熱放出性は変わらないという限界がある。
【０００５】
第二、印刷回路基板のコア部材としてメタル基板を使用し、絶縁層として樹脂層を形成して基板の機械的、熱的特性を向上させるための発明がある。しかし、上記発明はコア部材に電子素子を内蔵する構造ではないし、絶縁層の薄膜分離の可能性が常在するという問題がある。
【０００６】
第三、コア部材としてメタル基板を使用し、メタル基板の一側面に絶縁層を設置して、絶縁層内に電子素子を内蔵する発明を挙げることができる。しかし、上記発明はコア部材に電子素子を内蔵する構造ではないので、電子素子を内蔵するための絶縁層の厚さ分印刷回路基板の厚さが増加するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、コア部材内に電子素子を内蔵した印刷回路基板において、コア部材の剛性及び熱放出性が向上され、コア部材と絶縁層間の結合力が優れて、安定的に電子素子を内蔵することができる電子素子を内蔵した印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、コア部材としてメタル基板を用いて、メタル基板内またはメタル基板上に電子素子が内蔵される印刷回路基板を製造する方法において、代表的には、（ａ）メタル基板の表面にアノダイジング（Ａｎｏｄｉｚｉｎｇ）などで絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を形成する段階と、（ｃ）電子素子の内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階と、（ｄ）キャビティにチップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する段階と、及び（ｅ）内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法が提供される。
【０００９】
また、コア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、（ａ）メタル基板の表面にアノダイジング（Ａｎｏｄｉｚｉｎｇ）などで絶縁層を形成する段階と、（ｂ）絶縁層に内層回路を形成して、チップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する段階と、及び（ｃ）内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法を提供する。
【００１０】
メタル基板は、電気絶縁化が可能な材質を含むことが好ましいし、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含んでも良い。電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階は、ウェット（ｗｅｔ）エッチングにより行われることができる。
【００１１】
段階（ａ）の前に、メタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）する段階をさらに含むことができる。チップの実装には、チップボンド、非伝導性ペースト（Ｎｏｎーｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、‘Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ’などが活用され得るし 、チップボンドや非伝導性ペースト等の場合には揺変性（ｔｈｉｘｏｔｒｏｐｙ）が高い方が好ましい。チップボンドはフィラー（ｆｉｌｌｅｒ）と
してＳｉＯ２を含んでも良い。
【００１２】
一方、本発明によるチップボンドは、特定製品に限定されないし、電子素子を基板に内蔵または実装するために介在される材料を通称する。チップボンドを介在して電子素子を内蔵する段階は、メタル基板を加熱してチップボンドなどを硬化させる段階を含むことができる。
【００１３】
また、メタル基板と、メタル基板の表面または内部まで形成される陽極酸化層と、陽極酸化層に形成される内層回路と、メタル基板にチップボンドなどを介在して結合される電子素子と、内層回路の形成された位置及び電子素子の電極の位置に対応してメタル基板に積層される外層回路を含む電子素子を内蔵した印刷回路基板が提供される。
【００１４】
メタル基板の一部が除去されて形成されるキャビティをさらに含み、電子素子はキャビティに内蔵されることが好ましい。キャビティはメタル基板をウェット（ｗｅｔ）エッチングして形成され得る。
【００１５】
メタル基板は、電気絶縁化が可能な材質を含むことができ、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含むことが好ましい。チップボンドは、揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含むことが好ましいし、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含むことができる。電子素子はメタル基板を加熱してチップボンドなどを硬化させて結合され得る。
【発明の効果】
【００１６】
上記のような構成を有する本発明によれば、アルミニウムなどのメタル基板をアノダイジング（ａｎｏｄｉｚｉｎｇ）工程で絶縁化して印刷回路基板のコア部材として用いることにより曲げ剛性及び熱放出性が向上されるし、ウェットエッチングを適用することができるので製造費用が節減され、揺変性（ｔｈｉｘｏｔｒｏｐｙ）の優れたチップボンドを用いて電子素子を内蔵することにより電子素子の内蔵時のポジショニング（ｐｏｓｉｔｉｏｎｉｎｇ）が改善される。
【００１７】
また、電子素子の内蔵時必要となるテープ、エンキャプスラント（ｅｎｃａｐｓｕｌａｎｔ）など従来の高価消耗品を必要としないので費用が節減されるし、剛性の優れたメタル基板を活用することにより印刷回路基板の薄型と高信頼性が確保されるし、放熱特性が改善される。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による電子素子を内蔵した印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一の構成要素は同一の参照符号を付与し、これに対する重複される説明は略する。
【００１９】
図２は本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造方法を示すフローチャートである。
【００２０】
本発明は、既存の印刷回路基板の製造工程に新しい部材の追加を最小化し、より薄い厚さでも剛性を維持することができ、放熱特性の高効率化のためにメタル基板をコア部材として用いることを特徴とする。
【００２１】
このような印刷回路基板の構造を具現するために、先にチップ（Ｃｈｉｐ）形態の能動電子素子または受動電子素子などをコア部材であるメタル基板に内蔵または実装した後、積層工程を介して外層を形成し、ビアホール（Ｖｉａ ｈｏｌｅ）を形成して電子素子と基板の回路を電気的に連結する方式により印刷回路基板を製造する。
【００２２】
メタル基板の場合、他の材質の基板より剛性（ｓｔｉｆｆｎｅｓｓ）、熱伝導性などが優れて、ウェット工程（ｗｅｔ ｐｒｏｃｅｓｓ）を適用することができるので製造費用の節減を期待することができる。ただし、メタル基板であるため望まない電気伝導の発生することを制御する必要があるが、これはアノダイジング（Ａｎｏｄｉｚｉｎｇ）のような方法で表面または内部まで絶縁化処理をすることにより解決することができる。
【００２３】
すなわち、本発明によりコア部材としてメタル基板を用いて、メタル基板内に電子素子が内蔵される印刷回路基板を製造するためには、段階１１０でメタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する。
【００２４】
メタルは、一般的に剛性及び熱伝導性の優れた材質で、表面を電気絶縁化することができる材質のメタルが好ましい。このようなメタル素材としては、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などがあり、通常アルミニウムが用いられる。また、アルミニウムの表面をアノダイジングして常用化したメタル材質も使用され得る。
【００２５】
アノダイジングは、建築資材、電気通信機器、光学機器、装飾品、自動車部品などに広く活用される表面処理の方法であって、金属の表面に薄い酸化膜を形成して金属の内部を保護する。主に、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などのように酸素と反応する程度が非常に大きくて自体的に表面に酸化膜を形成する金属に使用される。
【００２６】
アノダイジングは、硫酸などの溶液中で金属が陽極に作用するようにして金属表面の酸化作用を促進させて均一な厚さの酸化膜を人為的に生成させる方法であって、メッキをするアルミニウムなどの金属を陽極にして通電させて、陽極から発生する酸素によりアルミニウム面が酸化されて酸化アルミニウム（Ａｌ２Ｏ３）の皮膜を生成させる。この皮膜は非常に堅固であり、耐蝕性が大きくて、極めて少ない有孔性層であって、多数の色で染色することができるので耐蝕、耐磨耗性のような実用的な理由だけではなく、美観上の理由でも金属表面にアノダイジング処理を行う場合が多い。
【００２７】
したがって、メタル基板の表面をアノダイジングする前に、その前処理工程として、段階１００で、脱脂（ｄｅｇｒｅａｓｉｎｇ）、デスマット（ｄｅｓｍｕｔ）などメタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）することが好ましい。
【００２８】
ただし、本発明によるメタル基板の表面の絶縁化工程が、必ずアノダイジング（Ａｎｏｄｉｚｉｎｇ）に限定されるものではないし、メタル基板の表面に絶縁層を形成することができる当業者にとって自明な表面処理方法であれば使用され得る。
【００２９】
次に、段階１２０で、メタル基板の表面に形成された絶縁層に内層回路を積層して形成する。これのために、絶縁層の表面に無電解メッキをした後、電解メッキで銅薄層を形成し、写真エッチングなど既存の方法を用いて回路パターンを形成する。
【００３０】
一方、ビアホールを形成して回路層間の電気的連結を具現するためには、アノダイジングなどによるメタル基板の絶縁化の前に、ドリルなどを用いてメタル基板を穿孔した後、アノダイジング、無電解メッキ、電解メッキ、写真エッチングの順次回路パターンを形成すれば良い。
【００３１】
次に、段階１３０で、電子素子が内蔵される位置に対応してメタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する。本発明は、印刷回路基板の薄型化のためにコア部材に電子素子を内蔵するし、これのために、メタル基板を一部除去して電子素子が内蔵される空間であるキャビティを形成する。ここで、キャビティは、基板の高さと電子素子の高さを調節するためのものであって、場合によってはキャビティの形成を省略して下記のチップボンドなどを活用するＳＭＴ工程を行うことができる。
【００３２】
通常のメタル素材は、ウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）が可能であるので、上述したキャビティは、ウェットエッチングにより形成する。ただ、本発明が、キャビティをウェットエッチングにより形成することに限定されるものではないし、ドライエッチング（ｄｒｙ ｅｔｃｈｉｎｇ）など当業者に自明な別の方法により形成することもできるが、ドライエッチングの場合、ウェットエッチングより加工費用が多く所要されるという欠点がある。よって、メタル基板に電子素子の内蔵されるキャビティをウェットエッチン グに形成することが費用節減の側面で有利である。
【００３３】
次に、段階１４０で、メタル基板の一部をエッチングして形成されるキャビティ、または、その表面にチップボンド（ｃｈｉｐ ｂｏｎｄ）などを介在して電子素子を内蔵する。ここで、チップボンド以外に非伝導性ペーストや‘Ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ’なども使用され得る。チップボンドなどは、電子素子が基板に結合されて構造的に一体で挙動するようにする役目をするし、所定の放熱特性を保有するチップボンドの場合、電子素子から発生した熱がメタル基板を介して効率的に放出されるように熱を伝達する機能もする。
【００３４】
通常のチップボンドは、エポキシ（ｅｐｏｘｙ）系の樹脂を使用するし、キャビティにチップボンドをディスぺンシング（ｄｉｓｐｅｎｓｉｎｇ）し、その上に電子素子を位置させた後、チップボンドに熱を加えて硬化させることで電子素子が基板に結合されるようにする。
【００３５】
したがって、チップボンドの特性の一つである揺変性（ｔｈｉｘｏｔｒｏｐｙ）が、チップボンドの上に位置する電子素子の整列度と位置に影響を及ぼすことになる。本発明では、揺変性の高いチップボンドを用いることで、電子素子と基板の間に位置するチップボンドの位置別の厚さが一定になるようにして電子素子が所望の位置に安定的に整列されるようにする。
【００３６】
電子素子の内蔵または実装（ＳＭＴ）に用いるチップボンドなどの材質が液状に近い場合、揺変性（Ｔｈｉｘｏｔｒｏｐｙ）を有する（ｉｎｄｅｘが高い）材質を用いることが好ましいが、表面エネルギーにより実装（ＳＭＴ）時電子素子に機械的な衝撃を与える素地があるので注意しなければならない。
【００３７】
揺変性を高めるためには、従来のエポキシ系の樹脂にフィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を添加するが、本発明によるチップボンドが必ずＳｉＯ２フィラーを含むことに限定されるものではないし、当業者に自明な範囲内で揺変性を高める成分で構成されれば良い。
【００３８】
キャビティにチップボンドをディスぺンシングし、電子素子を位置させた後には、チップボンドに熱を加えて硬化させることで電子素子が基板に固着されるようにする。本発明では、コア部材として熱伝導性の優れたメタル基板を用いたので、メタル基板に熱を加えることで、従来より容易くチップボンドを硬化させ得る。
【００３９】
すなわち、本発明によるメタル基板は、チップボンドを用いて電子素子をポジショニングすることに活用され得る。具体的には、チップボンドの上に電子素子を位置させた後だけではなく、チップボンドをディスぺンシングして電子素子を位置させる前にも、必要により、メタル基板を介して容易く熱を伝達することができるので、チップボンドの硬化の程度を容易く調節して電子素子のポジショニングが改善される効果がある。
【００４０】
一方、上述したように揺変性の優れたチップボンドを用いる場合には加熱による硬化がうまくできるように当業者に自明な範囲内で硬化剤を添加することができる。
【００４１】
このように、揺変性の優れたチップボンドを用いて電子素子を位置させた後、メタル基板を加熱してチップボンドを硬化させることで、印刷回路基板に内蔵される電子素子のポジショニング（ｐｏｓｉｔｉｏｎｉｎｇ）工程が改善される効果がある。
【００４２】
最後に、段階１５０で、内層回路の形成された位置及び電子素子の電極の位置に対応して外層回路を積層して形成する。すなわち、ビアホール、内層回路が形成されていて、キャビティに電子素子が内蔵されているメタル基板にＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ―ｕｐ Ｆｉｌｍ）などを積層するか、またはプリプレグ（ＰＰＧ）と銅薄層（Ｃｕ）またはＲＣＣ（ｒｕｂｂｅｒ ｃｏａｔｅｄ ｃｏｐｐｅｒ）などを積層した後、積層（Ａｄｄｉｔｉｖｅ）工法またはサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法で外層回路を形成し、上述した工程を繰り返して複数の外層回路が積層される。
【００４３】
図３は、本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造工程を示すフローである。図３を参照すると、メタル基板１０、絶縁層１２、内層回路１
４、キャビティ１６、チップボンド１８、電子素子２０、電極２２、外１層回路２４、外２層回路２６、ソルダーレジスト２８、ソルダーボール３０が示されている。
【００４４】
本発明による電子素子を内蔵した印刷回路基板の製造工程を図面を参照して詳しく説明すると、図３の（ａ）のように剛性及び熱伝導性が優れて、表面に電気絶縁化が可能なメタル基板１０をコア部材として使用する。
【００４５】
図３の（ｂ）のようにビアホールが形成される部分をドリルで穿孔し、メタル基板１０の電気伝導性を制御するために、表面にアノダイジング（ａｎｏｄｉｚｉｎｇ）などの方法で絶縁層１２を形成した後、無電解メッキ、電解メッキ、写真エッチングなどの工程で内層回路１４を形成する。
【００４６】
図３の（ｃ）のように電子素子２０が内蔵される位置をエッチングしてキャビティ１６を形成する。エッチング方法としては、ドライまたはウェット工程が適用され得るが、加工費用の側面ではウェットエッチングが有利である。
【００４７】
図３の（ｄ）のようにメタル基板１０の一部をエッチングにより除去することで形成されたキャビティ１６にチップボンド１８をディスぺンシングする。チップボンド１８は電子素子２０より発生した熱を基板に放出させ、電子素子２０を基板に固着させる役目をするが、通常エポキシ系の樹脂が用いられる。
【００４８】
図３の（ｅ）のように、キャビティ１６にディスぺンシングされたチップボンド１８の上にＩＣ等のチップ形態の電子部品である電子素子２０を位置させ、メタル基板１０を加熱することでチップボンド１８が硬化されるようにして電子素子２０を基板に固着させる。チップボンド１８を硬化させて電子素子２０を固着させる過程中電子素子２０のポジショニングが改善されるように揺変性の優れたチップボンド１８を用いることが好ましい。
【００４９】
図３の（ｆ）のように、ＡＢＦなどを積層するか、または図３の（ｇ）のようにプリプレグ（ＰＰＧ）及び銅（Ｃｕ）またはＲＣＣ（ｒｕｂｂｅｒ ｃｏａｔｅｄ ｃｏｐｐｅｒ）を積層して後述する回路パターンの形成工法が適用され得るようにする。
【００５０】
図３の（ｈ）のように、ＡＢＦにＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などの積層工法を適用するか、または、銅薄層にサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法を適用して外１層回路２４を形成し、必要により、図３の（ｉ）のように上記工法を繰り返して外２層回路２６を積層する。このような方式で多層回路を形成する。
【００５１】
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を形成するためには、図３の（ｊ）のように一つまたは複数の外層回路が積層された印刷回路基板の最外郭の表面であるソルダーレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）２８を開放（ｏｐｅｎ）し、ソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）３０を付着（ａｔｔａｃｈ）する。図３の（ｊ）はコンポーネント（ｃｏｍｐｏｎｅｎｔ）の方向の電子素子２０の配置を示したが、これと反対に、ソルダーボール３０の方向に電子素子２０を配置することも勿論可能である。
【００５２】
図４は、本発明の好ましい第１実施例による電子素子を内蔵した印刷回路基板を示す断面図であり、図５は、本発明の好ましい第２実施例による電子素子を内蔵した印刷回路基板を示す断面図であり、図６は、本発明の好ましい第３実施例による電子素子を内蔵した印刷回路基板を示す断面図である。図４ないし図６を参照すると、メタル基板１０、絶縁層１２、内層回路１４、キャビティ１６、チップボンド１８、電子素子２０、電極２２、外１層回路２４、外２層回路２６、ソルダーレジスト２８、ソルダーボール３０が示されている。
【００５３】
本発明による電子素子を内蔵した印刷回路基板は、上述した工程に応じて製造されるし、よって、基本的にメタル基板１０、メタル基板１０の表面に形成される絶縁層１２、絶縁層１２に積層される内層回路１４、メタル基板１０の一部を除去して形成されるキャビティ１６及びキャビティ１６に内蔵される電子素子２０を備える。
【００５４】
メタル基板１０は、剛性及び熱伝導性が優れて、メタル基板１０による電気伝導を制御するために電気絶縁化が可能な材質を含むことが好ましい。通常、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などが用いられる。
【００５５】
メタル基板１０の表面を絶縁化して電気伝導を制御するために形成される絶縁層１２は、上述したようにアノダイジングにより陽極酸化層に形成される。陽極酸化層は多数の気孔により表面粗度（ｒｏｕｇｈｎｅｓｓ）が粗くなり、結果的にその上に積層されるメッキ層との結合力が向上される。ここで、内部の気孔は今後基板の信頼性に影響を及ぼす可能性があるので、アノダイジングなどの処理の後、気孔はエポキシ（Ｅｐｏｘｙ）などで充填することが好ましい。
【００５６】
電子素子２０を内蔵するために、メタル基板１０内に形成されるキャビティ１６は、ウェットエッチングにより形成することが加工費用の側面で有利である。キャビティ１６に電子素子２０を固着させて内蔵するためにチップボンド１８を介在する。チップボンド１８は、電子素子２０より発生される熱の放出、電子素子２０のポジショニングなどの役目をするので、エポキシ系の樹脂に放熱特性及び揺変性を高めるためにＳｉＯ２などのフィラーを添加して製造することができる。
【００５７】
キャビティ１６にチップボンド１８をディスぺンシングし、電子素子２０を位置させた後、メタル基板１０を加熱してチップボンド１８を硬化させて電子素子２０を基板に固着させる。こうして、電子素子２０が基板に内蔵されるし、電子素子２０と基板が一体に挙動することができるようになる。メタル基板１０にキャビティ１６の形成された部分は他の部分より相対的に剛性が低くなるが、電子素子２０を内蔵することでこれを補完することができる。
【００５８】
内層回路１４及び電子素子２０の電極２２に対応して、サブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）など従来の回路パターンの形成工法を適用することで、外１層回路２４、外２層回路２６など複数の外層回路が積層されて多層印刷回路基板が製造される。ＢＧＡを形成する場合には、ソルダーレジスト２８が開放された部分にソルダーボール３０が付着される。
【００５９】
図４は、部品（Ｃｏｍｐｏｎｅｎｔ）実装面の方向に電子素子（ＩＣチップなど）を内蔵した場合を示したが、本発明が、必ず内蔵される電子素子の方向に限定されるものではないし、キャビティの形成位置に応じて図５のようにソルダーボール方向にも電子素子（ＩＣチップなど）を内蔵することは勿論可能である。
【００６０】
また、図４及び図５は、内蔵される電子素子とコア層の高さを調節するためにキャビティを形成した場合を示したが、積層工程中で活用される材質の種類と厚さに応じて図６のようにキャビティを形成しないでコア部材であるメタル基板の表面に直接電子素子を実装する工程に替えることもできる。
【００６１】
本発明の技術思想が上述の実施例で具体的に記述されたが、上述の実施例はその説明のためのものであって、その制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることが分かるだろう。
【図面の簡単な説明】
【００６２】
【図１】従来技術による電子素子を内蔵した印刷回路基板を示す断面図である。
【図２】本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造方法を示すフローチャートである。
【図３】本発明の好ましい一実施例による電子素子を内蔵した印刷回路基板の製造工程を示すフローである。
【図４】本発明の好ましい第１実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【図５】本発明の好ましい第２実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【図６】本発明の好ましい第３実施例による電子素子を内蔵した印刷回路基板を示す断面図である。
【符号の説明】
【００６３】
１０：メタル基板１２：絶縁層１４：内層回路１６：キャビティ１８：チップボンド２０：電子素子２２：電極２４：外１層回路２６：外２層回路２８：ソルダーレジスト３０：ソルダーボール
【特許請求の範囲】
【請求項１】
コア部材としてメタル基板を使用し、前記メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、 （ａ）前記メタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する段階と、 （ｂ）前記絶縁層に内層回路を形成する段階と、 （ｃ）前記電子素子が内蔵される位置に対応して前記メタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階と、 （ｄ）前記キャビティにチップボンド（ｃｈｉｐ ｂｏｎｄ）を介在して前記電子素子を内蔵する段階と、 （ｅ）前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法。
【請求項２】
コア部材としてメタル基板を使用し、前記メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、 （ａ）前記メタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する段階と、 （ｂ）前記絶縁層に内層回路を形成し、チップボンド（ｃｈｉｐ ｂｏｎｄ）を介在して前記電子素子を内蔵する段階と、 （ｃ）前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法。
【請求項３】
前記メタル基板は、電気絶縁化が可能な材質を含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項４】
前記メタル基板は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含む請求項３に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項５】
前記段階（ｃ）は、ウェット（ｗｅｔ）エッチングにより行われる請求項１に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項６】
前記段階（ａ）の前に、前記メタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）する段階をさらに含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項７】
前記チップボンドは揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項８】
前記チップボンドは、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含む請求項７に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項９】
前記段階（ｄ）は、前記メタル基板を加熱して前記チップボンドを硬化させる段階を含む請求項１に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項１０】
前記段階（ｂ）は、前記メタル基板を加熱して前記チップボンドを硬化させる段階を含む請求項２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項１１】
メタル基板と、 前記メタル基板の表面に形成される陽極酸化層と、 前記陽極酸化層に形成される内層回路と、 前記メタル基板にチップボンドを介在して結合される電子素子と、前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して前記メタル基板に積層される外層回路を含む電子素子を内蔵した印刷回路基板。
【請求項１２】
前記メタル基板の一部が除去されて形成されるキャビティをさらに含み、前記電子素子が前記キャビティに内蔵される請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１３】
前記キャビティは、前記メタル基板をウェット（ｗｅｔ）エッチングして形成される請求項１２に記載の電子素子を内蔵した印刷回路基板。
【請求項１４】
前記メタル基板は、電気絶縁化が可能な材質を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１５】
前記メタル基板は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１６】
前記チップボンドは、揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１７】
前記チップボンドは、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含む請求項１６に記載の電子素子を内蔵した印刷回路基板。
【請求項１８】
前記電子素子は、前記メタル基板を加熱して前記チップボンドを硬化させて結合される請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１】
コア部材としてメタル基板を使用し、前記メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、 （ａ）前記メタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する段階と、 （ｂ）前記絶縁層に内層回路を形成する段階と、 （ｃ）前記電子素子が内蔵される位置に対応して前記メタル基板をエッチングしてキャビティ（ｃａｖｉｔｙ）を形成する段階と、 （ｄ）前記キャビティにチップボンド（ｃｈｉｐ ｂｏｎｄ）を介在して前記電子素子を内蔵する段階と、 （ｅ）前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法。
【請求項２】
コア部材としてメタル基板を使用し、前記メタル基板内に電子素子が内蔵される印刷回路基板を製造する方法において、 （ａ）前記メタル基板の表面をアノダイジング（Ａｎｏｄｉｚｉｎｇ）して絶縁層を形成する段階と、 （ｂ）前記絶縁層に内層回路を形成し、チップボンド（ｃｈｉｐ ｂｏｎｄ）を介在して前記電子素子を内蔵する段階と、 （ｃ）前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して外層回路を積層して形成する段階とを含む電子素子を内蔵した印刷回路基板の製造方法。
【請求項３】
前記メタル基板は、電気絶縁化が可能な材質を含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項４】
前記メタル基板は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含む請求項３に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項５】
前記段階（ｃ）は、ウェット（ｗｅｔ）エッチングにより行われる請求項１に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項６】
前記段階（ａ）の前に、前記メタル基板の表面を洗浄（ｃｌｅａｎｉｎｇ）する段階をさらに含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項７】
前記チップボンドは揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含む請求項１または２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項８】
前記チップボンドは、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含む請求項７に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項９】
前記段階（ｄ）は、前記メタル基板を加熱して前記チップボンドを硬化させる段階を含む請求項１に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項１０】
前記段階（ｂ）は、前記メタル基板を加熱して前記チップボンドを硬化させる段階を含む請求項２に記載の電子素子を内蔵した印刷回路基板の製造方法。
【請求項１１】
メタル基板と、 前記メタル基板の表面に形成される陽極酸化層と、 前記陽極酸化層に形成される内層回路と、 前記メタル基板にチップボンドを介在して結合される電子素子と、前記内層回路の形成された位置及び前記電子素子の電極の位置に対応して前記メタル基板に積層される外層回路を含む電子素子を内蔵した印刷回路基板。
【請求項１２】
前記メタル基板の一部が除去されて形成されるキャビティをさらに含み、前記電子素子が前記キャビティに内蔵される請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１３】
前記キャビティは、前記メタル基板をウェット（ｗｅｔ）エッチングして形成される請求項１２に記載の電子素子を内蔵した印刷回路基板。
【請求項１４】
前記メタル基板は、電気絶縁化が可能な材質を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１５】
前記メタル基板は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）の中の一つ以上を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１６】
前記チップボンドは、揺変性（ｔｈｉｘｏｔｒｏｐｙ）を有する材質を含む請求項１１に記載の電子素子を内蔵した印刷回路基板。
【請求項１７】
前記チップボンドは、フィラー（ｆｉｌｌｅｒ）としてＳｉＯ２を含む請求項１６に記載の電子素子を内蔵した印刷回路基板。
【請求項１８】
前記電子素子は、前記メタル基板を加熱して前記チップボンドを硬化させて結合される請求項１１に記載の電子素子を内蔵した印刷回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１０３５４８（Ｐ２０１０−１０３５４８Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００９−２８２０４７（Ｐ２００９−２８２０４７）
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【分割の表示】特願２００６−２７０２４７（Ｐ２００６−２７０２４７）の分割
【原出願日】平成１８年１０月２日（２００６．１０．２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【分割の表示】特願２００６−２７０２４７（Ｐ２００６−２７０２４７）の分割
【原出願日】平成１８年１０月２日（２００６．１０．２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]