電子部品内蔵基板
【課題】基体内に設けられたフィルタを構成する素子間の結合を抑制することができ、所望の特性を有する電子部品内蔵基板を提供する。
【解決手段】電子部品内蔵基板１は、複数の絶縁層１１，１２，１３の積層体からなる基体１０と、基体１０に内蔵された電子部品３と、基体１０に内蔵され、電子部品３の端子３ａに接続されるフィルタ回路部とを備え、フィルタ回路部２が、複数の絶縁層１１，１２，１３のうち電子部品３を収容する絶縁層１２を貫通するビア２１，２２でそれぞれ構成されるインダクタＬ１，Ｌ２を有しており、さらに、ビア２１の少なくとも一部とビア２２の少なくとも一部が、電子部品３によって死角となるような位置に配置されたものである。
【解決手段】電子部品内蔵基板１は、複数の絶縁層１１，１２，１３の積層体からなる基体１０と、基体１０に内蔵された電子部品３と、基体１０に内蔵され、電子部品３の端子３ａに接続されるフィルタ回路部とを備え、フィルタ回路部２が、複数の絶縁層１１，１２，１３のうち電子部品３を収容する絶縁層１２を貫通するビア２１，２２でそれぞれ構成されるインダクタＬ１，Ｌ２を有しており、さらに、ビア２１の少なくとも一部とビア２２の少なくとも一部が、電子部品３によって死角となるような位置に配置されたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板に関する。
【背景技術】
【０００２】
近年、携帯電話や移動体通信に用いられる電子機器などの小型化に対する要求が高まる中、これらに搭載される電子部品の小型化のみならず、実装基板自体の小型化も切望されている。このような状況下、実装基板内部に導体パターンによってインダクタやキャパシタを構成することにより、部品点数を減少させ、小型化および高密度化実装を実現することを企図した配線基板が提案されている（特許文献１参照）。また、半導体装置のような電子部品を基板内に内蔵する技術なども提案されている（特許文献２参照）。
【特許文献１】特開２００４−２５４２５７号公報
【特許文献２】特開平０５−２１１２７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の如く、実装基板内部にフィルタを形成する際、近時の小型化の要求に応えるべく、これらインダクタやキャパシタなどの構成素子を近接配置すればするほど、それらの素子間に誘導性や容量性の結合が生じてしまい、設計通りのフィルタ特性が得られないことがある。また、それらの結合の度合いがほぼ一定（固定値）であれば、それらの結合の度合いを予め予測して設計に反映させることにより対処することも考えられるが、実際上、製品製造においては無視し得ない程度のばらつきが生じてしまい、これによりフィルタ特性に影響を与える結合の度合い自体がばらついてしまい易い傾向にあるため、設計上の対処が困難となり、最終的に所望のフィルタ特性が得られないという問題がある。
【０００４】
そこで、本発明は上記の事情に鑑みてなされたものであり、基体に設けられたフィルタを構成する素子間の結合を抑制することができ、所望の特性を有する電子部品内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容（埋設）された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、それら複数のビアのうちの一方のビアの少なくとも一部と、それら複数のビアのうち他方のビアの少なくとも一部が、電子部品によって死角となるような位置に配置されたものである。
【０００６】
上記構成では、電子部品が収容された絶縁層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部、好ましくは全部同士が、電子部品によって死角となるような状態で配置されている。よって、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体を大きくすることなく、電子部品の大きさの分だけビア同士を離間させることができるとともに、ビア同士が電子部品によって物理的かつ電磁的に遮蔽されるので、ビア間に結合が生じてしまうことを有効に抑制することができる。
【０００７】
また、電子部品が収容された絶縁層は、通常、他の絶縁層よりも厚くされているおり、そのような比較的厚い絶縁層を貫通するビアによってインダクタを形成することにより、他の絶縁層を貫通するビアを形成した場合に比してビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。なお、比較的薄い複数の絶縁層を貫通するようにビアを形成してビア長を長くすることも考えられるが、その場合には、ビア接続用のビアキャップ同士が容量性の結合を生じてしまい、フィルタ特性を悪化させるおそれがあり、また、ビア・オン・ビアの形成のために工数が余計に必要となってしまい、生産性の観点からも好ましくないのに対し、本発明の場合には、厚い絶縁層を利用しているので、そのような問題が生起されることを防止できる。
【０００８】
また、換言すれば、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、電子部品が前記複数のビアの間に介在するように配置されたものである。
【０００９】
好ましくは、フィルタ回路部は、上記一方のビアと上記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する。このように、ビア同士を接続する導体パターンを電子部品の端子形成面とは反対側に設けることにより、電子部品の端子を介した電子部品の内部回路との結合をも抑制することができ、また、ノイズ等が電子部品の内部回路に流入または伝達してしまうことが防止される。
【００１０】
さらに、好ましくは、電子部品の端子形成面とは反対側の面に形成された金属層を備える。このような構成により、電子部品が収容された絶縁層が比較的誘電率の高い材料で形成されていたとしても、導体パターンと電子部品の内部回路との結合の発生を確実に抑制することができる。
【発明の効果】
【００１１】
本発明によれば、フィルタ回路部のインダクタを構成する複数のビア同士が、電子部品によって死角となるように配置され、換言すれば、電子部品がそれらの複数のビア間に介在しているので、電子部品による物理的な遮蔽効果によりビア間の結合の発生を抑制することができ、これにより、所望の特性を有する電子部品内蔵基板を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１３】
（第１実施形態）
図１は、本発明による電子部品内蔵基板の第１実施形態の概略構成を示す断面図である。図２は、図１に示す電子部品内蔵基板に内蔵されたフィルタ回路部の構成を示す等価回路図である。
【００１４】
電子部品内蔵基板１は、複数の絶縁層１１，１２，１３の積層体から構成されている基体１０に電子部品３が内蔵されたものであり、より具体的には、電子部品３が絶縁層１２中に収容されている。また、絶縁層１１および絶縁層１２には、ビア２１が貫通するように穿設されており、これによりインダクタＬ１が構成されている。また、絶縁層１２には、ビア２２も貫通するように設けられており、これによりインダクタＬ２が構成されている。なお、ビアが長くなるほど、インダクタンスは大きくなり、よって、インダクタＬ１単体のインダクタンスは、インダクタＬ２単体のインダクタンスよりも大きい傾向にある。
【００１５】
ビア２１およびビア２２の一端（図示上端）は、絶縁層１２の図示上面または図示上面側に形成された導体パターン３１、すなわち、電子部品３の端子形成面（図示下面）とは反対側に形成された導体パターン３１により接続されている。また、絶縁層１１上には導体パターン３２が形成されており、これにより、電子部品３の端子３ａとビア２２の他端が接続されている。
【００１６】
さらに、電子部品３の端子３ｂは、絶縁層１１上に形成された導体パターン３３に接続されている。導体パターン３３および導体パターン３１は、絶縁層１２を介して対向するように配置されており、これらからキャパシタＣ１が構成されている。またさらに、導体パターン３３は、絶縁層１１を貫通するように設けられたビア２４を介して接地層３４に接続されている。
【００１７】
ビア２２は、導体パターン３２を介して、絶縁層１１を貫通するビア２３に接続されている。ビア２３の図示下端部は、絶縁層１１の図示下部に形成された導体パターン３５に接続されている。また、導体パターン３５および接地層３４は、対向するように配置されており、端部がそれぞれ導体パターン３５及び接地層３４に接続されるようにキャパシタＣ２が設けられている。
【００１８】
ここで、かかる構成を有する電子部品内蔵基板１を製造するための方法としては、特に制限されず、例えば絶縁層１１，１２，１３がセラミックスからなる場合であれば、キャビティ及びビア用の孔が形成された誘電体セラミックグリーンシートに導体ペーストを塗布して電極、導体パターン及びビアを形成して焼成した後、そのキャビティ内に電子部品を実装し、別工程にて電極、導体パターン及びビアが形成されて焼成されたセラミック基板をそのキャビティを覆うように張り合わせ、最後に基板表面に他の電子部品を実装することにより製作することができる。あるいは、絶縁層１１，１２，１３がフッ素樹脂やガラスエポキシ樹脂、ポリイミド樹脂のような樹脂からなる場合であれば、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行い、ビア導体を形成して積層プレスすることによって製作してもよい。
【００１９】
また、絶縁層１１，１２，１３には、アルミナセラミックス、ムライトセラミックスなどのセラミック材料やガラスセラミックスなどの無機系材料、あるいは四フッ化エチレン樹脂（ポリテトラフルオロエチレン：ＰＴＦＥ）、四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂：ＥＴＦＥ）、四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂：ＰＦＡ）などのフッ素樹脂やガラスエポキシ樹脂、ポリイミド等の樹脂系材料が用いられる。
【００２０】
また、導体パターンなどを構成する導体材料には、例えば、Ｃｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｔａ2Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたものなどが用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法などにより形成される。
【００２１】
図２に示すように、電子部品内蔵基板１におけるフィルタ回路部２は、直列接続されたインダクタＬ１およびインダクタＬ２と、インダクタＬ２の両端に接続された２つのキャパシタＣ１，Ｃ２とを有するローパスフィルタである。フィルタ回路部２の入力端（Ｖin）がビア２１から構成されるインダクタＬ１の図示下端（図１）により構成され、フィルタ回路部２の出力端（Ｖout）が電子部品３の端子３ａに接続される。キャパシタＣ１，Ｃ２のキャパシタンスおよびインダクタＬ１，Ｌ２のインダクタンスを調整することにより、所望のローパス特性を有するローパスフィルタ、例えば、電源からの高周波ノイズを除去して、所定の電源出力を電子部品３に供給するデカップリング回路などを得ることできる。
【００２２】
ここで、図３は、電子部品３、ビア２１およびビア２２の配置を幾何学的に示す模式平面図である。図３は、電子部品３をその端子形成面側から見た図である。図示の如く、電子部品内蔵基板１では、フィルタ回路部２の構成素子の一つであるビア２１（インダクタＬ１）の少なくとも一部と、同ビア２２（インダクタＬ２）の少なくとも一部が、電子部品３によって死角となるような位置に配置されている。
【００２３】
より詳細には、図３に示すように、ビア２１は、ビア２２に対して、電子部品３により影になる領域Ａ（図中、斜線で示す領域）に配置されている。ここで、「影になる領域Ａ」とは、平面視において、ビア２２に外接し、かつ、電子部品３の外形に接する線Ｂ（図中、点線で示す直線）よりも内側（電子部品３側）の領域を示す。なお、ビア２１の全体が、領域Ａに配置されることが好ましいが、ビア２１の一部が領域Ａの外に位置していてもかまない。また、図３においては、ビア２２を基準に説明したが、ビア２１を基準にして領域Ａを画定し、ビア２２が上記と同様の配置関係、すなわち、ビア２２の少なくも一部がその領域Ａ内に存していてももちろんよい。さらに言えば、電子部品３が、ビア２１，２２間に介在するように配置されていると言い換えることもできる。
【００２４】
また、例えば、フィルタ回路部２がインダクタＬ１，Ｌ２の他に、インダクタＬ３，Ｌ４（図３参照）を含んでいる場合には、全てのインダクタＬ１，Ｌ２，Ｌ３，Ｌ４のそれぞれの少なくとも一部同士が、電子部品３によって互いに死角となるような位置に配置されていることが好ましい。
【００２５】
このような構成を有する電子部品内蔵基板１によれば、フィルタ回路部２の構成素子であるインダクタＬ１，Ｌ２を構成するビア２１，２２同士が、電子部品３によって死角となるような位置に配置されているので、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体の寸法形状を増大させることなく、電子部品の大きさの分だけビア２１，２２同士を離間させることができるとともに、ビア２１，２２同士が電子部品３によって物理的かつ電磁的に遮蔽されるので、ビア２１，２２間に結合が生じてしまうことを有効に抑制することができる。これにより、所望の特性を有するフィルタ回路部２を備える電子部品内蔵基板を実現可能となる。
【００２６】
また、電子部品３が収容された絶縁層１２は、通常、他の絶縁層１１，１３よりも厚くされており、そのような比較的厚い絶縁層１２を貫通するビア２１，２２によってインダクタＬ１，Ｌ２が構成されるので、他の絶縁層１１，１３のみを用いてビア２１，２２を形成した場合に比してそれらのビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。さらに、比較的薄い複数の絶縁層を連通するようにビアを形成してビア長を長くする場合に比して、そのような場合に必要となるビア接続用のビアキャップ同士に容量性の結合を生じてしまうといった不都合がないので、フィルタ特性をより一層向上させることができる。
【００２７】
さらに、フィルタ回路部２の構成要素であるビア２１，２２同士を接続する導体パターン３１を電子部品３の端子形成面とは反対側に設けることにより、導体パターン３１と電子部品３の端子３ａ，３ｂとが近接したり直接的に対向配置されたりしないので、導体パターン３１と電子部品３の内部回路とが、端子３ａ，３ｂを介して結合してしまうことを抑制でき、電子部品３の内部回路へのノイズ等の流入または伝達を有効に防止することができる。これにより、フィルタ特性が更に向上され、しかも電子部品３の機能動作を保護することができる。
【００２８】
（第２実施形態）
図４は、第２実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。この第２実施形態にかかる電子部品内蔵基板１は、電子部品３の端子形成面（図示下面）とは反対側の面（図示上面）に金属層４が形成されていること以外は、第１実施形態に係る電子部品内蔵基板１と同様に構成されたものである。この金属層４の材料は特に限定されるものではない。
【００２９】
かかる構成の第２実施形態に係る電子部品内蔵基板１によれば、電子部品３の端子形成面とは反対側の面に金属層４が形成されているので、キャパシタＣ１の十分なキャパシタンスを得るために、電子部品３が収容された絶縁層１２が他の絶縁層１１、１３に比して比較的誘電率の高い材料で形成されていたとしても、金属層４の遮蔽効果により、導体パターン３１と電子部品３の内部回路との結合を確実に抑制することができる。
【００３０】
なお、上述したとおり、本発明は、上述した各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、フィルタ回路部２としてローパスフィルタに代えて、他の構成素子が組み合わされたローパスフィルタ、ハイパスフィルタ、バンドパスフィルタなどを採用してもよい。
【００３１】
また、フィルタ回路部２を構成するインダクタＬ１，Ｌ２に代えてまたは加えて、そのようなビア単体により形成されたインダクタ以外にも、ビアと導体パターンとから形成されたスパイラル状のパターン構造を有する積層型インダクタなどを含んでいてもよい。さらに、電子部品内蔵基板１は、電子部品３以外にも他の電子部品や回路を内蔵していてもよい。またさらに、絶縁層１１，１２，１３の厚さを変えたり、これらに高誘電率材料を用いたり、磁性体を混ぜたりしてもよい。
【産業上の利用可能性】
【００３２】
以上説明した通り、本発明の電子部品内蔵基板によれば、電子部品が収容された樹脂層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部同士が、電子部品によって死角となるような状態で配置されており、これにより、ビア間に誘導性や容量性の結合が生起されることが抑止され、その結果、所望の優れたフィルタ特性を得ることができるので、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板、および、それらを備える携帯電話や移動体通信に用いられる電子機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広くかつ有効に利用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明による電子部品内蔵基板の第１実施形態の概略構成を示す断面図である。
【図２】図１に示す電子部品内蔵基板に内蔵されるフィルタ回路部の構成を示す等価回路図である。
【図３】電子部品３、ビア２１およびビア２２の配置を幾何学的に示す模式平面図である。
【図４】第２実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。
【符号の説明】
【００３４】
１…電子部品内蔵基板、２…フィルタ回路部、３…電子部品、３ａ，３ｂ…端子、４…金属層、１０…基体、１１，１２，１３…絶縁層、２１，２２，２３，２４…ビア、３１…導体パターン、３２，３３，３５…導体パターン、３４…接地層、Ａ…領域、Ｃ１，Ｃ２…キャパシタ、Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ。
【技術分野】
【０００１】
本発明は、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板に関する。
【背景技術】
【０００２】
近年、携帯電話や移動体通信に用いられる電子機器などの小型化に対する要求が高まる中、これらに搭載される電子部品の小型化のみならず、実装基板自体の小型化も切望されている。このような状況下、実装基板内部に導体パターンによってインダクタやキャパシタを構成することにより、部品点数を減少させ、小型化および高密度化実装を実現することを企図した配線基板が提案されている（特許文献１参照）。また、半導体装置のような電子部品を基板内に内蔵する技術なども提案されている（特許文献２参照）。
【特許文献１】特開２００４−２５４２５７号公報
【特許文献２】特開平０５−２１１２７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の如く、実装基板内部にフィルタを形成する際、近時の小型化の要求に応えるべく、これらインダクタやキャパシタなどの構成素子を近接配置すればするほど、それらの素子間に誘導性や容量性の結合が生じてしまい、設計通りのフィルタ特性が得られないことがある。また、それらの結合の度合いがほぼ一定（固定値）であれば、それらの結合の度合いを予め予測して設計に反映させることにより対処することも考えられるが、実際上、製品製造においては無視し得ない程度のばらつきが生じてしまい、これによりフィルタ特性に影響を与える結合の度合い自体がばらついてしまい易い傾向にあるため、設計上の対処が困難となり、最終的に所望のフィルタ特性が得られないという問題がある。
【０００４】
そこで、本発明は上記の事情に鑑みてなされたものであり、基体に設けられたフィルタを構成する素子間の結合を抑制することができ、所望の特性を有する電子部品内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容（埋設）された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、それら複数のビアのうちの一方のビアの少なくとも一部と、それら複数のビアのうち他方のビアの少なくとも一部が、電子部品によって死角となるような位置に配置されたものである。
【０００６】
上記構成では、電子部品が収容された絶縁層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部、好ましくは全部同士が、電子部品によって死角となるような状態で配置されている。よって、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体を大きくすることなく、電子部品の大きさの分だけビア同士を離間させることができるとともに、ビア同士が電子部品によって物理的かつ電磁的に遮蔽されるので、ビア間に結合が生じてしまうことを有効に抑制することができる。
【０００７】
また、電子部品が収容された絶縁層は、通常、他の絶縁層よりも厚くされているおり、そのような比較的厚い絶縁層を貫通するビアによってインダクタを形成することにより、他の絶縁層を貫通するビアを形成した場合に比してビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。なお、比較的薄い複数の絶縁層を貫通するようにビアを形成してビア長を長くすることも考えられるが、その場合には、ビア接続用のビアキャップ同士が容量性の結合を生じてしまい、フィルタ特性を悪化させるおそれがあり、また、ビア・オン・ビアの形成のために工数が余計に必要となってしまい、生産性の観点からも好ましくないのに対し、本発明の場合には、厚い絶縁層を利用しているので、そのような問題が生起されることを防止できる。
【０００８】
また、換言すれば、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、電子部品が前記複数のビアの間に介在するように配置されたものである。
【０００９】
好ましくは、フィルタ回路部は、上記一方のビアと上記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する。このように、ビア同士を接続する導体パターンを電子部品の端子形成面とは反対側に設けることにより、電子部品の端子を介した電子部品の内部回路との結合をも抑制することができ、また、ノイズ等が電子部品の内部回路に流入または伝達してしまうことが防止される。
【００１０】
さらに、好ましくは、電子部品の端子形成面とは反対側の面に形成された金属層を備える。このような構成により、電子部品が収容された絶縁層が比較的誘電率の高い材料で形成されていたとしても、導体パターンと電子部品の内部回路との結合の発生を確実に抑制することができる。
【発明の効果】
【００１１】
本発明によれば、フィルタ回路部のインダクタを構成する複数のビア同士が、電子部品によって死角となるように配置され、換言すれば、電子部品がそれらの複数のビア間に介在しているので、電子部品による物理的な遮蔽効果によりビア間の結合の発生を抑制することができ、これにより、所望の特性を有する電子部品内蔵基板を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１３】
（第１実施形態）
図１は、本発明による電子部品内蔵基板の第１実施形態の概略構成を示す断面図である。図２は、図１に示す電子部品内蔵基板に内蔵されたフィルタ回路部の構成を示す等価回路図である。
【００１４】
電子部品内蔵基板１は、複数の絶縁層１１，１２，１３の積層体から構成されている基体１０に電子部品３が内蔵されたものであり、より具体的には、電子部品３が絶縁層１２中に収容されている。また、絶縁層１１および絶縁層１２には、ビア２１が貫通するように穿設されており、これによりインダクタＬ１が構成されている。また、絶縁層１２には、ビア２２も貫通するように設けられており、これによりインダクタＬ２が構成されている。なお、ビアが長くなるほど、インダクタンスは大きくなり、よって、インダクタＬ１単体のインダクタンスは、インダクタＬ２単体のインダクタンスよりも大きい傾向にある。
【００１５】
ビア２１およびビア２２の一端（図示上端）は、絶縁層１２の図示上面または図示上面側に形成された導体パターン３１、すなわち、電子部品３の端子形成面（図示下面）とは反対側に形成された導体パターン３１により接続されている。また、絶縁層１１上には導体パターン３２が形成されており、これにより、電子部品３の端子３ａとビア２２の他端が接続されている。
【００１６】
さらに、電子部品３の端子３ｂは、絶縁層１１上に形成された導体パターン３３に接続されている。導体パターン３３および導体パターン３１は、絶縁層１２を介して対向するように配置されており、これらからキャパシタＣ１が構成されている。またさらに、導体パターン３３は、絶縁層１１を貫通するように設けられたビア２４を介して接地層３４に接続されている。
【００１７】
ビア２２は、導体パターン３２を介して、絶縁層１１を貫通するビア２３に接続されている。ビア２３の図示下端部は、絶縁層１１の図示下部に形成された導体パターン３５に接続されている。また、導体パターン３５および接地層３４は、対向するように配置されており、端部がそれぞれ導体パターン３５及び接地層３４に接続されるようにキャパシタＣ２が設けられている。
【００１８】
ここで、かかる構成を有する電子部品内蔵基板１を製造するための方法としては、特に制限されず、例えば絶縁層１１，１２，１３がセラミックスからなる場合であれば、キャビティ及びビア用の孔が形成された誘電体セラミックグリーンシートに導体ペーストを塗布して電極、導体パターン及びビアを形成して焼成した後、そのキャビティ内に電子部品を実装し、別工程にて電極、導体パターン及びビアが形成されて焼成されたセラミック基板をそのキャビティを覆うように張り合わせ、最後に基板表面に他の電子部品を実装することにより製作することができる。あるいは、絶縁層１１，１２，１３がフッ素樹脂やガラスエポキシ樹脂、ポリイミド樹脂のような樹脂からなる場合であれば、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行い、ビア導体を形成して積層プレスすることによって製作してもよい。
【００１９】
また、絶縁層１１，１２，１３には、アルミナセラミックス、ムライトセラミックスなどのセラミック材料やガラスセラミックスなどの無機系材料、あるいは四フッ化エチレン樹脂（ポリテトラフルオロエチレン：ＰＴＦＥ）、四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂：ＥＴＦＥ）、四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂：ＰＦＡ）などのフッ素樹脂やガラスエポキシ樹脂、ポリイミド等の樹脂系材料が用いられる。
【００２０】
また、導体パターンなどを構成する導体材料には、例えば、Ｃｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｔａ2Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたものなどが用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法などにより形成される。
【００２１】
図２に示すように、電子部品内蔵基板１におけるフィルタ回路部２は、直列接続されたインダクタＬ１およびインダクタＬ２と、インダクタＬ２の両端に接続された２つのキャパシタＣ１，Ｃ２とを有するローパスフィルタである。フィルタ回路部２の入力端（Ｖin）がビア２１から構成されるインダクタＬ１の図示下端（図１）により構成され、フィルタ回路部２の出力端（Ｖout）が電子部品３の端子３ａに接続される。キャパシタＣ１，Ｃ２のキャパシタンスおよびインダクタＬ１，Ｌ２のインダクタンスを調整することにより、所望のローパス特性を有するローパスフィルタ、例えば、電源からの高周波ノイズを除去して、所定の電源出力を電子部品３に供給するデカップリング回路などを得ることできる。
【００２２】
ここで、図３は、電子部品３、ビア２１およびビア２２の配置を幾何学的に示す模式平面図である。図３は、電子部品３をその端子形成面側から見た図である。図示の如く、電子部品内蔵基板１では、フィルタ回路部２の構成素子の一つであるビア２１（インダクタＬ１）の少なくとも一部と、同ビア２２（インダクタＬ２）の少なくとも一部が、電子部品３によって死角となるような位置に配置されている。
【００２３】
より詳細には、図３に示すように、ビア２１は、ビア２２に対して、電子部品３により影になる領域Ａ（図中、斜線で示す領域）に配置されている。ここで、「影になる領域Ａ」とは、平面視において、ビア２２に外接し、かつ、電子部品３の外形に接する線Ｂ（図中、点線で示す直線）よりも内側（電子部品３側）の領域を示す。なお、ビア２１の全体が、領域Ａに配置されることが好ましいが、ビア２１の一部が領域Ａの外に位置していてもかまない。また、図３においては、ビア２２を基準に説明したが、ビア２１を基準にして領域Ａを画定し、ビア２２が上記と同様の配置関係、すなわち、ビア２２の少なくも一部がその領域Ａ内に存していてももちろんよい。さらに言えば、電子部品３が、ビア２１，２２間に介在するように配置されていると言い換えることもできる。
【００２４】
また、例えば、フィルタ回路部２がインダクタＬ１，Ｌ２の他に、インダクタＬ３，Ｌ４（図３参照）を含んでいる場合には、全てのインダクタＬ１，Ｌ２，Ｌ３，Ｌ４のそれぞれの少なくとも一部同士が、電子部品３によって互いに死角となるような位置に配置されていることが好ましい。
【００２５】
このような構成を有する電子部品内蔵基板１によれば、フィルタ回路部２の構成素子であるインダクタＬ１，Ｌ２を構成するビア２１，２２同士が、電子部品３によって死角となるような位置に配置されているので、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体の寸法形状を増大させることなく、電子部品の大きさの分だけビア２１，２２同士を離間させることができるとともに、ビア２１，２２同士が電子部品３によって物理的かつ電磁的に遮蔽されるので、ビア２１，２２間に結合が生じてしまうことを有効に抑制することができる。これにより、所望の特性を有するフィルタ回路部２を備える電子部品内蔵基板を実現可能となる。
【００２６】
また、電子部品３が収容された絶縁層１２は、通常、他の絶縁層１１，１３よりも厚くされており、そのような比較的厚い絶縁層１２を貫通するビア２１，２２によってインダクタＬ１，Ｌ２が構成されるので、他の絶縁層１１，１３のみを用いてビア２１，２２を形成した場合に比してそれらのビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。さらに、比較的薄い複数の絶縁層を連通するようにビアを形成してビア長を長くする場合に比して、そのような場合に必要となるビア接続用のビアキャップ同士に容量性の結合を生じてしまうといった不都合がないので、フィルタ特性をより一層向上させることができる。
【００２７】
さらに、フィルタ回路部２の構成要素であるビア２１，２２同士を接続する導体パターン３１を電子部品３の端子形成面とは反対側に設けることにより、導体パターン３１と電子部品３の端子３ａ，３ｂとが近接したり直接的に対向配置されたりしないので、導体パターン３１と電子部品３の内部回路とが、端子３ａ，３ｂを介して結合してしまうことを抑制でき、電子部品３の内部回路へのノイズ等の流入または伝達を有効に防止することができる。これにより、フィルタ特性が更に向上され、しかも電子部品３の機能動作を保護することができる。
【００２８】
（第２実施形態）
図４は、第２実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。この第２実施形態にかかる電子部品内蔵基板１は、電子部品３の端子形成面（図示下面）とは反対側の面（図示上面）に金属層４が形成されていること以外は、第１実施形態に係る電子部品内蔵基板１と同様に構成されたものである。この金属層４の材料は特に限定されるものではない。
【００２９】
かかる構成の第２実施形態に係る電子部品内蔵基板１によれば、電子部品３の端子形成面とは反対側の面に金属層４が形成されているので、キャパシタＣ１の十分なキャパシタンスを得るために、電子部品３が収容された絶縁層１２が他の絶縁層１１、１３に比して比較的誘電率の高い材料で形成されていたとしても、金属層４の遮蔽効果により、導体パターン３１と電子部品３の内部回路との結合を確実に抑制することができる。
【００３０】
なお、上述したとおり、本発明は、上述した各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、フィルタ回路部２としてローパスフィルタに代えて、他の構成素子が組み合わされたローパスフィルタ、ハイパスフィルタ、バンドパスフィルタなどを採用してもよい。
【００３１】
また、フィルタ回路部２を構成するインダクタＬ１，Ｌ２に代えてまたは加えて、そのようなビア単体により形成されたインダクタ以外にも、ビアと導体パターンとから形成されたスパイラル状のパターン構造を有する積層型インダクタなどを含んでいてもよい。さらに、電子部品内蔵基板１は、電子部品３以外にも他の電子部品や回路を内蔵していてもよい。またさらに、絶縁層１１，１２，１３の厚さを変えたり、これらに高誘電率材料を用いたり、磁性体を混ぜたりしてもよい。
【産業上の利用可能性】
【００３２】
以上説明した通り、本発明の電子部品内蔵基板によれば、電子部品が収容された樹脂層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部同士が、電子部品によって死角となるような状態で配置されており、これにより、ビア間に誘導性や容量性の結合が生起されることが抑止され、その結果、所望の優れたフィルタ特性を得ることができるので、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板、および、それらを備える携帯電話や移動体通信に用いられる電子機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広くかつ有効に利用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明による電子部品内蔵基板の第１実施形態の概略構成を示す断面図である。
【図２】図１に示す電子部品内蔵基板に内蔵されるフィルタ回路部の構成を示す等価回路図である。
【図３】電子部品３、ビア２１およびビア２２の配置を幾何学的に示す模式平面図である。
【図４】第２実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。
【符号の説明】
【００３４】
１…電子部品内蔵基板、２…フィルタ回路部、３…電子部品、３ａ，３ｂ…端子、４…金属層、１０…基体、１１，１２，１３…絶縁層、２１，２２，２３，２４…ビア、３１…導体パターン、３２，３３，３５…導体パターン、３４…接地層、Ａ…領域、Ｃ１，Ｃ２…キャパシタ、Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ。
【特許請求の範囲】
【請求項１】
複数の絶縁層を含む積層体を有する基体と、
前記基体に内蔵された電子部品と、
前記電子部品の端子に接続されたフィルタ回路部と、
を備え、
前記フィルタ回路部は、
前記複数の絶縁層のうち前記電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、前記複数のビアのうちの一方のビアの少なくとも一部と、前記複数のビアのうちの他方のビアの少なくとも一部が、前記電子部品によって死角となるような位置に配置されている、
電子部品内蔵基板。
【請求項２】
前記フィルタ回路部は、前記一方のビアと前記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する、
請求項１記載の電子部品内蔵基板。
【請求項３】
前記電子部品の端子形成面とは反対側の面に形成された金属層を備える、
請求項２記載の電子部品内蔵基板。
【請求項１】
複数の絶縁層を含む積層体を有する基体と、
前記基体に内蔵された電子部品と、
前記電子部品の端子に接続されたフィルタ回路部と、
を備え、
前記フィルタ回路部は、
前記複数の絶縁層のうち前記電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、前記複数のビアのうちの一方のビアの少なくとも一部と、前記複数のビアのうちの他方のビアの少なくとも一部が、前記電子部品によって死角となるような位置に配置されている、
電子部品内蔵基板。
【請求項２】
前記フィルタ回路部は、前記一方のビアと前記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する、
請求項１記載の電子部品内蔵基板。
【請求項３】
前記電子部品の端子形成面とは反対側の面に形成された金属層を備える、
請求項２記載の電子部品内蔵基板。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−４９２４１（Ｐ２００９−４９２４１Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１４９４１（Ｐ２００７−２１４９４１）
【出願日】平成１９年８月２１日（２００７．８．２１）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月２１日（２００７．８．２１）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]