面発光型半導体レーザおよびその製造方法
【課題】 外部接続用の電極パッド等の金属層が形成される領域の絶縁耐圧を高くし、歩留まりを向上させコスト低減を図る。
【解決手段】 ＶＣＳＥＬは、ｎ型ＧａＡｓ基板１０上に、ｎ型の下部ＤＢＲ１２、活性層１４、電流狭窄層１６、ｐ型の上部ＤＢＲ１８を含み、上部ＤＢＲ１８から下部ＤＢＲ１２の一部に至る半導体層を除去することによりポストＰが形成され、ポスト頂部の上部ＤＢＲ１８と電気的に接続された電極パッド２８とｎ型下部ＤＢＲ１２との間に多層絶縁膜が形成されている。多層絶縁膜により絶縁耐圧が向上する。
【解決手段】 ＶＣＳＥＬは、ｎ型ＧａＡｓ基板１０上に、ｎ型の下部ＤＢＲ１２、活性層１４、電流狭窄層１６、ｐ型の上部ＤＢＲ１８を含み、上部ＤＢＲ１８から下部ＤＢＲ１２の一部に至る半導体層を除去することによりポストＰが形成され、ポスト頂部の上部ＤＢＲ１８と電気的に接続された電極パッド２８とｎ型下部ＤＢＲ１２との間に多層絶縁膜が形成されている。多層絶縁膜により絶縁耐圧が向上する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザおよびその製造方法に関し、特に、高次横モードの発振を抑制する技術に関する。
【背景技術】
【０００２】
光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode：以下ＶＣＳＥＬと呼ぶ）への関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。
【０００３】
素子の動作特性を安定化させかつ長い動作寿命を得るため、電極パッド等の金属層下で使用される絶縁膜の耐湿性や耐圧性を向上させる必要がある。このような技術に関する提案が幾つか成されている。例えば特許文献１の半導体装置は、基板上の上層配線を含む絶縁膜上に、第１のＳｉＮ層、ＳｉＯ２層、及び第２のＳｉＮ層を順次積層し、表面保護膜を形成している。これにより、表面保護膜の上層を形成する第２のＳｉＮ層にごくわずかに存在するピンホールを透過して浸入する水分を吸水性のあるＳｉＯ２層で吸収するようにしている。
【０００４】
特許文献２は、ＬＥＤアレイにおいて、配線層と基板との層間絶縁膜がアルミナ膜と第二絶縁膜の積層膜で構成され、アルミナ膜および第二絶縁膜の形成時にそれぞれピンホールが生じても両膜のピンホール同士が重なる確率は非常に低く、結果的にピンホールが少ない絶縁膜を得るものである。
【０００５】
特許文献３は、共振型ダイオードにおいて、絶縁材料からなる耐湿性保護膜を形成し、耐湿性保護膜の膜厚を波長の１／２の整数倍とするものである。好ましくは、耐湿性保護膜は、酸化ケイ素および窒化ケイ素から構成される。
【０００６】
特許文献４は、ＶＣＳＥＬ構造を部分的に貫通する酸化空洞を形成し、酸化空洞の表面上に第１のパッシベーションとして窒化珪素（ＳｉＮ）を形成し、この上に第２のパッシベーションとして、シリコンオキシナイトライド（ＳｉＯＮ）を形成し、いずれか一方のパッシベーションに存在しうるピンホールを他方のパッシベーションで覆うようにしている。
【０００７】
特許文献５は、ＶＣＳＥＬのレーザ構造部の表面に熱線膨張係数が５０×１０-6℃-1以下のポリイミド保護膜を形成し、特許文献６は、レーザ構造部の表面に全応力が２．５×１０２Ｐａ・ｍ以下のポリイミド保護膜を形成し、ポリイミド保護膜のクラック発生やはく離を防止している。
【０００８】
【特許文献１】特開平５−２１８０１５号
【特許文献２】特開平７−１２２７８１号
【特許文献３】特開２００４−２８１９２９号
【特許文献４】特開２００４−２４１７７７号
【特許文献５】特開２００２−３３５０４５号
【特許文献６】特開２００４−３１６３３号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１９は、従来のＶＣＳＥＬの平面図とそのＡ−Ａ線断面図である。ＶＣＳＥＬは、ｎ型のＧａＡｓ半導体基板１０上に、ｎ型の下部ＤＢＲ（Distributed Bragg Reflector:分布ブラッグ型反射鏡）１２、活性層１４、電流狭窄層１６、ｐ型の上部ＤＢＲ１８、ｐ型のＧａＡｓコンタクト層２０の半導体層を積層している。半導体基板１０上に積層された半導体層は、下部ＤＢＲ１２の一部が露出するまでエッチングされ、これにより、基板上に円筒状のポストＰが形成されている。ポストＰは、その頂部、側面および底部を層間絶縁膜または保護膜２２によって覆われている。ポスト頂部において、保護膜２２にはコンタクトホール２４が形成され、そこにｐ側電極２６が形成される。ｐ側電極２６の中央には、レーザ光を出射するための開口が形成されている。ポスト底部には、層間絶縁膜２２を介して円形状の外部接続用の電極パッド２８が形成され、電極パッド２８は、引き出し配線３０によりｐ側電極２６に接続されている。また、半導体基板１０の裏面にｎ側電極３２が形成されている。
【００１０】
このようなＶＣＳＥＬにおいて、ｎ型ＤＢＲ１２上の絶縁膜２２として単一の保護膜を用い、保護膜上に金属電極パッド２８を配置した場合、次のような課題があった。
【００１１】
ｎ型ＤＢＲ１２と電極パッド２８直下に挟まれた保護膜２２に、着膜時のコンタミネーション、ピンホールまたは微小クラック等による低抵抗部分があると、例えばプローブピンを電極パッド２８に接触させて逆方向に電流を印加する異常リーク電流測定を行うときやバーンインテストにおいて順方向の電流を印加するときに、異常電流経路により過剰電流がｎ型下部ＤＢＲ１２またはｎ型基板１０に流れ、ＶＣＳＥＬ素子が破壊されてしまう。このため、ＶＣＳＥＬの製造歩留まりの低下や素子信頼性に悪影響を与えていた。
【００１２】
また、ｎ型ＤＢＲ１２上に電極パッド２８以外の目的で形成された位置合わせ用電極３４が形成されている場合に、位置合わせ用電極３４の下方の保護膜に上記したようなピンホール等の異常があり、かつ誤ってプローブピンを位置合わせ用電極３４にコンタクトしてバーンインを行うと、異常電流経路により過剰電流が流れてＶＣＳＥＬが破壊してしまう。さらに、図１９示す構成とは異なるが、電極パッド２８をｐ型ＤＢＲ１８上に絶縁膜を介して形成するタイプのＶＣＳＥＬにおいても、絶縁膜にピンホール等の欠陥があると、その絶縁耐圧が低下し、電極パッドに電圧が印加されたときに同様の問題を生じていた。
【００１３】
本発明は、上記従来の課題を解決し、外部接続用の電極パッド等の金属層が形成される領域の絶縁耐圧を増加させ、歩留まりの向上およびコスト低減を図った面発光型半導体レーザおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る面発光型半導体レーザは、電極パッド等の金属部下にある保護膜のコンタミネーション、ピンホールやクラックによる異常電流経路を抑制するため、保護膜の絶縁性を向上させる。第１の解決手段として、保護膜を形成する半導体層表面に絶縁処理（プロトン注入）を施し絶縁耐圧を向上させる。第２の解決手段として、電極パッド等の金属部下にある保護膜を２層以上の多層構造にし、絶縁耐圧を向上させる。
【００１５】
本発明に係る面発光型半導体レーザは、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射するものであり、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、前記電極パッドとポスト底部の第１の半導体多層反射膜との間に形成される多層絶縁膜とを有する。
【００１６】
好ましくは多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う。あるいは、第１の絶縁膜がポスト底部の第１の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜が電極パッド下において第１の絶縁膜を覆うようにしてもよい。
【００１７】
基板上の半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザの場合には、電極パッドは、多層絶縁膜を介してパッド形成領域上に形成されるようにしてもよい。この場合、多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜上に形成され、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う。あるいは、第１の絶縁膜が第２の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜が電極パッド下において第１の絶縁膜を覆うようにしてもよい。好ましくは、多層絶縁膜は、ＳｉＯ２膜またはＳｉＮ膜を含み、ＳｉＯ２膜またはＳｉＮ膜の膜厚は、少なくとも０．４ミクロンである。
【００１８】
さらに本発明に係る面発光型半導体レーザは、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射し、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、ポスト底部の第１の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、少なくともポスト底部の第１の半導体多層反射膜の表面が絶縁処理されている。
【００１９】
基板上の半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザの場合には、電極パッドは、パッド形成領域上において、絶縁処理された第２の半導体多層反射膜上に絶縁膜を介して形成されるようにしてもよい。
【００２０】
好ましくは、絶縁処理は、プロトンイオン注入によって処理される。基板は、第１導電型の半導体基板、例えばＧａＡｓ基板であり、当該基板の裏面に下部電極が形成されている。さらに、第１の半導体多層反射膜は、ｎ型のＡｌＧａＡｓ層を含み、第２の半導体多層反射膜は、ｐ型のＡｌＧａＡｓ層を含む。好ましくは、第２の半導体多層反射膜は、屈折率の異なる対の半導体層を複数積層するＤＢＲを含み、最上層に不純物濃度の高いコンタクト層を含むようにしてもよい。さらに第２の半導体多層反射膜は、第２導電型のＡｌＡｓ等の電流狭窄層を含むようにしてもよい。なお、半導体多層反射膜は、ＡｌＧａＡｓのほかにも、ＧａＩｎやＧａＮなどの他の化合物半導体を用いることができる。
【００２１】
本発明に係る面発光型半導体レーザの製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、ポスト底部で露出された第１の半導体多層反射膜上に第１の絶縁膜を形成するステップと、第１の絶縁膜上に第２の絶縁膜を形成するステップと、第２の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップとを有する。
【００２２】
さらに本発明に係る面発光型半導体レーザの製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、ポスト底部で露出された第１の半導体多層反射膜にプロトンイオン注入を行い第１の半導体多層反射膜の表面を絶縁処理するステップと、絶縁処理された第１の半導体多層反射膜上に絶縁膜を形成するステップと、絶縁膜上にポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップとを有する。
【発明の効果】
【００２３】
本発明によれば、電極パッドやその他の金属層等が形成される金属部下の絶縁膜を多層構造にし、あるいは絶縁膜を形成する下層を絶縁処理することにより、絶縁耐圧を向上させることができる。その結果、異常リーク電流測定やバーンイン時に異常電流経路により過剰電流が素子内部に流れることが防止され、面発光型半導体レーザの歩留まりが向上し、製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【実施例】
【００２５】
図１は本発明の第１の実施例に係るＶＣＳＥＬの平面図とそのＢ−Ｂ線断面図である。なお、従来の説明で用いた図１９と同一構成については、同一参照番号を付してある。第１の実施例に係るＶＣＳＥＬは、ポストＰの形成後に露出されたｎ型の下部ＤＢＲ１２の表面を一様にプロトンイオン注入することより絶縁処理を施し、ＤＢＲ１２の表面に絶縁領域１００を形成している。好ましくは、基板上の半導体層をエッチングしてポストＰを形成した後、ポストＰをフォトレジストによりマスキングし、次いで、露出されたｎ型ＤＢＲ１２を一様にプロトンインプランテーションを実施する。その後、レジストを剥離し、洗浄を行った後、層間絶縁膜２２を着膜する。
【００２６】
ｎ型の下部ＤＢＲ１２は、屈折率を異にする１対の半導体層を複数積層したももであり、例えば、Ａｌの含有量を異にする１対のＡｌＧａＡｓ層を３０対以上積層する。ｎ型の不純物として、例えばＳｉを用い、下部ＤＢＲ１２の厚さは、約４ミクロンである。下部ＤＢＲ１２の下層は、例えばＳｉ不純物を含んだｎ型のＧａＡｓ基板である。下部ＤＢＲ１２へのプロトン注入は、好ましくはＧａＡｓ基板まで到達するように２００ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは４ミクロン以上となる。
【００２７】
第１の実施例によれば、下部ＤＢＲ１２の表面を絶縁処理し、そこに絶縁領域１００を形成し、その上に層間絶縁膜２２を形成するようにしたので、仮に、層間絶縁膜２２にピンホールや微小クラックが生じたり、層間絶縁膜２２が汚染されていたとしても、絶縁領域１００が介在するため、電極パッド２８および位置合わせ用電極３４と下部ＤＢＲ１２間の絶縁耐圧が向上される。従って、電極パッド２８を利用したリーク電流測定やバーンインの際に、低抵抗化による異常電流経路に過剰電流が流れてＶＣＳＥＬが破壊するのが防止される。同様に、プローブピンを誤って位置合わせ用電極３４に接触させたときにＶＣＳＥＬが破壊されることが防止される。なお、位置合わせ用電極３４は、必ずしも必須のものとして形成される必要はない。
【００２８】
次に、本発明の第２の実施例について図２を参照して説明する。第２の実施例に係るＶＣＳＥＬは、ポストＰを形成するときに露出されたｎ型の下部ＤＢＲ１２の表面に絶縁保護膜１１０を形成し、絶縁保護膜１１０上に層間絶縁膜２２を形成し、層間絶縁膜２２上に電極パッド２８や位置合わせ用電極３４を形成している。
【００２９】
好ましくは、基板上の半導体層をエッチングしてポストＰを形成した後、ポストＰをフォトレジストでマスキングし、露出されたｎ型下部ＤＢＲ１２上に、Ｓｉ酸化膜、あるいはＳｉ窒化膜単層、またはこれらの多層からなる絶縁保護膜１１０を着膜する。その後にレジストを剥離することでポスト上に着膜された絶縁保護膜はレジストと一緒に剥離される。絶縁保護膜１１０の着膜時の膜厚は、０．４ミクロン以上が好ましい。この膜厚であればピンホールが生じ難いためである。
【００３０】
第２の実施例によれば、電極パッド２８や位置合わせ用電極３４とｎ型下部ＤＢＲ１１２との間の絶縁膜を多層構造にしたので、仮に、層間絶縁膜２２や絶縁保護膜１１０にピンホールや微小クラックが生じたり、それらが汚染されていたとしても、いずれか一方の膜が他方の膜を補完するため、電極パッド２８と下部ＤＢＲ１２間の絶縁耐圧が向上される。このため、電極パッド２８を利用したリーク電流測定やバーンインの際に、低抵抗化による異常電流経路を過剰電流が流れてＶＣＳＥＬが破壊することが防止される。同様に、プローブピンを誤って位置合わせ用電極３４に接触させたときにＶＣＳＥＬが破壊されることが防止される。
【００３１】
次に、本発明の第３の実施例について図３を参照して説明する。第３の実施例は、第２の実施例のＶＣＳＥＬの変形である。すなわち、第２の実施例では、絶縁略膜１１０は、ポストＰを除く下部ＤＢＲ１２の全面に形成され、その絶縁保護膜１１０を覆うように層間絶縁膜２２が形成されたが、第３の実施例では、層間絶縁膜２２を形成し、層間絶縁膜２２上に絶縁保護膜１１０ａが形成されている。また、絶縁保護膜１１０ａは、電極パッド２８や位置合わせ用電極３４が形成される領域にのみ形成されている。
【００３２】
次に、本発明の第４の実施例について図４を参照して説明する。第４の実施例は、第１の実施例のＶＣＳＥＬの変形である。すなわち、第１の実施例では、ポストＰ以外の下部ＤＢＲ１２の全面に一様に絶縁処理を行ったが、第４の実施例では、電極パッド２８や位置合わせ用電極３４が形成される領域においてのみに下部ＤＢＲ１２の表面に絶縁処理を施し、絶縁領域１００を形成している。
【００３３】
次に、本発明の第５の実施例について図５を参照して説明する。第５の実施例では、ｎ型のＧａＡｓ基板上に、下部ＤＢＲ１２、活性層１４、電流狭窄層１８、上部ＤＢＲ２０およびコンタクト層２２を積層し、次いで、コンタクト層２２から下部ＤＢＲ１２の一部に至る深さの環状またはリング状のトレンチ１２０を形成している。トレンチ１２０により、レーザ光を出射する発光部である円筒状のポストＰが形成され、またポストＰから隔てられたパッド形成領域１３０が形成されている。トレンチ１２０の形成と同時に、パッド形成領域１３０の外縁に沿う外縁溝１４０を形成するようにしてもよい。外縁溝１４０は、ウエハから各ＶＣＳＥＬを切り出すときのスクライブ領域とすることができる。
【００３４】
パッド形成領域１３０の上部ＤＢＲ１８の表面は、プロトンイオン注入によって絶縁処理された絶縁領域１５０が形成されている。絶縁処理された上部ＤＢＲ１８およびポストＰを含む全面に層間絶縁膜２２が形成されている。ｐ側電極２６は、ポスト頂部においてコンタクトホールを介してコンタクト層２０にオーミック接続され、さらに引き出し配線３０を介して電極パッド２８に接続されている
【００３５】
好ましくは、ポストＰを含んだトレンチ１２０をフォトレジストでマスキングした後、露出されたｐ型ＤＢＲ１８（コンタクト層２０を含む）表面からプロトンインプランテーションにより絶縁処理を行い、表面に絶縁領域１５０を形成する。ｐ型の上部ＤＢＲ１８は、屈折率を異にする１対の半導体層を複数積層したももであり、例えば、Ａｌの含有量を異にする１対のＡｌＧａＡｓ層を３０対以上積層する。ｐ型の不純物として、例えば炭素（Ｃ）を用い、上部ＤＢＲ１８の厚さは、約３ミクロンである。上部ＤＢＲ１２の最上層は、ｐ型ＧａＡｓコンタクト層２０である。上部ＤＢＲ１８へのプロトン注入は、１５０ＫｅＶ以上の加速電圧が好ましい。このとき、プロトンインプランテーションの深さは、１ミクロン以上である。
【００３６】
第５の実施例によれば、層間絶縁膜２２に仮にピンホールやクラック等の欠陥があっても、絶縁領域１５０による低抵抗化による異常電流経路を抑制することができ、電極パッド２８や位置決め用電極３４とｐ型上部ＤＢＲ１８との間の絶縁耐圧を向上させることができる。
【００３７】
次に、本発明の第６の実施例について図６を参照して説明する。第６の実施例は、パッド形成領域１３０において上部ＤＢＲ１８（コンタクト層２０）上に絶縁保護膜１６０が形成され、絶縁保護膜１６０を覆うように層間絶縁膜２２が形成されている。好ましくは、ポストＰを含んだトレンチ形成部をフォトレジストでマスキングし、露出されたｐ型上部ＤＢＲ１８上にＳｉ酸化膜あるいはをＳｉ窒化膜を単層または多層で着膜し、その後、フォトレジスト上の絶縁保護膜をレジストと一緒に剥離する。絶縁保護膜の着膜時の膜厚は、０．４ミクロン以上が好ましい。さらに、ポスト上部をフォトレジストでマスキングし、２層目の絶縁保護膜を着膜し、上記と同様にレジスト上の絶縁保護膜とレジストと一緒に除去するようにしてもよい。
【００３８】
第６の実施例によれば、層間絶縁膜２２と絶縁保護膜１６０によって、パッド電極２８や位置決め用電極３４と上部ＤＢＲ１８間の絶縁を行うようにしたので、絶縁耐圧を向上させることができる。
【００３９】
次に、第１の実施例のＶＣＳＥＬの製造方法について図７および図８を参照して説明する。先ず、図７（ａ）に示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型ＧａＡｓ基板１０上に、Ｓｉキャリア濃度１×１０18ｃｍ-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層１１を積層し、その上に、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層され、キャリア濃度１×１０18ｃｍ-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１２、アンドープ下部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚７０ｎｍＧａＡｓ量子井戸層３層と膜厚５０ｎｍＡｌ0.3Ｇａ0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１４、ｐ型のＡｌＡｓ層１６、その上にＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３０周期積層した炭素キャリア濃度が１×１０18ｃｍ-3、総膜厚が約３μｍとなる上部ｐ型ＤＢＲ１８、キャリア濃度１×１０19ｃｍ-3となる膜厚２０ｎｍ程のｐ型のＧａＡｓコンタクト層２０を順次積層する。なお、ＤＢＲの電気的抵抗を下げるために、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が２０ｎｍ程度の領域を設けることも可能である。
【００４０】
次に、図７（ｂ）に示すように、フォトリソ工程により結晶成長層上にレジストマスクＲを形成し、三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１２の途中までエッチングし、図７（ｃ）に示すように、円柱状のポストＰを形成する。ポストＰは、１０〜３０μｍ程度の径を有する。勿論、円柱以外にも角柱のポストであってもよい。
【００４１】
次に、図７（ｄ）に示すように、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層１６を構成するＡｌＡｓ層は、同じくその一部を構成するＡｌ0.9Ｇａ0.1Ａｓ層やＡｌ0.12Ｇａ0.88Ａｓ層と比べ著しく酸化速度が速いため、ポストＰの側面からポスト形状を反映した酸化領域１６ａが形成され、酸化されずに残った非酸化領域(導電領域)が電流注入領域あるいは導電領域となる。
【００４２】
次に、図８（ｅ）に示すように、レジストＲを除去した後、ポストＰを取り囲むレジストＲ１を形成する。次に、図８（ｆ）に示すように、レジストＲ１をマスクに用い、ポストＰの底部において露出されたｎ型の下部ＤＢＲ１２の表面からプロトンイオン注入を行う。好ましくは、下部ＤＢＲ１２へのプロトン注入をＧａＡｓ基板まで到達させ、２００ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは、４ミクロン以上が好ましい。こうして、ｎ型下部ＤＢＲ１２の表面に絶縁領域１００が形成される。
【００４３】
次に、レジストＲ１を除去した後、図８（ｇ）に示すように、プラズマＣＶＤ装置を用いて、ポストＰを含む基板全面にＳｉＮからなる層間絶縁膜２２を蒸着する。その後、図８（ｈ）に示すように、フォトリソ工程を用いて層間絶縁膜１２２をエッチングし、ポストＰの頂部の円形状のコンタクトホールを形成し、コンタクト層２０を露出させる。
【００４４】
その後、ｐ側電極材料としてＡｕを１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着し、リフトオフ工程により、ｐ側電極２６、電極パッド２８、引き出し配線３０、および位置合わせよう電極３４を形成する。また、ｐ側電極２６の中央には、レーザ光を出射するための開口２６ａが形成される。
【００４５】
そして、基板裏面には、ｎ電極３２としてＡｕ／Ｇｅが蒸着される。その後、アニール温度２５０℃〜５００℃、望ましくは３００℃〜４００℃で１０分間アニールを行う。こうして、プロトン注入により絶縁耐圧が向上された第１の実施例のＶＣＳＥＬが得られる。
【００４６】
次に、第２の実施例のＶＣＳＥＬの製造方法について説明する。第２の実施例のＶＣＳＥＬは、図７（ａ）から図８（ｅ）に示す工程は第１の実施例と同様である。次に、第２の実施例では、図９（ｉ）に示すように、絶縁保護膜１１０を基板全面に形成する。次に、図９（ｊ）に示すように、レジストＲ１を除去すると、レジストＲ１上の絶縁保護膜１１０が一緒に除去される。その結果、ポスト底部において露出された下部ＤＢＲ１２上に絶縁保護膜１１０がパターニングされる。
【００４７】
次に、図９（ｋ）に示すように、層間絶縁膜２２を形成し、図９（ｌ）に示すように、層間絶縁膜２２をパターニングし、第１の実施例のときと同様に、ｐ側上部電極２６、電極パッド２８、引き出し配線３０、および位置合わせよう電極３４を形成する。
【００４８】
第３および第４の実施例のＶＣＳＥＬを製造する場合には、プロトン注入または絶縁保護膜を形成するときのレジストマスクの形状を変更すればよい。
【００４９】
次に、第５の実施例に係るＶＣＳＥＬの製造方法について説明する。第１の実施例と同様にＧａＡｓ基板上に半導体層を積層し、図１０（ａ）に示すように、レジストマスクＲを形成し、三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１２の途中までエッチングし、図１０（ｂ）に示すように、環状のトレンチ１２０を形成する。これにより、１０〜３０μｍ程度の径の円柱もしくは角柱のポストＰと、その周囲にパッド形成領域１３０を形成する。
【００５０】
次に、図１０（ｃ）に示すように、電流狭窄層１６を構成するＡｌＡｓをポストＰの側面から酸化し、酸化領域１６ａが形成される。次に、図１１（ｄ）に示すように、レジストＲを除去した後、ポストＰを取り囲むレジストＲ１を形成する。次に、図１１（ｅ）に示すように、レジストＲ１をマスクに用い、パッド形成領域１３０において露出されたｐ型のコンタクト層２０の表面からｐ型の上部ＤＢＲ内へプロトンイオン注入を行う。好ましくは、１５０ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは、３ミクロン以上が好ましい。こうして、コンタクト層２０から上部ＤＢＲ１８の一部に絶縁領域１５０が形成される。
【００５１】
次に、レジストＲ１を除去した後、図１１（ｆ）に示すように、プラズマＣＶＤ装置を用いて、ポストＰを含む基板全面にＳｉＮからなる層間絶縁膜２２を蒸着する。以後の工程は、第１の実施例と同様である。
【００５２】
図１２は、ＶＣＳＥＬチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬアレイが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極３２に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成されたｐ側電極２６（電極パッド２８）にボンディングワイヤ等を介して電気的に接続される。
【００５３】
キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、上部電極１３０の開口１３２のほぼ中心と一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。
【００５４】
図１３は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０の光軸と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。
【００５５】
図１４は、図１２に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。
【００５６】
ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００５７】
チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００５８】
図１５は、図１３に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。
【００５９】
図１６は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。
【００６０】
次に、光伝送システムに利用される光伝送装置の構成について説明する。図１７は、光伝送装置の外観構成を示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。
【００６１】
光伝送装置７００を用いた映像伝送システムを図１８に示す。映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。映像信号発生装置８１０で発生された映像信号を液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１７に示す光伝送装置を利用している。
【産業上の利用可能性】
【００６２】
本発明に係る面発光型半導体レーザは、光情報処理や光高速データ通信の分野で利用することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施例に係るＶＣＳＥＬの平面図とそのＢ−Ｂ線断面図である。
【図２】本発明の第２の実施例に係るＶＣＳＥＬの平面図とそのＣ−Ｃ線断面図である。
【図３】本発明の第３の実施例に係るＶＣＳＥＬの平面図とそのＤ−Ｄ線断面図である。
【図４】本発明の第４の実施例に係るＶＣＳＥＬの平面図とそのＥ−Ｅ線断面図である。
【図５】本発明の第５の実施例に係るＶＣＳＥＬの平面図とそのＦ−Ｆ線断面図である。
【図６】本発明の第６の実施例に係るＶＣＳＥＬの平面図とそのＧ−Ｇ線断面図である。
【図７】本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図８】本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図９】本発明の第２の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１０】本発明の第５の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１１】本発明の第５の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１２】ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。
【図１３】他のパッケージの構成を示す概略断面図である。
【図１４】図１２に示すパッケージを用いた光送信装置の構成を示す概略断面図である。
【図１５】図１３に示すパッケージを空間伝送システムに用いたときの構成を示す図である。
【図１６】光伝送システムの構成を示すブロック図である。
【図１７】光伝送装置の外観構成を示す図である。
【図１８】図１７の光伝送装置を利用した映像伝送システムを示す図である。
【図１９】従来のＶＣＳＥＬを示す断面図である。
【符号の説明】
【００６４】
１０：ＧａＡｓ半導体基板 １２：下部下部ＤＢＲ
１４：活性層 １６：電流狭窄層
１８：上部ＤＢＲ ２０：コンタクト層
２２：層間絶縁膜 ２４：コンタクトホール
２６：ｐ側電極 ２８：電極パッド
３０：引き出し配線 ３２：ｎ側電極
３４：位置合わせ用電極 １００：絶縁領域
１１０：絶縁保護膜 １２０：トレンチ
１３０：パッド形成領域 １４０：外縁溝
１５０：絶縁領域 Ｐ：ポスト
【技術分野】
【０００１】
本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザおよびその製造方法に関し、特に、高次横モードの発振を抑制する技術に関する。
【背景技術】
【０００２】
光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode：以下ＶＣＳＥＬと呼ぶ）への関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。
【０００３】
素子の動作特性を安定化させかつ長い動作寿命を得るため、電極パッド等の金属層下で使用される絶縁膜の耐湿性や耐圧性を向上させる必要がある。このような技術に関する提案が幾つか成されている。例えば特許文献１の半導体装置は、基板上の上層配線を含む絶縁膜上に、第１のＳｉＮ層、ＳｉＯ２層、及び第２のＳｉＮ層を順次積層し、表面保護膜を形成している。これにより、表面保護膜の上層を形成する第２のＳｉＮ層にごくわずかに存在するピンホールを透過して浸入する水分を吸水性のあるＳｉＯ２層で吸収するようにしている。
【０００４】
特許文献２は、ＬＥＤアレイにおいて、配線層と基板との層間絶縁膜がアルミナ膜と第二絶縁膜の積層膜で構成され、アルミナ膜および第二絶縁膜の形成時にそれぞれピンホールが生じても両膜のピンホール同士が重なる確率は非常に低く、結果的にピンホールが少ない絶縁膜を得るものである。
【０００５】
特許文献３は、共振型ダイオードにおいて、絶縁材料からなる耐湿性保護膜を形成し、耐湿性保護膜の膜厚を波長の１／２の整数倍とするものである。好ましくは、耐湿性保護膜は、酸化ケイ素および窒化ケイ素から構成される。
【０００６】
特許文献４は、ＶＣＳＥＬ構造を部分的に貫通する酸化空洞を形成し、酸化空洞の表面上に第１のパッシベーションとして窒化珪素（ＳｉＮ）を形成し、この上に第２のパッシベーションとして、シリコンオキシナイトライド（ＳｉＯＮ）を形成し、いずれか一方のパッシベーションに存在しうるピンホールを他方のパッシベーションで覆うようにしている。
【０００７】
特許文献５は、ＶＣＳＥＬのレーザ構造部の表面に熱線膨張係数が５０×１０-6℃-1以下のポリイミド保護膜を形成し、特許文献６は、レーザ構造部の表面に全応力が２．５×１０２Ｐａ・ｍ以下のポリイミド保護膜を形成し、ポリイミド保護膜のクラック発生やはく離を防止している。
【０００８】
【特許文献１】特開平５−２１８０１５号
【特許文献２】特開平７−１２２７８１号
【特許文献３】特開２００４−２８１９２９号
【特許文献４】特開２００４−２４１７７７号
【特許文献５】特開２００２−３３５０４５号
【特許文献６】特開２００４−３１６３３号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１９は、従来のＶＣＳＥＬの平面図とそのＡ−Ａ線断面図である。ＶＣＳＥＬは、ｎ型のＧａＡｓ半導体基板１０上に、ｎ型の下部ＤＢＲ（Distributed Bragg Reflector:分布ブラッグ型反射鏡）１２、活性層１４、電流狭窄層１６、ｐ型の上部ＤＢＲ１８、ｐ型のＧａＡｓコンタクト層２０の半導体層を積層している。半導体基板１０上に積層された半導体層は、下部ＤＢＲ１２の一部が露出するまでエッチングされ、これにより、基板上に円筒状のポストＰが形成されている。ポストＰは、その頂部、側面および底部を層間絶縁膜または保護膜２２によって覆われている。ポスト頂部において、保護膜２２にはコンタクトホール２４が形成され、そこにｐ側電極２６が形成される。ｐ側電極２６の中央には、レーザ光を出射するための開口が形成されている。ポスト底部には、層間絶縁膜２２を介して円形状の外部接続用の電極パッド２８が形成され、電極パッド２８は、引き出し配線３０によりｐ側電極２６に接続されている。また、半導体基板１０の裏面にｎ側電極３２が形成されている。
【００１０】
このようなＶＣＳＥＬにおいて、ｎ型ＤＢＲ１２上の絶縁膜２２として単一の保護膜を用い、保護膜上に金属電極パッド２８を配置した場合、次のような課題があった。
【００１１】
ｎ型ＤＢＲ１２と電極パッド２８直下に挟まれた保護膜２２に、着膜時のコンタミネーション、ピンホールまたは微小クラック等による低抵抗部分があると、例えばプローブピンを電極パッド２８に接触させて逆方向に電流を印加する異常リーク電流測定を行うときやバーンインテストにおいて順方向の電流を印加するときに、異常電流経路により過剰電流がｎ型下部ＤＢＲ１２またはｎ型基板１０に流れ、ＶＣＳＥＬ素子が破壊されてしまう。このため、ＶＣＳＥＬの製造歩留まりの低下や素子信頼性に悪影響を与えていた。
【００１２】
また、ｎ型ＤＢＲ１２上に電極パッド２８以外の目的で形成された位置合わせ用電極３４が形成されている場合に、位置合わせ用電極３４の下方の保護膜に上記したようなピンホール等の異常があり、かつ誤ってプローブピンを位置合わせ用電極３４にコンタクトしてバーンインを行うと、異常電流経路により過剰電流が流れてＶＣＳＥＬが破壊してしまう。さらに、図１９示す構成とは異なるが、電極パッド２８をｐ型ＤＢＲ１８上に絶縁膜を介して形成するタイプのＶＣＳＥＬにおいても、絶縁膜にピンホール等の欠陥があると、その絶縁耐圧が低下し、電極パッドに電圧が印加されたときに同様の問題を生じていた。
【００１３】
本発明は、上記従来の課題を解決し、外部接続用の電極パッド等の金属層が形成される領域の絶縁耐圧を増加させ、歩留まりの向上およびコスト低減を図った面発光型半導体レーザおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る面発光型半導体レーザは、電極パッド等の金属部下にある保護膜のコンタミネーション、ピンホールやクラックによる異常電流経路を抑制するため、保護膜の絶縁性を向上させる。第１の解決手段として、保護膜を形成する半導体層表面に絶縁処理（プロトン注入）を施し絶縁耐圧を向上させる。第２の解決手段として、電極パッド等の金属部下にある保護膜を２層以上の多層構造にし、絶縁耐圧を向上させる。
【００１５】
本発明に係る面発光型半導体レーザは、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射するものであり、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、前記電極パッドとポスト底部の第１の半導体多層反射膜との間に形成される多層絶縁膜とを有する。
【００１６】
好ましくは多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う。あるいは、第１の絶縁膜がポスト底部の第１の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜が電極パッド下において第１の絶縁膜を覆うようにしてもよい。
【００１７】
基板上の半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザの場合には、電極パッドは、多層絶縁膜を介してパッド形成領域上に形成されるようにしてもよい。この場合、多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜上に形成され、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う。あるいは、第１の絶縁膜が第２の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜が電極パッド下において第１の絶縁膜を覆うようにしてもよい。好ましくは、多層絶縁膜は、ＳｉＯ２膜またはＳｉＮ膜を含み、ＳｉＯ２膜またはＳｉＮ膜の膜厚は、少なくとも０．４ミクロンである。
【００１８】
さらに本発明に係る面発光型半導体レーザは、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射し、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、ポスト底部の第１の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、少なくともポスト底部の第１の半導体多層反射膜の表面が絶縁処理されている。
【００１９】
基板上の半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザの場合には、電極パッドは、パッド形成領域上において、絶縁処理された第２の半導体多層反射膜上に絶縁膜を介して形成されるようにしてもよい。
【００２０】
好ましくは、絶縁処理は、プロトンイオン注入によって処理される。基板は、第１導電型の半導体基板、例えばＧａＡｓ基板であり、当該基板の裏面に下部電極が形成されている。さらに、第１の半導体多層反射膜は、ｎ型のＡｌＧａＡｓ層を含み、第２の半導体多層反射膜は、ｐ型のＡｌＧａＡｓ層を含む。好ましくは、第２の半導体多層反射膜は、屈折率の異なる対の半導体層を複数積層するＤＢＲを含み、最上層に不純物濃度の高いコンタクト層を含むようにしてもよい。さらに第２の半導体多層反射膜は、第２導電型のＡｌＡｓ等の電流狭窄層を含むようにしてもよい。なお、半導体多層反射膜は、ＡｌＧａＡｓのほかにも、ＧａＩｎやＧａＮなどの他の化合物半導体を用いることができる。
【００２１】
本発明に係る面発光型半導体レーザの製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、ポスト底部で露出された第１の半導体多層反射膜上に第１の絶縁膜を形成するステップと、第１の絶縁膜上に第２の絶縁膜を形成するステップと、第２の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップとを有する。
【００２２】
さらに本発明に係る面発光型半導体レーザの製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、ポスト底部で露出された第１の半導体多層反射膜にプロトンイオン注入を行い第１の半導体多層反射膜の表面を絶縁処理するステップと、絶縁処理された第１の半導体多層反射膜上に絶縁膜を形成するステップと、絶縁膜上にポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップとを有する。
【発明の効果】
【００２３】
本発明によれば、電極パッドやその他の金属層等が形成される金属部下の絶縁膜を多層構造にし、あるいは絶縁膜を形成する下層を絶縁処理することにより、絶縁耐圧を向上させることができる。その結果、異常リーク電流測定やバーンイン時に異常電流経路により過剰電流が素子内部に流れることが防止され、面発光型半導体レーザの歩留まりが向上し、製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【実施例】
【００２５】
図１は本発明の第１の実施例に係るＶＣＳＥＬの平面図とそのＢ−Ｂ線断面図である。なお、従来の説明で用いた図１９と同一構成については、同一参照番号を付してある。第１の実施例に係るＶＣＳＥＬは、ポストＰの形成後に露出されたｎ型の下部ＤＢＲ１２の表面を一様にプロトンイオン注入することより絶縁処理を施し、ＤＢＲ１２の表面に絶縁領域１００を形成している。好ましくは、基板上の半導体層をエッチングしてポストＰを形成した後、ポストＰをフォトレジストによりマスキングし、次いで、露出されたｎ型ＤＢＲ１２を一様にプロトンインプランテーションを実施する。その後、レジストを剥離し、洗浄を行った後、層間絶縁膜２２を着膜する。
【００２６】
ｎ型の下部ＤＢＲ１２は、屈折率を異にする１対の半導体層を複数積層したももであり、例えば、Ａｌの含有量を異にする１対のＡｌＧａＡｓ層を３０対以上積層する。ｎ型の不純物として、例えばＳｉを用い、下部ＤＢＲ１２の厚さは、約４ミクロンである。下部ＤＢＲ１２の下層は、例えばＳｉ不純物を含んだｎ型のＧａＡｓ基板である。下部ＤＢＲ１２へのプロトン注入は、好ましくはＧａＡｓ基板まで到達するように２００ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは４ミクロン以上となる。
【００２７】
第１の実施例によれば、下部ＤＢＲ１２の表面を絶縁処理し、そこに絶縁領域１００を形成し、その上に層間絶縁膜２２を形成するようにしたので、仮に、層間絶縁膜２２にピンホールや微小クラックが生じたり、層間絶縁膜２２が汚染されていたとしても、絶縁領域１００が介在するため、電極パッド２８および位置合わせ用電極３４と下部ＤＢＲ１２間の絶縁耐圧が向上される。従って、電極パッド２８を利用したリーク電流測定やバーンインの際に、低抵抗化による異常電流経路に過剰電流が流れてＶＣＳＥＬが破壊するのが防止される。同様に、プローブピンを誤って位置合わせ用電極３４に接触させたときにＶＣＳＥＬが破壊されることが防止される。なお、位置合わせ用電極３４は、必ずしも必須のものとして形成される必要はない。
【００２８】
次に、本発明の第２の実施例について図２を参照して説明する。第２の実施例に係るＶＣＳＥＬは、ポストＰを形成するときに露出されたｎ型の下部ＤＢＲ１２の表面に絶縁保護膜１１０を形成し、絶縁保護膜１１０上に層間絶縁膜２２を形成し、層間絶縁膜２２上に電極パッド２８や位置合わせ用電極３４を形成している。
【００２９】
好ましくは、基板上の半導体層をエッチングしてポストＰを形成した後、ポストＰをフォトレジストでマスキングし、露出されたｎ型下部ＤＢＲ１２上に、Ｓｉ酸化膜、あるいはＳｉ窒化膜単層、またはこれらの多層からなる絶縁保護膜１１０を着膜する。その後にレジストを剥離することでポスト上に着膜された絶縁保護膜はレジストと一緒に剥離される。絶縁保護膜１１０の着膜時の膜厚は、０．４ミクロン以上が好ましい。この膜厚であればピンホールが生じ難いためである。
【００３０】
第２の実施例によれば、電極パッド２８や位置合わせ用電極３４とｎ型下部ＤＢＲ１１２との間の絶縁膜を多層構造にしたので、仮に、層間絶縁膜２２や絶縁保護膜１１０にピンホールや微小クラックが生じたり、それらが汚染されていたとしても、いずれか一方の膜が他方の膜を補完するため、電極パッド２８と下部ＤＢＲ１２間の絶縁耐圧が向上される。このため、電極パッド２８を利用したリーク電流測定やバーンインの際に、低抵抗化による異常電流経路を過剰電流が流れてＶＣＳＥＬが破壊することが防止される。同様に、プローブピンを誤って位置合わせ用電極３４に接触させたときにＶＣＳＥＬが破壊されることが防止される。
【００３１】
次に、本発明の第３の実施例について図３を参照して説明する。第３の実施例は、第２の実施例のＶＣＳＥＬの変形である。すなわち、第２の実施例では、絶縁略膜１１０は、ポストＰを除く下部ＤＢＲ１２の全面に形成され、その絶縁保護膜１１０を覆うように層間絶縁膜２２が形成されたが、第３の実施例では、層間絶縁膜２２を形成し、層間絶縁膜２２上に絶縁保護膜１１０ａが形成されている。また、絶縁保護膜１１０ａは、電極パッド２８や位置合わせ用電極３４が形成される領域にのみ形成されている。
【００３２】
次に、本発明の第４の実施例について図４を参照して説明する。第４の実施例は、第１の実施例のＶＣＳＥＬの変形である。すなわち、第１の実施例では、ポストＰ以外の下部ＤＢＲ１２の全面に一様に絶縁処理を行ったが、第４の実施例では、電極パッド２８や位置合わせ用電極３４が形成される領域においてのみに下部ＤＢＲ１２の表面に絶縁処理を施し、絶縁領域１００を形成している。
【００３３】
次に、本発明の第５の実施例について図５を参照して説明する。第５の実施例では、ｎ型のＧａＡｓ基板上に、下部ＤＢＲ１２、活性層１４、電流狭窄層１８、上部ＤＢＲ２０およびコンタクト層２２を積層し、次いで、コンタクト層２２から下部ＤＢＲ１２の一部に至る深さの環状またはリング状のトレンチ１２０を形成している。トレンチ１２０により、レーザ光を出射する発光部である円筒状のポストＰが形成され、またポストＰから隔てられたパッド形成領域１３０が形成されている。トレンチ１２０の形成と同時に、パッド形成領域１３０の外縁に沿う外縁溝１４０を形成するようにしてもよい。外縁溝１４０は、ウエハから各ＶＣＳＥＬを切り出すときのスクライブ領域とすることができる。
【００３４】
パッド形成領域１３０の上部ＤＢＲ１８の表面は、プロトンイオン注入によって絶縁処理された絶縁領域１５０が形成されている。絶縁処理された上部ＤＢＲ１８およびポストＰを含む全面に層間絶縁膜２２が形成されている。ｐ側電極２６は、ポスト頂部においてコンタクトホールを介してコンタクト層２０にオーミック接続され、さらに引き出し配線３０を介して電極パッド２８に接続されている
【００３５】
好ましくは、ポストＰを含んだトレンチ１２０をフォトレジストでマスキングした後、露出されたｐ型ＤＢＲ１８（コンタクト層２０を含む）表面からプロトンインプランテーションにより絶縁処理を行い、表面に絶縁領域１５０を形成する。ｐ型の上部ＤＢＲ１８は、屈折率を異にする１対の半導体層を複数積層したももであり、例えば、Ａｌの含有量を異にする１対のＡｌＧａＡｓ層を３０対以上積層する。ｐ型の不純物として、例えば炭素（Ｃ）を用い、上部ＤＢＲ１８の厚さは、約３ミクロンである。上部ＤＢＲ１２の最上層は、ｐ型ＧａＡｓコンタクト層２０である。上部ＤＢＲ１８へのプロトン注入は、１５０ＫｅＶ以上の加速電圧が好ましい。このとき、プロトンインプランテーションの深さは、１ミクロン以上である。
【００３６】
第５の実施例によれば、層間絶縁膜２２に仮にピンホールやクラック等の欠陥があっても、絶縁領域１５０による低抵抗化による異常電流経路を抑制することができ、電極パッド２８や位置決め用電極３４とｐ型上部ＤＢＲ１８との間の絶縁耐圧を向上させることができる。
【００３７】
次に、本発明の第６の実施例について図６を参照して説明する。第６の実施例は、パッド形成領域１３０において上部ＤＢＲ１８（コンタクト層２０）上に絶縁保護膜１６０が形成され、絶縁保護膜１６０を覆うように層間絶縁膜２２が形成されている。好ましくは、ポストＰを含んだトレンチ形成部をフォトレジストでマスキングし、露出されたｐ型上部ＤＢＲ１８上にＳｉ酸化膜あるいはをＳｉ窒化膜を単層または多層で着膜し、その後、フォトレジスト上の絶縁保護膜をレジストと一緒に剥離する。絶縁保護膜の着膜時の膜厚は、０．４ミクロン以上が好ましい。さらに、ポスト上部をフォトレジストでマスキングし、２層目の絶縁保護膜を着膜し、上記と同様にレジスト上の絶縁保護膜とレジストと一緒に除去するようにしてもよい。
【００３８】
第６の実施例によれば、層間絶縁膜２２と絶縁保護膜１６０によって、パッド電極２８や位置決め用電極３４と上部ＤＢＲ１８間の絶縁を行うようにしたので、絶縁耐圧を向上させることができる。
【００３９】
次に、第１の実施例のＶＣＳＥＬの製造方法について図７および図８を参照して説明する。先ず、図７（ａ）に示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型ＧａＡｓ基板１０上に、Ｓｉキャリア濃度１×１０18ｃｍ-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層１１を積層し、その上に、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層され、キャリア濃度１×１０18ｃｍ-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１２、アンドープ下部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚７０ｎｍＧａＡｓ量子井戸層３層と膜厚５０ｎｍＡｌ0.3Ｇａ0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１４、ｐ型のＡｌＡｓ層１６、その上にＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３０周期積層した炭素キャリア濃度が１×１０18ｃｍ-3、総膜厚が約３μｍとなる上部ｐ型ＤＢＲ１８、キャリア濃度１×１０19ｃｍ-3となる膜厚２０ｎｍ程のｐ型のＧａＡｓコンタクト層２０を順次積層する。なお、ＤＢＲの電気的抵抗を下げるために、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が２０ｎｍ程度の領域を設けることも可能である。
【００４０】
次に、図７（ｂ）に示すように、フォトリソ工程により結晶成長層上にレジストマスクＲを形成し、三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１２の途中までエッチングし、図７（ｃ）に示すように、円柱状のポストＰを形成する。ポストＰは、１０〜３０μｍ程度の径を有する。勿論、円柱以外にも角柱のポストであってもよい。
【００４１】
次に、図７（ｄ）に示すように、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層１６を構成するＡｌＡｓ層は、同じくその一部を構成するＡｌ0.9Ｇａ0.1Ａｓ層やＡｌ0.12Ｇａ0.88Ａｓ層と比べ著しく酸化速度が速いため、ポストＰの側面からポスト形状を反映した酸化領域１６ａが形成され、酸化されずに残った非酸化領域(導電領域)が電流注入領域あるいは導電領域となる。
【００４２】
次に、図８（ｅ）に示すように、レジストＲを除去した後、ポストＰを取り囲むレジストＲ１を形成する。次に、図８（ｆ）に示すように、レジストＲ１をマスクに用い、ポストＰの底部において露出されたｎ型の下部ＤＢＲ１２の表面からプロトンイオン注入を行う。好ましくは、下部ＤＢＲ１２へのプロトン注入をＧａＡｓ基板まで到達させ、２００ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは、４ミクロン以上が好ましい。こうして、ｎ型下部ＤＢＲ１２の表面に絶縁領域１００が形成される。
【００４３】
次に、レジストＲ１を除去した後、図８（ｇ）に示すように、プラズマＣＶＤ装置を用いて、ポストＰを含む基板全面にＳｉＮからなる層間絶縁膜２２を蒸着する。その後、図８（ｈ）に示すように、フォトリソ工程を用いて層間絶縁膜１２２をエッチングし、ポストＰの頂部の円形状のコンタクトホールを形成し、コンタクト層２０を露出させる。
【００４４】
その後、ｐ側電極材料としてＡｕを１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着し、リフトオフ工程により、ｐ側電極２６、電極パッド２８、引き出し配線３０、および位置合わせよう電極３４を形成する。また、ｐ側電極２６の中央には、レーザ光を出射するための開口２６ａが形成される。
【００４５】
そして、基板裏面には、ｎ電極３２としてＡｕ／Ｇｅが蒸着される。その後、アニール温度２５０℃〜５００℃、望ましくは３００℃〜４００℃で１０分間アニールを行う。こうして、プロトン注入により絶縁耐圧が向上された第１の実施例のＶＣＳＥＬが得られる。
【００４６】
次に、第２の実施例のＶＣＳＥＬの製造方法について説明する。第２の実施例のＶＣＳＥＬは、図７（ａ）から図８（ｅ）に示す工程は第１の実施例と同様である。次に、第２の実施例では、図９（ｉ）に示すように、絶縁保護膜１１０を基板全面に形成する。次に、図９（ｊ）に示すように、レジストＲ１を除去すると、レジストＲ１上の絶縁保護膜１１０が一緒に除去される。その結果、ポスト底部において露出された下部ＤＢＲ１２上に絶縁保護膜１１０がパターニングされる。
【００４７】
次に、図９（ｋ）に示すように、層間絶縁膜２２を形成し、図９（ｌ）に示すように、層間絶縁膜２２をパターニングし、第１の実施例のときと同様に、ｐ側上部電極２６、電極パッド２８、引き出し配線３０、および位置合わせよう電極３４を形成する。
【００４８】
第３および第４の実施例のＶＣＳＥＬを製造する場合には、プロトン注入または絶縁保護膜を形成するときのレジストマスクの形状を変更すればよい。
【００４９】
次に、第５の実施例に係るＶＣＳＥＬの製造方法について説明する。第１の実施例と同様にＧａＡｓ基板上に半導体層を積層し、図１０（ａ）に示すように、レジストマスクＲを形成し、三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１２の途中までエッチングし、図１０（ｂ）に示すように、環状のトレンチ１２０を形成する。これにより、１０〜３０μｍ程度の径の円柱もしくは角柱のポストＰと、その周囲にパッド形成領域１３０を形成する。
【００５０】
次に、図１０（ｃ）に示すように、電流狭窄層１６を構成するＡｌＡｓをポストＰの側面から酸化し、酸化領域１６ａが形成される。次に、図１１（ｄ）に示すように、レジストＲを除去した後、ポストＰを取り囲むレジストＲ１を形成する。次に、図１１（ｅ）に示すように、レジストＲ１をマスクに用い、パッド形成領域１３０において露出されたｐ型のコンタクト層２０の表面からｐ型の上部ＤＢＲ内へプロトンイオン注入を行う。好ましくは、１５０ＫｅＶ以上の加速電圧を与える。この際、インプランテーションの深さは、３ミクロン以上が好ましい。こうして、コンタクト層２０から上部ＤＢＲ１８の一部に絶縁領域１５０が形成される。
【００５１】
次に、レジストＲ１を除去した後、図１１（ｆ）に示すように、プラズマＣＶＤ装置を用いて、ポストＰを含む基板全面にＳｉＮからなる層間絶縁膜２２を蒸着する。以後の工程は、第１の実施例と同様である。
【００５２】
図１２は、ＶＣＳＥＬチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬアレイが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極３２に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成されたｐ側電極２６（電極パッド２８）にボンディングワイヤ等を介して電気的に接続される。
【００５３】
キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、上部電極１３０の開口１３２のほぼ中心と一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。
【００５４】
図１３は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０の光軸と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。
【００５５】
図１４は、図１２に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。
【００５６】
ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００５７】
チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００５８】
図１５は、図１３に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。
【００５９】
図１６は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。
【００６０】
次に、光伝送システムに利用される光伝送装置の構成について説明する。図１７は、光伝送装置の外観構成を示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。
【００６１】
光伝送装置７００を用いた映像伝送システムを図１８に示す。映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。映像信号発生装置８１０で発生された映像信号を液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１７に示す光伝送装置を利用している。
【産業上の利用可能性】
【００６２】
本発明に係る面発光型半導体レーザは、光情報処理や光高速データ通信の分野で利用することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施例に係るＶＣＳＥＬの平面図とそのＢ−Ｂ線断面図である。
【図２】本発明の第２の実施例に係るＶＣＳＥＬの平面図とそのＣ−Ｃ線断面図である。
【図３】本発明の第３の実施例に係るＶＣＳＥＬの平面図とそのＤ−Ｄ線断面図である。
【図４】本発明の第４の実施例に係るＶＣＳＥＬの平面図とそのＥ−Ｅ線断面図である。
【図５】本発明の第５の実施例に係るＶＣＳＥＬの平面図とそのＦ−Ｆ線断面図である。
【図６】本発明の第６の実施例に係るＶＣＳＥＬの平面図とそのＧ−Ｇ線断面図である。
【図７】本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図８】本発明の第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図９】本発明の第２の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１０】本発明の第５の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１１】本発明の第５の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。
【図１２】ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。
【図１３】他のパッケージの構成を示す概略断面図である。
【図１４】図１２に示すパッケージを用いた光送信装置の構成を示す概略断面図である。
【図１５】図１３に示すパッケージを空間伝送システムに用いたときの構成を示す図である。
【図１６】光伝送システムの構成を示すブロック図である。
【図１７】光伝送装置の外観構成を示す図である。
【図１８】図１７の光伝送装置を利用した映像伝送システムを示す図である。
【図１９】従来のＶＣＳＥＬを示す断面図である。
【符号の説明】
【００６４】
１０：ＧａＡｓ半導体基板 １２：下部下部ＤＢＲ
１４：活性層 １６：電流狭窄層
１８：上部ＤＢＲ ２０：コンタクト層
２２：層間絶縁膜 ２４：コンタクトホール
２６：ｐ側電極 ２８：電極パッド
３０：引き出し配線 ３２：ｎ側電極
３４：位置合わせ用電極 １００：絶縁領域
１１０：絶縁保護膜 １２０：トレンチ
１３０：パッド形成領域 １４０：外縁溝
１５０：絶縁領域 Ｐ：ポスト
【特許請求の範囲】
【請求項１】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、
前記電極パッドとポスト底部の第１の半導体多層反射膜との間に形成される多層絶縁膜とを有する、面発光型半導体レーザ。
【請求項２】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う、請求項１に記載の面発光型半導体レーザ。
【請求項３】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜は電極パッド下において第１の絶縁膜を覆う、請求項１に記載の面発光型半導体レーザ。
【請求項４】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、第1の半導体多層反射膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体膜が積層され、前記半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続され、かつパッド形成領域上に配される電極パッドと、
前記電極パッドとパッド形成領域の第２の半導体多層反射膜との間に形成される多層絶縁膜とを有する、面発光型半導体レーザ。
【請求項５】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う、請求項４に記載の面発光型半導体レーザ。
【請求項６】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜は電極パッド下において第１の絶縁膜を覆う、請求項４に記載の面発光型半導体レーザ。
【請求項７】
前記多層絶縁膜は、少なくともＳｉＯ２膜またはＳｉＮ膜のいずれかを含む、請求項１ないし６いずれか１つに記載の面発光型半導体レーザ。
【請求項８】
前記ＳｉＯ２膜またはＳｉＮ膜の膜厚は、少なくとも０．４ミクロンである、請求項７に記載の面発光型半導体レーザ。
【請求項９】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、
ポスト底部の第１の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、前記絶縁膜が形成される下層の第１の半導体多層反射膜の表面が絶縁処理されている、面発光型半導体レーザ。
【請求項１０】
基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体膜が積層され、前記半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続され、かつパッド形成領域上に配される電極パッドと、
電極パッド形成領域の第２の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、前記絶縁膜が形成される下層の第２の半導体多層反射膜の表面が絶縁処理されている、面発光型半導体レーザ。
【請求項１１】
前記絶縁処理は、プロトンイオン注入によって行われる、請求項１０または１１に記載の面発光型半導体レーザ。
【請求項１２】
前記基板は、第１導電型の半導体基板であり、当該半導体基板の裏面に下部電極が形成されている、請求項１ないし１１いずれか１つに記載の面発光型半導体レーザ。
【請求項１３】
前記ポスト頂部には、第２の半導体多層反射膜と電気的に接続され、かつレーザ光の出射口が形成された上部電極が形成され、前記上部電極と前記電極パッドが電気的に接続されている、請求項１ないし１２いずれか１つに記載の面発光型半導体レーザ。
【請求項１４】
第１の半導体多層反射膜は、ｎ型のＡｌＧａＡｓ層を含み、第２の半導体多層反射膜は、ｐ型のＡｌＧａＡｓ層を含む、請求項１ないし１３いずれか１つに記載の面発光型半導体レーザ。
【請求項１５】
請求項１ないし１４いずれか１つに記載の面発光型半導体レーザと光学部材を実装したモジュール。
【請求項１６】
請求項１５に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
【請求項１７】
請求項１５に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
【請求項１８】
請求項１５に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
【請求項１９】
請求項１５に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
【請求項２０】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、
ポスト底部で露出された第１の半導体多層反射膜上に第１の絶縁膜を形成するステップと、
第１の絶縁膜上に第２の絶縁膜を形成するステップと、
第２の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２１】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、
ポスト底部で露出された第１の半導体多層反射膜にプロトンイオン注入を行い第１の半導体多層反射膜の表面を絶縁処理するステップと、
絶縁処理された第１の半導体多層反射膜上に絶縁膜を形成するステップと、
前記絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２２】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去する溝を形成し、当該溝によってレーザ光を出射するポストを形成するとともにポストから隔離されたパッド形成領域とを形成するステップと、
パッド形成領域で露出された第２の半導体多層反射膜上に第１の絶縁膜を形成するステップと、
第１の絶縁膜上に第２の絶縁膜を形成するステップと、
第１の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２３】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去する溝を形成し、当該溝によってレーザ光を出射するポストを形成するとともにポストから隔離されたパッド形成領域とを形成するステップと、
パッド形成領域で露出された第２の半導体多層反射膜にプロトンイオン注入を行い第２の半導体多層反射膜の表面を絶縁処理するステップと、
絶縁処理された第２の半導体多層反射膜上に絶縁膜を形成するステップと、
前記絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２４】
前記製造方法はさらに、ポストを形成した後に、ポスト内の第１または第２の半導体多層反射膜内に含まれる電流狭窄層をポスト側面から酸化するステップを含む、請求項２０ないし２３いずれか１つに記載の製造方法。
【請求項１】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、
前記電極パッドとポスト底部の第１の半導体多層反射膜との間に形成される多層絶縁膜とを有する、面発光型半導体レーザ。
【請求項２】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う、請求項１に記載の面発光型半導体レーザ。
【請求項３】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜はポスト底部の第１の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜は電極パッド下において第１の絶縁膜を覆う、請求項１に記載の面発光型半導体レーザ。
【請求項４】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、第1の半導体多層反射膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体膜が積層され、前記半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続され、かつパッド形成領域上に配される電極パッドと、
前記電極パッドとパッド形成領域の第２の半導体多層反射膜との間に形成される多層絶縁膜とを有する、面発光型半導体レーザ。
【請求項５】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜を覆い、第２の絶縁膜は第１の絶縁膜を覆いかつポスト側面を覆う、請求項４に記載の面発光型半導体レーザ。
【請求項６】
前記多層絶縁膜は、少なくとも第１の絶縁膜および第２の絶縁膜を含み、第１の絶縁膜は第２の半導体多層反射膜およびポスト側面を覆い、第２の絶縁膜は電極パッド下において第１の絶縁膜を覆う、請求項４に記載の面発光型半導体レーザ。
【請求項７】
前記多層絶縁膜は、少なくともＳｉＯ２膜またはＳｉＮ膜のいずれかを含む、請求項１ないし６いずれか１つに記載の面発光型半導体レーザ。
【請求項８】
前記ＳｉＯ２膜またはＳｉＮ膜の膜厚は、少なくとも０．４ミクロンである、請求項７に記載の面発光型半導体レーザ。
【請求項９】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を含み、第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストが形成され、当該ポスト頂部からレーザ光を出射する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドと、
ポスト底部の第１の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、前記絶縁膜が形成される下層の第１の半導体多層反射膜の表面が絶縁処理されている、面発光型半導体レーザ。
【請求項１０】
基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体膜が積層され、前記半導体膜の一部に溝を形成することでレーザ光を出射するポストを形成するとともにポストから分離されたパッド形成領域を形成する面発光型半導体レーザであって、
ポスト頂部の第２の半導体多層反射膜と電気的に接続され、かつパッド形成領域上に配される電極パッドと、
電極パッド形成領域の第２の半導体多層反射膜と電極パッドとの間に形成される絶縁膜とを有し、前記絶縁膜が形成される下層の第２の半導体多層反射膜の表面が絶縁処理されている、面発光型半導体レーザ。
【請求項１１】
前記絶縁処理は、プロトンイオン注入によって行われる、請求項１０または１１に記載の面発光型半導体レーザ。
【請求項１２】
前記基板は、第１導電型の半導体基板であり、当該半導体基板の裏面に下部電極が形成されている、請求項１ないし１１いずれか１つに記載の面発光型半導体レーザ。
【請求項１３】
前記ポスト頂部には、第２の半導体多層反射膜と電気的に接続され、かつレーザ光の出射口が形成された上部電極が形成され、前記上部電極と前記電極パッドが電気的に接続されている、請求項１ないし１２いずれか１つに記載の面発光型半導体レーザ。
【請求項１４】
第１の半導体多層反射膜は、ｎ型のＡｌＧａＡｓ層を含み、第２の半導体多層反射膜は、ｐ型のＡｌＧａＡｓ層を含む、請求項１ないし１３いずれか１つに記載の面発光型半導体レーザ。
【請求項１５】
請求項１ないし１４いずれか１つに記載の面発光型半導体レーザと光学部材を実装したモジュール。
【請求項１６】
請求項１５に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
【請求項１７】
請求項１５に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
【請求項１８】
請求項１５に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
【請求項１９】
請求項１５に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
【請求項２０】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、
ポスト底部で露出された第１の半導体多層反射膜上に第１の絶縁膜を形成するステップと、
第１の絶縁膜上に第２の絶縁膜を形成するステップと、
第２の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続される電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２１】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去することによりポストを形成するステップと、
ポスト底部で露出された第１の半導体多層反射膜にプロトンイオン注入を行い第１の半導体多層反射膜の表面を絶縁処理するステップと、
絶縁処理された第１の半導体多層反射膜上に絶縁膜を形成するステップと、
前記絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２２】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去する溝を形成し、当該溝によってレーザ光を出射するポストを形成するとともにポストから隔離されたパッド形成領域とを形成するステップと、
パッド形成領域で露出された第２の半導体多層反射膜上に第１の絶縁膜を形成するステップと、
第１の絶縁膜上に第２の絶縁膜を形成するステップと、
第１の絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２３】
基板上に、少なくとも第１導電型の第１の半導体多層反射膜、活性領域、および第２導電型の第２の半導体多層反射膜を積層するステップと、
第２の半導体多層反射膜から第１の半導体多層反射膜の一部に至る半導体膜を除去する溝を形成し、当該溝によってレーザ光を出射するポストを形成するとともにポストから隔離されたパッド形成領域とを形成するステップと、
パッド形成領域で露出された第２の半導体多層反射膜にプロトンイオン注入を行い第２の半導体多層反射膜の表面を絶縁処理するステップと、
絶縁処理された第２の半導体多層反射膜上に絶縁膜を形成するステップと、
前記絶縁膜上に、ポスト頂部の第２の半導体多層反射膜と電気的に接続された電極パッドを形成するステップと、
を有する面発光型半導体レーザの製造方法。
【請求項２４】
前記製造方法はさらに、ポストを形成した後に、ポスト内の第１または第２の半導体多層反射膜内に含まれる電流狭窄層をポスト側面から酸化するステップを含む、請求項２０ないし２３いずれか１つに記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００８−３４６３７（Ｐ２００８−３４６３７Ａ）
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願番号】特願２００６−２０６６１１（Ｐ２００６−２０６６１１）
【出願日】平成１８年７月２８日（２００６．７．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願日】平成１８年７月２８日（２００６．７．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]