ＣＣＤイメージセンサ
【課題】結晶欠陥の発生を少なくし、かつ電荷の転送効率を向上できるようにしたＣＣＤイメージセンサを提供する。
【解決手段】Ｎウェルに絶縁膜２０を介して電荷転送用の電極３０、４０が多数配列されたＣＣＤイメージセンサであって、電極３０はＰ型ポリシリコン３１とＮ型ポリシリコン３２とが電荷転送方向に向けて順に配置された構造となっており、電極４０はＰ型ポリシリコン４１とＮ型ポリシリコン４２とが電荷転送方向に向けて順に配置された構造となっている。このような構成であれば、半導体基板表面へイオン注入を行う事無く、電極３０、４０直下のＮウェル１２に、Ｐ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因したポテンシャル勾配が生じさせることが出来、このポテンシャル勾配が電荷転送方向と一致するため、電荷転送効率を向上させることが出来る。
【解決手段】Ｎウェルに絶縁膜２０を介して電荷転送用の電極３０、４０が多数配列されたＣＣＤイメージセンサであって、電極３０はＰ型ポリシリコン３１とＮ型ポリシリコン３２とが電荷転送方向に向けて順に配置された構造となっており、電極４０はＰ型ポリシリコン４１とＮ型ポリシリコン４２とが電荷転送方向に向けて順に配置された構造となっている。このような構成であれば、半導体基板表面へイオン注入を行う事無く、電極３０、４０直下のＮウェル１２に、Ｐ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因したポテンシャル勾配が生じさせることが出来、このポテンシャル勾配が電荷転送方向と一致するため、電荷転送効率を向上させることが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサに関するものである。
【背景技術】
【０００２】
この種の従来の技術としては、例えば特許文献１に開示されたものがある。即ち、この特許文献１は、半導体基板の表面にＭＯＳ構造の電極が多数配列した構造を有する電荷転送装置に関するものであり、電位障壁部の電極直下の半導体基板に不純物濃度が異なる２種類以上の不純物領域を有するものである。このような構成であれば、電位障壁部の半導体基板に不純物濃度差に起因したポテンシャル勾配が生じるので、上記ポテンシャル勾配を利用して電荷の転送効率（即ち、転送速度）を向上させることができる。
【特許文献１】特開平３−２８３６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体基板に上記のような不純物領域を形成する場合、通常、イオン注入技術を用いてその基板表面付近に不純物を注入することとなる。ここで、イオン注入技術では、その不純物の注入時に半導体基板表面に結晶欠陥が生じてしまうという問題がある。半導体基板表面に結晶欠陥が残存すると、結晶欠陥を介して発生した電荷が被転送電荷に加算され、つまり信号成分にノイズ成分が加算されてしまい、電荷転送特性が劣化してしまうおそれがある。
【０００４】
また、イオン注入により結晶欠陥が生じても、その後に半導体基板を十分高い温度で長時間加熱してやれば結晶欠陥を消滅させることは可能である。しかしながら、現在、精力的に研究開発がなされている微細プロセスにおいては、加熱温度を低くすると共に、加熱時間を短くする傾向にある。つまり、十分高い温度で長時間加熱することは、微細プロセスにおける基本コンセプト「不純物拡散を抑制する」から外れるため、設計の自由度が低くなりがちである。そのため、十分高い温度で長時間加熱したくても設計上の観点からその処理を実行することが許されず、時として完全なる結晶性回復をあきらめなければならないこともありうる。
そこで、この発明はこのような事情に鑑みてなされたものであって、結晶欠陥の発生を少なくし、かつ電荷の転送効率を向上できるようにしたＣＣＤイメージセンサの提供を目的とする。
【課題を解決するための手段】
【０００５】
〔発明１〕 上記課題を解決するために、発明１のＣＣＤイメージセンサは、半導体基板の表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、仕事関数が異なる複数種類の導電層が電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。ここで、本発明の「仕事関数が異なる複数種類の導電層」としては、例えば、導電型がＰ型またはＮ型の半導体層、金属層等が挙げられる。
【０００６】
発明１のＣＣＤイメージセンサによれば、電極直下の半導体基板表面には仕事関数差に起因してポテンシャル勾配が生じ、このポテンシャル勾配によって被転送電荷は電極直下の電荷転送方向の側へ引き寄せられる。また、このようなポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【０００７】
〔発明２〕 発明２のＣＣＤイメージセンサは、第１導電型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、第２導電型の第１半導体層と第１導電型の第２半導体層とが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。
【０００８】
このような構成であれば、電極直下の半導体基板表面に第１半導体層と第２半導体層との仕事関数差に起因してポテンシャル勾配が生じ、このポテンシャル勾配によって被転送電荷は第１半導体層直下から第２半導体層の直下へ引き寄せられる。また、このポテンシャル勾配によって被転送電荷が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【０００９】
〔発明３〕 発明３のＣＣＤイメージセンサは、Ｎ型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、Ｐ型ポリシリコンとＮ型ポリシリコンとが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。
ここで、Ｐ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）は約５．２５ｅＶであり、Ｎ型ポリシリコンの仕事関数（ＷＦ）は約４．１７ｅＶである。
【００１０】
発明３のＣＣＤイメージセンサによれば、電極直下の半導体基板表面にＰ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン直下の電子ｅ−はＮ型ポリシリコンの直下へ引き寄せられる。また、このポテンシャル勾配によって電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に電圧が印加されているときもそうでないときも維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【００１１】
〔発明４〕 発明４のＣＣＤイメージセンサは、発明３のＣＣＤイメージセンサにおいて、前記電極直下の前記半導体基板表面に前記電荷の転送方向に沿って一定間隔で設けられた複数のＰ型不純物層、をさらに備えたことを特徴とするものである。
このような構成であれば、Ｐ型不純物層は電位障壁として機能し、Ｐ型不純物層直下のチャネル領域のポテンシャルは低くなるので、隣接する領域との間でポテンシャル勾配を形成したり、あるいは、ポテンシャル勾配をより急峻にしたりすることができる。
【００１２】
なお、イオン注入技術を用いてＰ型不純物層を形成する場合は、半導体基板に結晶欠陥が発生してしまうおそれがある。しかし、発明４のＣＣＤイメージセンサでは、Ｐ型不純物層の直上に電極の一部をなすＰ型ポリシリコンが配置され、このＰ型ポリシリコンもＰ型不純物層と同じようにポテンシャル勾配の形成に寄与する。従って、従来の技術（例えば、Ｐ型不純物層上の電極が全てＮ型ポリシリコンからなる場合）と比べて、同じ電荷転送効率を求めるのであれば、Ｐ型不純物層を低濃度化することができ、Ｐ型不純物層を形成する際のドーズ量を少なくすることができるので、結晶欠陥の発生を少なくすることが可能である。
【００１３】
〔発明５〕発明５のＣＣＤイメージセンサは、発明３または発明４のＣＣＤイメージセンサにおいて前記Ｐ型ポリシリコンは、Ｐ型不純物の濃度が高いＰ＋ポリシリコンと、Ｐ型不純物の濃度が低いＰ−ポリシリコンとを含み、前記Ｎ型ポリシリコンは、Ｎ型不純物の濃度が高いＮ＋ポリシリコンと、Ｎ型不純物の濃度が低いＮ−ポリシリコンとを含み、前記電極のうちの前記絶縁膜と接する部分は、前記電荷の転送方向に向けて、前記Ｐ＋ポリシリコンと、前記Ｐ−ポリシリコンと、前記Ｎ−ポリシリコンと、前記Ｎ＋ポリシリコンとが順に配置された構造となっている、ことを特徴とするものである。
このような構成であれば、Ｐ＋ポリシリコンの直下からＮ＋ポリシリコンの直下にかけてポテンシャル勾配が段階的に形成されるので、例えば、Ｐ＋ポリシリコンの直下に存在する電子ｅ−をＮ＋ポリシリコンの直下へスムーズに誘導することができる。
【発明の効果】
【００１４】
本発明によれば、ＣＣＤイメージセンサにおいて、結晶欠陥の発生を少なくし、かつ電荷の転送効率を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。
（１）第１実施形態
図１（Ａ）〜（Ｃ）は、第１実施形態に係るＣＣＤイメージセンサ１００の電荷転送領域（即ち、シフトレジスタ）の構成例を示す断面図と、この断面図に対応するポテンシャル図である。また、図２は、電圧信号φ１、φ２のタイミングの一例を示す図である。図１（Ｂ）は図２の時刻ｔ１におけるポテンシャルを示し、図１（Ｃ）は図２の時刻ｔ２におけるポテンシャルを示している。
【００１６】
図１（Ａ）に示すように、このＣＣＤイメージセンサ１００は、Ｐ型のシリコン基板１１と、このシリコン基板１１に形成されたＮ型のウェル（即ち、Ｎウェル）１２と、このＮウェル１２の上に形成された絶縁膜２０と、絶縁膜２０上に形成された電荷転送用の複数の電極３０および４０と、を含んだ構成となっている。図１（Ａ）に示すように、このＣＣＤイメージセンサ１００では、断面視での構造（即ち、断面構造）が異なる２種類の電極３０、４０が電荷転送方向に沿って交互に配列しており、例えば、電極３０には電圧信号φ１が、もう一方の電極４０には電圧信号φ２が入力されるようになっている。
【００１７】
φ１、φ２という２相の信号で電荷を転送するタイプのＣＣＤは２相駆動ＣＣＤとも呼ばれている。図１（Ａ）〜（Ｃ）に示すように、ＣＣＤイメージセンサ１００では、電極３０、４０にそれぞれ異なる電圧信号φ１、φ２を与えることにより、電極３０、４０直下のＮウェル１２にそれぞれ深さの異なるポテンシャル井戸を作り出し、これを利用して電荷（この例では、電子ｅ−）を保持するようになっている。また、図２に示すように、各電極３０、４０に印加する電圧信号φ１、φ２のオン（ＯＮ）、オフ（ＯＦＦ）を一定間隔で入れ替えることにより、電極３０（または、電極４０）直下のＮウェル１２に保持されている電荷を、電荷転送方向の側に隣接する電極４０（または電極３０）の直下へ転送するようになっている。
【００１８】
ところで、このＣＣＤイメージセンサ１００では、電極３０はＰ型ポリシリコン３１とＮ型ポリシリコン３２とで構成されており、Ｐ型ポリシリコン３１とＮ型ポリシリコン３２とが電荷転送方向に向けて順に配置された構造となっている。つまり、電荷転送領域の上流側にＰ型ポリシリコン３１が、その下流側にＮ型ポリシリコン３２がそれぞれ配置され構造となっている。また、同様に、電極４０もＰ型ポリシリコン４１とＮ型ポリシリコン４２とで構成されており、Ｐ型ポリシリコン４１とＮ型ポリシリコン４２とが電荷の転送方向に向けて順に配置された構造となっている。
【００１９】
ここで、Ｐ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）は約５．２５ｅＶであり、Ｎ型ポリシリコンの仕事関数（ＷＦ）は約４．１７ｅＶである。図３に示すように、Ｐ型ポリシリコン直下の半導体基板表面のポテンシャルはＮ型ポリシリコン直下の半導体基板表面のポテンシャルよりも低く、ＰＮ接合部の直下を中心にポテンシャル勾配が形成される。そして、このポテンシャル勾配によって、電子ｅ−はＰ型ポリシリコンの直下からＮ型ポリシリコンの直下へと引き寄せられる。
【００２０】
図１（Ａ）〜（Ｃ）に戻って、ＣＣＤイメージセンサ１００では、電極３０直下のＮウェル１２表面にＰ型ポリシリコン３１とＮ型ポリシリコン３２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン３１直下の電子ｅ−はＮ型ポリシリコン３２の直下へ引き寄せられる。また同様に、電極４０直下のＮウェル１２表面にもＰ型ポリシリコン４１とＮ型ポリシリコン４２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン４１直下の電子ｅ−はＮ型ポリシリコン４２の直下へ引き寄せられる。そして、このようなポテンシャル勾配によって電子ｅ−が引き寄せられる方向は、電極３０、４０の両方において、それぞれ電荷転送方向と一致している。
【００２１】
さらに、図１（Ｂ）および（Ｃ）に示すように、このようなポテンシャル勾配（即ち、Ｐ型ポリシリコン直下のポテンシャルがＮ型ポリシリコン直下のポテンシャルよりも低い状態）はφ１、φ２のオンオフに関係なく維持されるので、電荷転送方向への電子ｅ−の転送を、上記のポテンシャル勾配で後押しすることができる。
【００２２】
次に、図１（Ａ）に示したＣＣＤイメージセンサ１００の製造方法について説明する。
図４（Ａ）〜図５（Ｃ）は、ＣＣＤイメージセンサ１００の製造方法を示す工程図である。
図４（Ａ）に示すように、まず始めに、フォトリソグラフィ技術およびイオン注入技術を用いてＰ型のシリコン基板１１にＮ型不純物を部分的に導入し、Ｎウェル１２を形成する。次に、Ｎウェル１２上に絶縁膜２０を形成する。この絶縁膜２０は、例えばＳｉＯ２膜、Ｓｉ３Ｎ４膜、ＳｉＯＮ膜またはｈｉｇｈ−ｋ膜である。絶縁膜２０としてＳｉＯ２膜を形成する場合には、例えばシリコン基板１１を熱酸化することでＳｉＯ２膜を形成する。
【００２３】
次に、図４（Ｂ）に示すように、絶縁膜２０上に例えばノンドープのポリシリコン膜２１を形成する。このポリシリコン膜２１の形成は例えばＣＶＤで行う。そして、Ｎ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン２２をポリシリコン膜２１上に形成し、このレジストパターン２２をマスクにポリシリコン膜２１にＮ型不純物をイオン注入する。これにより、図４（Ｂ）に示すように、ポリシリコン膜２１にＮ型ポリシリコン４２を形成する。Ｎ型ポリシリコン４２を形成した後は、レジストパターン２２を例えばアッシングして除去する。
【００２４】
次に、図４（Ｃ）に示すように、Ｐ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン２３をポリシリコン膜２１上に形成し、このレジストパターン２３をマスクにポリシリコン膜２１にＰ型不純物をイオン注入する。これにより、図４（Ｃ）に示すように、ポリシリコン膜２１にＰ型ポリシリコン４１を形成する。Ｐ型ポリシリコン４１を形成した後は、レジストパターン２３を例えばアッシングして除去する。
【００２５】
次に、図５（Ａ）に示すように、電極４０が形成される領域の上方を覆い、それ以外の領域の上方を露出させるレジストパターン２４をポリシリコン膜２１上に形成し、このレジストパターン２４をマスクにポリシリコン膜２１を例えばドライエッチングする。これにより、図５（Ａ）に示すように、Ｐ型ポリシリコン４１とＮ型ポリシリコン４２とからなる電極４０を絶縁膜２０上に形成する。電極４０を形成した後は、レジストパターン２４を例えばアッシングして除去する。
【００２６】
次に、電極４０下から露出しているシリコン基板１１の表面と、電極４０表面とに絶縁膜２５を形成する。この絶縁膜２５は例えばＳｉＯ２膜であり、その形成は例えばシリコン基板１１を熱酸化することで行う。そして、図５（Ｂ）に示すように、シリコン基板１１の上方全面に例えばノンドープのポリシリコン膜２６を形成する。このポリシリコン膜２６の形成は例えばＣＶＤで行う。
【００２７】
次に、フォトリソグラフィ技術とイオン注入技術とを用いてポリシリコン膜２６にＮ型不純物を部分的に導入し、図５（Ｃ）に示すように、ポリシリコン膜２６にＮ型ポリシリコン３２を形成する。続いて、フォトリソグラフィ技術とイオン注入技術とを用いてポリシリコン膜２６にＰ型不純物を部分的に導入し、図５（Ｃ）に示すように、ポリシリコン膜２６にＰ型ポリシリコン３１を形成する。その後、フォトリソグラフィ技術とエッチング技術を用いてポリシリコン膜２６をパターニングする。これにより、図１（Ａ）に示したＰ型ポリシリコン３１とＮ型ポリシリコン３２とからなる電極３０を形成する。
【００２８】
このように、本発明の第１実施形態によれば、電極３０、４０直下のＮウェル１２表面にＰ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因してポテンシャル勾配がそれぞれ生じる。そして、このポテンシャル勾配によって、Ｐ型ポリシリコン直下の電子ｅ−はＮ型ポリシリコンの直下に引き寄せられ、この電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配はφ１、φ２のオンオフに関係なく（即ち、電極３０、４０に対する電圧印加の有無に関係なく）維持されるので、電荷の転送効率を高めることができる。
【００２９】
従来の技術と比べて、シリコン基板１１に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、シリコン基板１１における結晶欠陥の発生を少なくすることができる。
この第１実施形態では、Ｎウェル１２が本発明の「半導体基板（の）表面」に対応し、Ｐ型ポリシリコン３１、４１およびＮ型ポリシリコン３２、４２が本発明の「仕事関数が異なる複数種類の導電層」に対応している。また、Ｐ型ポリシリコン３１、４１が本発明の「第２導電型の第１半導体層」に対応し、Ｎ型ポリシリコン３２、４２が本発明の「第１導電型の第２半導体層」に対応している。
【００３０】
（２）第２実施形態
図６（Ａ）〜（Ｃ）は、第２実施形態に係るＣＣＤイメージセンサ２００の電荷転送領域（即ち、シフトレジスタ）の構成例を示す断面図と、この断面図に対応するポテンシャル図である。図６（Ｂ）は図２の時刻ｔ１におけるポテンシャルを示し、図６（Ｃ）は図２の時刻ｔ２におけるポテンシャルを示している。なお、図６（Ａ）において、図１（Ａ）と同一の構成を有する部分には同一符号を付し、その詳細な説明は省略する。
【００３１】
図６（Ａ）に示すように、このＣＣＤイメージセンサ２００は、Ｐ型のシリコン基板１１と、このシリコン基板１１に形成されたＮウェル１２と、このＮウェル１２の上に形成された絶縁膜２０と、絶縁膜２０上に形成された電荷転送用の複数の電極３０、１４０と、を含んだ構成となっている。図１（Ａ）に示すように、このＣＣＤイメージセンサ２００では、断面構造が異なる２種類の電極３０、１４０が電荷転送方向に沿って交互に配列している。
【００３２】
ここで、電極１４０はＮ型ポリシリコンのみで構成されている。また、電荷転送方向に沿って配列している電極３０に対して、例えば、その並び順に整数の番号を付与した場合、番号が奇数の電極には電圧信号φ１が、番号が偶数の電極には電圧信号φ２がそれぞれ印加されるようになっている。即ち、電荷転送方向に沿って配列している電極３０に対して、一つおきに電圧信号φ１が印加されるようになっており、残りの電極３０に電圧信号φ２が印加されるようになっている。また、電圧信号φ１が印加される電極３０の下流側で隣接する電極１４０には電圧信号φ１が印加され、電圧信号φ２が印加される電極３０の下流側で隣接する電極１４０には電圧信号φ２が印加されるようになっている。さらに、電極３０直下のＮウェル１２にはＰ型不純物層１５０が形成されている。
【００３３】
このような構成であっても、電極３０直下のＮウェル１２にＰ型ポリシリコン３１とＮ型ポリシリコン３２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン３１直下の電子ｅ−はＮ型ポリシリコン３２の直下に引き寄せられる。そして、この電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持されるので、電荷の転送効率を高めることができる。
【００３４】
また、Ｐ型不純物層１５０は電位障壁として機能し、Ｐ型不純物層１５０直下のＮウェル１２のポテンシャルを低くすることができる。このため、同一導電型で、且つ同一信号φ１（またはφ２）が印加される隣接したＮ型ポリシリコン３２と電極１４０間の直下にも、ポテンシャル勾配が形成されるので、Ｎ型ポリシリコン３２の直下から電極１４０直下への電子ｅ−の転送を、このＰ型不純物層１５０起因のポテンシャル勾配で後押しすることができる。
【００３５】
次に、上記のＣＣＤイメージセンサ２００の製造方法について説明する。
図７（Ａ）〜図８（Ｃ）は、ＣＣＤイメージセンサ２００の製造方法を示す工程図である。
図７（Ａ）に示すように、まず始めに、フォトリソグラフィ技術およびイオン注入技術を用いてＰ型のシリコン基板１１にＮ型不純物を部分的に導入し、Ｎウェル１２を形成する。次に、フォトリソグラフィ技術およびイオン注入技術を用いてＮウェル１２にＰ型不純物を部分的に導入し、Ｐ型不純物層１５０を形成する。そして、Ｐ型不純物層１５０が形成されたＮウェル１２上に絶縁膜２０を形成する。続いて、絶縁膜２０上に例えば導電型がＮ型のポリシリコン膜を形成する。このポリシリコン膜に対するＮ型不純物の導入は、成膜時にｉｎ−ｓｕｔｅで行ってもよいし、ノンドープのポリシリコン膜を形成した後でＮ型不純物をイオン注入することで行っても良い。
【００３６】
次に、図７（Ｂ）に示すように、フォトリソグラフィ技術とエッチング技術を用いてＮ型のポリシリコン膜をパターニングして、電極１４０を形成する。そして、電極１４０下から露出しているシリコン基板１１の表面と、電極１４０の表面とに絶縁膜を形成する。この絶縁膜は例えばＳｉＯ２膜であり、その形成は例えばシリコン基板１１を熱酸化することで行う。
【００３７】
次に、図７（Ｃ）に示すように、絶縁膜１２５形成後のシリコン基板１１の上方全面に例えばノンドープのポリシリコン膜１２６を形成する。このポリシリコン膜１２６の形成は例えばＣＶＤで行う。そして、図８（Ａ）に示すように、Ｎ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン１２７をポリシリコン膜１２６上に形成し、このレジストパターン１２７をマスクにポリシリコン膜１２６にＮ型不純物をイオン注入する。これにより、ポリシリコン膜１２６にＮ型ポリシリコン３２を形成する。Ｎ型ポリシリコン３２を形成した後は、レジストパターン１２７を例えばアッシングして除去する。
【００３８】
次に、図８（Ｂ）に示すように、Ｐ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン１２８をポリシリコン膜１２６上に形成し、このレジストパターン１２８をマスクにポリシリコン膜１２６にＰ型不純物をイオン注入する。これにより、ポリシリコン膜１２６にＰ型ポリシリコン３１を形成する。Ｐ型ポリシリコン３１を形成した後は、レジストパターン１２６を例えばアッシングして除去する。その後、フォトリソグラフィ技術とエッチング技術を用いてポリシリコン膜をパターニングする。これにより、図６（Ａ）に示したＰ型ポリシリコン３１とＮ型ポリシリコン３２とからなる電極３０を形成する。
【００３９】
このように、本発明の第２実施形態によれば、第１実施形態と同様に、電極３０の直下にポテンシャル勾配が生じるので電荷の転送効率を高めることができる。また、Ｐ型不純物層１５０は電位障壁として機能し、Ｐ型不純物層１５０の電荷転送方向下流にある隣接Ｎウェル１２のポテンシャルは高くなるので、隣接する領域との間でポテンシャル勾配を形成したり、あるいは、（電極１４０のＮ型不純物濃度が、Ｎ型ポリシリコン３２のＮ型不純物濃度よりも高い場合は）ポテンシャル勾配をより急峻にしたりすることができる。
【００４０】
なお、イオン注入技術を用いてＰ型不純物層１５０を形成する場合は、シリコン基板１１に結晶欠陥が発生してしまうおそれがある。しかし、このＣＣＤイメージセンサ２００では、Ｐ型不純物層１５０の直上にＰ型ポリシリコン３１が配置され、このＰ型ポリシリコン３１もＰ型不純物層１５０と同じようにポテンシャル勾配の形成に寄与する。
【００４１】
従って、従来の技術（例えば、Ｐ型不純物層１５０上の電極が全てＮ型ポリシリコンからなる場合）と比べて、同じ電荷転送効率を求めるのであれば、Ｐ型不純物層１５０を低濃度化することができ、Ｐ型不純物層１５０を形成する際のドーズ量を少なくすることができるので、結晶欠陥の発生を少なくすることが可能である。
この第２実施形態では、Ｐ型ポリシリコン３１およびＮ型ポリシリコン３２が本発明の「仕事関数が異なる複数種類の導電層」に対応している。また、Ｐ型ポリシリコン３１が本発明の「第２導電型の第１半導体層」に対応し、Ｎ型ポリシリコン３２が本発明の「第１導電型の第２半導体層」に対応している。
【００４２】
（３）第３実施形態
図９（Ａ）〜（Ｄ）は、電極３０の複数の構成例を示す図である。各図の左側は電極３０を立体的に示した図であり、各図の右側は電荷転送方向に沿ったＡ−Ａ´で電極３０を切断したときの模式図である。
上記の第１実施形態では、図９（Ａ）に示すように、電極３０がＰ型ポリシリコンとＮ型ポリシリコンとで構成されており、電荷転送領域の上流側にＰ型ポリシリコンが、電荷転送領域の下流側にＮ型ポリシリコンがそれぞれ配置されている場合について説明した。しかしながら、電極３０の構成はこれに限られることはなく、例えば図９（Ｂ）〜（Ｄ）のような構成でも良い。
【００４３】
即ち、図９（Ｂ）では、電極３０がＰ＋ポリシリコンと、Ｐ−ポリシリコンと、Ｎ−ポリシリコンと、Ｎ＋ポリシリコンとで構成されており、これらの層が電荷転送方向に向けて仕事関数が大から小となる順に配置された構造となっている。ここで、Ｐ＋ポリシリコンはＰ−ポリシリコンよりもＰ型不純物の濃度が高くて仕事関数が大きい。また、Ｎ＋ポリシリコンはＮ−ポリシリコンよりもＮ型不純物の濃度が高くて仕事関数が小さい。
【００４４】
このような構成であれば、Ｐ＋ポリシリコンの直下とＰ−ポリシリコンの直下との間、Ｐ−ポリシリコンの直下とＮ−ポリシリコンの直下との間、Ｎ−ポリシリコンの直下とＮ＋ポリシリコンの直下との間に、電子ｅ−を電荷転送方向へ引き寄せるようなポテンシャル勾配がそれぞれ形成される。つまり、Ｐ＋ポリシリコンの直下からＮ＋ポリシリコンの直下にかけてポテンシャル勾配が段階的に形成されるので、例えば、Ｐ＋ポリシリコンの直下に存在する電子ｅ−をＮ＋ポリシリコンの直下へスムーズに誘導することができる。これにより、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４５】
図９（Ｃ）では、電極３０がＰ型ポリシリコンとＮ型ポリシリコンとで構成されており、Ｐ型ポリシリコンが電荷転送領域の上流側に配置され、Ｎ型ポリシリコンが電荷転送領域の下流側に配置されている。また、この例では、図９（Ｃ）に示すように、Ｐ型ポリシリコンの上方はＮ型ポリシリコンで覆われている。このような構成であっても、Ｐ型ポリシリコンの直下から、Ｎ型ポリシリコンの絶縁膜と接触している界面の直下にかけて、電子ｅ−を電荷転送方向へ引き寄せるようなポテンシャル勾配が形成されるので、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４６】
図９（Ｄ）では、電極３０がＰ型ポリシリコンと、Ｎ型ポリシリコンとで構成されており、Ｐ型ポリシリコンが電荷転送領域の上流側に配置され、Ｎ型ポリシリコンが電荷転送領域の下流側に配置されている。また、Ｎ型ポリシリコンは平面視で電荷転送領域の上流側に開口したコの字型となっており、この開口部にＰ型ポリシリコンが嵌め込まれている。このような構成であっても、Ｐ型ポリシリコンの直下からＮ型ポリシリコンの直下にかけて、電子を電荷転送方向へ引き寄せるようなポテンシャル勾配が形成されるので、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４７】
なお、図９（Ｄ）に示す例においては、Ｐ型ポリシリコンが電荷転送領域を完全に横断していることが望ましい。その理由は、Ｐ型ポリシリコンが電荷転送領域を完全に横断していない場合は、その横断していない部分において、ポテンシャル勾配が部分的に形成されないおそれがあり、その結果、転送効率の向上効果が損なわれてしまうおそれがあるからである。
この第３実施形態では、図９（Ａ）〜（Ｄ）を参照しながら電極３０の構成例を説明したが、このような構成例は電極３０だけでなく、もう一方の電極４０にも適用可能である。
【００４８】
（４）第４実施形態
上記の第１〜第３実施形態では、電極３０、４０をＰ型ポリシリコンと、Ｎ型ポリシリコンとで構成することについて説明した。これは、Ｎ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が約４．１７ｅＶであり、Ｐ型ポリシリコンの仕事関数（ＷＦ）が約５．２５ｅＶであり、この２つの仕事関数差がシリコン基板表面にポテンシャル勾配を発生させるからである。
【００４９】
しかしながら、本発明では、電極３０、４０を構成するＰ型ポリシリコンの代替材料として、Ｎ型ポリシリコンよりもＷＦ値が大きな導電材を用いることも可能である。その場合には、代替材料とＮ型ポリシリコンとの仕事関数差に起因して、半導体基板の表面にポテンシャル勾配が生じることとなる。なお、Ｐ型シリコンの代替材料としては、例えば以下のようなものが挙げられる。
【００５０】
銀（ＷＦ＝４．３１ｅＶ）、銅（ＷＦ＝４．５２ｅＶ）、金（ＷＦ＝４．７０ｅＶ）、ニッケル（ＷＦ＝４．７４ｅＶ）、パラジウム（ＷＦ＝５．００ｅＶ）、プラチナ（ＷＦ＝５．３０ｅＶ）、モリブデン（ＷＦ＝４．５３ｅＶ）、タングステン（ＷＦ＝４．６３ｅＶ）、ケイ化モリブデン（ＷＦ＝４．８０ｅＶ）、ケイ化タングステン（ＷＦ＝４．８０ｅＶ）。
【００５１】
次に、上記のような代替材料を用いて電極を製造する方法について説明する。
図１０（Ａ）〜（Ｅ）は、代替材料を用いた電極３００の製造方法を示す工程図である。図１０（Ａ）に示すように、まず始めに、半導体基板２０１上に絶縁層２０３を形成し、その上にＮ型ポリシリコン２０５を形成する。ここで、半導体基板２０１とは例えばシリコン基板である。また、ポリシリコンに対するＮ型不純物の添加は例えばｉｎ−ｓｉｔｕで行う。次に、図１０（Ｂ）に示すように、フォトリソグラフィ技術とエッチング技術を用いて、代替材料が形成される領域のＮ型ポリシリコン２０５だけを取り除き、絶縁層２０３を底面とする開口部２０７を形成する。
【００５２】
次に、図１０（Ｃ）に示すように、Ｐ型ポリシリコンの代替材料２１０を半導体基板２０１の上方全面に形成して開口部２０７を埋め込む。この代替材料２１０の形成は、例えばＣＶＤやスパッタリング技術で行う。次に、代替材料２１０にエッチバックまたはＣＭＰ処理を施して、代替材料２１０をその厚さ分だけ削り取り、図１０（Ｄ）に示すように、開口部２０７のみに代替材料２１０を残存させる。その後、図１０（Ｅ）に示すように、電極が形成される領域の上方を覆い、それ以外の領域の上方を露出するレジストパターン２１１を半導体基板２０１上に形成する。そして、このレジストパターン２１１をマスクにＮ型ポリシリコン２０５をエッチングする。これにより、代替材料２１０とＮ型ポリシリコン２０５とからなる電極３００を完成させる。
この第４実施形態では、代替材料２１０とＮ型ポリシリコン２０５とが本発明の「仕事関数が異なる複数種類の層」に対応している。
【図面の簡単な説明】
【００５３】
【図１】ＣＣＤイメージセンサ１００の構成例を示す断面図とポテンシャル図。
【図２】電圧信号φ１、φ２のタイミングの一例を示す図。
【図３】Ｐ型ポリシリコンの直下からＮ型ポリシリコンの直下にかけてのポテンシャル勾配を示す図。
【図４】ＣＣＤイメージセンサ１００の製造方法を示す工程図（その１）。
【図５】ＣＣＤイメージセンサ１００の製造方法を示す工程図（その２）。
【図６】ＣＣＤイメージセンサ２００の構成例を示す断面図とポテンシャル図。
【図７】ＣＣＤイメージセンサ２００の製造方法を示す工程図（その１）。
【図８】ＣＣＤイメージセンサ２００の製造方法を示す工程図（その２）。
【図９】電極３０の複数の構成例を示す図。
【図１０】代替材料を用いた電極３００の製造方法を示す工程図。
【符号の説明】
【００５４】
１１ シリコン基板
１２ Ｎウェル
２０、２５、１２５ 絶縁膜
２１、２６、１２６ ポリシリコン膜
２２、２３、２４、１２６、１２７、１２８ レジストパターン
３０、４０、１４０、３００ 電極
３１、４１ Ｐ型ポリシリコン
３２、４２ Ｎ型ポリシリコン
１００、２００ イメージセンサ
１５０ Ｐ型不純物層
２０１ 半導体基板
２０３ 絶縁層
２０５ Ｎ型ポリシリコン
２０７ 開口部
２１０ 代替材料
２１１ レジストパターン
φ１、φ２ 電圧信号
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサに関するものである。
【背景技術】
【０００２】
この種の従来の技術としては、例えば特許文献１に開示されたものがある。即ち、この特許文献１は、半導体基板の表面にＭＯＳ構造の電極が多数配列した構造を有する電荷転送装置に関するものであり、電位障壁部の電極直下の半導体基板に不純物濃度が異なる２種類以上の不純物領域を有するものである。このような構成であれば、電位障壁部の半導体基板に不純物濃度差に起因したポテンシャル勾配が生じるので、上記ポテンシャル勾配を利用して電荷の転送効率（即ち、転送速度）を向上させることができる。
【特許文献１】特開平３−２８３６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体基板に上記のような不純物領域を形成する場合、通常、イオン注入技術を用いてその基板表面付近に不純物を注入することとなる。ここで、イオン注入技術では、その不純物の注入時に半導体基板表面に結晶欠陥が生じてしまうという問題がある。半導体基板表面に結晶欠陥が残存すると、結晶欠陥を介して発生した電荷が被転送電荷に加算され、つまり信号成分にノイズ成分が加算されてしまい、電荷転送特性が劣化してしまうおそれがある。
【０００４】
また、イオン注入により結晶欠陥が生じても、その後に半導体基板を十分高い温度で長時間加熱してやれば結晶欠陥を消滅させることは可能である。しかしながら、現在、精力的に研究開発がなされている微細プロセスにおいては、加熱温度を低くすると共に、加熱時間を短くする傾向にある。つまり、十分高い温度で長時間加熱することは、微細プロセスにおける基本コンセプト「不純物拡散を抑制する」から外れるため、設計の自由度が低くなりがちである。そのため、十分高い温度で長時間加熱したくても設計上の観点からその処理を実行することが許されず、時として完全なる結晶性回復をあきらめなければならないこともありうる。
そこで、この発明はこのような事情に鑑みてなされたものであって、結晶欠陥の発生を少なくし、かつ電荷の転送効率を向上できるようにしたＣＣＤイメージセンサの提供を目的とする。
【課題を解決するための手段】
【０００５】
〔発明１〕 上記課題を解決するために、発明１のＣＣＤイメージセンサは、半導体基板の表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、仕事関数が異なる複数種類の導電層が電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。ここで、本発明の「仕事関数が異なる複数種類の導電層」としては、例えば、導電型がＰ型またはＮ型の半導体層、金属層等が挙げられる。
【０００６】
発明１のＣＣＤイメージセンサによれば、電極直下の半導体基板表面には仕事関数差に起因してポテンシャル勾配が生じ、このポテンシャル勾配によって被転送電荷は電極直下の電荷転送方向の側へ引き寄せられる。また、このようなポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【０００７】
〔発明２〕 発明２のＣＣＤイメージセンサは、第１導電型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、第２導電型の第１半導体層と第１導電型の第２半導体層とが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。
【０００８】
このような構成であれば、電極直下の半導体基板表面に第１半導体層と第２半導体層との仕事関数差に起因してポテンシャル勾配が生じ、このポテンシャル勾配によって被転送電荷は第１半導体層直下から第２半導体層の直下へ引き寄せられる。また、このポテンシャル勾配によって被転送電荷が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【０００９】
〔発明３〕 発明３のＣＣＤイメージセンサは、Ｎ型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、前記電極の前記絶縁膜と接する部分は、Ｐ型ポリシリコンとＮ型ポリシリコンとが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするものである。
ここで、Ｐ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）は約５．２５ｅＶであり、Ｎ型ポリシリコンの仕事関数（ＷＦ）は約４．１７ｅＶである。
【００１０】
発明３のＣＣＤイメージセンサによれば、電極直下の半導体基板表面にＰ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン直下の電子ｅ−はＮ型ポリシリコンの直下へ引き寄せられる。また、このポテンシャル勾配によって電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に電圧が印加されているときもそうでないときも維持される。従って、電荷の転送効率を高めることができる。
従来の技術と比べて、半導体基板に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、半導体基板における結晶欠陥の発生を少なくすることができる。
【００１１】
〔発明４〕 発明４のＣＣＤイメージセンサは、発明３のＣＣＤイメージセンサにおいて、前記電極直下の前記半導体基板表面に前記電荷の転送方向に沿って一定間隔で設けられた複数のＰ型不純物層、をさらに備えたことを特徴とするものである。
このような構成であれば、Ｐ型不純物層は電位障壁として機能し、Ｐ型不純物層直下のチャネル領域のポテンシャルは低くなるので、隣接する領域との間でポテンシャル勾配を形成したり、あるいは、ポテンシャル勾配をより急峻にしたりすることができる。
【００１２】
なお、イオン注入技術を用いてＰ型不純物層を形成する場合は、半導体基板に結晶欠陥が発生してしまうおそれがある。しかし、発明４のＣＣＤイメージセンサでは、Ｐ型不純物層の直上に電極の一部をなすＰ型ポリシリコンが配置され、このＰ型ポリシリコンもＰ型不純物層と同じようにポテンシャル勾配の形成に寄与する。従って、従来の技術（例えば、Ｐ型不純物層上の電極が全てＮ型ポリシリコンからなる場合）と比べて、同じ電荷転送効率を求めるのであれば、Ｐ型不純物層を低濃度化することができ、Ｐ型不純物層を形成する際のドーズ量を少なくすることができるので、結晶欠陥の発生を少なくすることが可能である。
【００１３】
〔発明５〕発明５のＣＣＤイメージセンサは、発明３または発明４のＣＣＤイメージセンサにおいて前記Ｐ型ポリシリコンは、Ｐ型不純物の濃度が高いＰ＋ポリシリコンと、Ｐ型不純物の濃度が低いＰ−ポリシリコンとを含み、前記Ｎ型ポリシリコンは、Ｎ型不純物の濃度が高いＮ＋ポリシリコンと、Ｎ型不純物の濃度が低いＮ−ポリシリコンとを含み、前記電極のうちの前記絶縁膜と接する部分は、前記電荷の転送方向に向けて、前記Ｐ＋ポリシリコンと、前記Ｐ−ポリシリコンと、前記Ｎ−ポリシリコンと、前記Ｎ＋ポリシリコンとが順に配置された構造となっている、ことを特徴とするものである。
このような構成であれば、Ｐ＋ポリシリコンの直下からＮ＋ポリシリコンの直下にかけてポテンシャル勾配が段階的に形成されるので、例えば、Ｐ＋ポリシリコンの直下に存在する電子ｅ−をＮ＋ポリシリコンの直下へスムーズに誘導することができる。
【発明の効果】
【００１４】
本発明によれば、ＣＣＤイメージセンサにおいて、結晶欠陥の発生を少なくし、かつ電荷の転送効率を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。
（１）第１実施形態
図１（Ａ）〜（Ｃ）は、第１実施形態に係るＣＣＤイメージセンサ１００の電荷転送領域（即ち、シフトレジスタ）の構成例を示す断面図と、この断面図に対応するポテンシャル図である。また、図２は、電圧信号φ１、φ２のタイミングの一例を示す図である。図１（Ｂ）は図２の時刻ｔ１におけるポテンシャルを示し、図１（Ｃ）は図２の時刻ｔ２におけるポテンシャルを示している。
【００１６】
図１（Ａ）に示すように、このＣＣＤイメージセンサ１００は、Ｐ型のシリコン基板１１と、このシリコン基板１１に形成されたＮ型のウェル（即ち、Ｎウェル）１２と、このＮウェル１２の上に形成された絶縁膜２０と、絶縁膜２０上に形成された電荷転送用の複数の電極３０および４０と、を含んだ構成となっている。図１（Ａ）に示すように、このＣＣＤイメージセンサ１００では、断面視での構造（即ち、断面構造）が異なる２種類の電極３０、４０が電荷転送方向に沿って交互に配列しており、例えば、電極３０には電圧信号φ１が、もう一方の電極４０には電圧信号φ２が入力されるようになっている。
【００１７】
φ１、φ２という２相の信号で電荷を転送するタイプのＣＣＤは２相駆動ＣＣＤとも呼ばれている。図１（Ａ）〜（Ｃ）に示すように、ＣＣＤイメージセンサ１００では、電極３０、４０にそれぞれ異なる電圧信号φ１、φ２を与えることにより、電極３０、４０直下のＮウェル１２にそれぞれ深さの異なるポテンシャル井戸を作り出し、これを利用して電荷（この例では、電子ｅ−）を保持するようになっている。また、図２に示すように、各電極３０、４０に印加する電圧信号φ１、φ２のオン（ＯＮ）、オフ（ＯＦＦ）を一定間隔で入れ替えることにより、電極３０（または、電極４０）直下のＮウェル１２に保持されている電荷を、電荷転送方向の側に隣接する電極４０（または電極３０）の直下へ転送するようになっている。
【００１８】
ところで、このＣＣＤイメージセンサ１００では、電極３０はＰ型ポリシリコン３１とＮ型ポリシリコン３２とで構成されており、Ｐ型ポリシリコン３１とＮ型ポリシリコン３２とが電荷転送方向に向けて順に配置された構造となっている。つまり、電荷転送領域の上流側にＰ型ポリシリコン３１が、その下流側にＮ型ポリシリコン３２がそれぞれ配置され構造となっている。また、同様に、電極４０もＰ型ポリシリコン４１とＮ型ポリシリコン４２とで構成されており、Ｐ型ポリシリコン４１とＮ型ポリシリコン４２とが電荷の転送方向に向けて順に配置された構造となっている。
【００１９】
ここで、Ｐ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）は約５．２５ｅＶであり、Ｎ型ポリシリコンの仕事関数（ＷＦ）は約４．１７ｅＶである。図３に示すように、Ｐ型ポリシリコン直下の半導体基板表面のポテンシャルはＮ型ポリシリコン直下の半導体基板表面のポテンシャルよりも低く、ＰＮ接合部の直下を中心にポテンシャル勾配が形成される。そして、このポテンシャル勾配によって、電子ｅ−はＰ型ポリシリコンの直下からＮ型ポリシリコンの直下へと引き寄せられる。
【００２０】
図１（Ａ）〜（Ｃ）に戻って、ＣＣＤイメージセンサ１００では、電極３０直下のＮウェル１２表面にＰ型ポリシリコン３１とＮ型ポリシリコン３２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン３１直下の電子ｅ−はＮ型ポリシリコン３２の直下へ引き寄せられる。また同様に、電極４０直下のＮウェル１２表面にもＰ型ポリシリコン４１とＮ型ポリシリコン４２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン４１直下の電子ｅ−はＮ型ポリシリコン４２の直下へ引き寄せられる。そして、このようなポテンシャル勾配によって電子ｅ−が引き寄せられる方向は、電極３０、４０の両方において、それぞれ電荷転送方向と一致している。
【００２１】
さらに、図１（Ｂ）および（Ｃ）に示すように、このようなポテンシャル勾配（即ち、Ｐ型ポリシリコン直下のポテンシャルがＮ型ポリシリコン直下のポテンシャルよりも低い状態）はφ１、φ２のオンオフに関係なく維持されるので、電荷転送方向への電子ｅ−の転送を、上記のポテンシャル勾配で後押しすることができる。
【００２２】
次に、図１（Ａ）に示したＣＣＤイメージセンサ１００の製造方法について説明する。
図４（Ａ）〜図５（Ｃ）は、ＣＣＤイメージセンサ１００の製造方法を示す工程図である。
図４（Ａ）に示すように、まず始めに、フォトリソグラフィ技術およびイオン注入技術を用いてＰ型のシリコン基板１１にＮ型不純物を部分的に導入し、Ｎウェル１２を形成する。次に、Ｎウェル１２上に絶縁膜２０を形成する。この絶縁膜２０は、例えばＳｉＯ２膜、Ｓｉ３Ｎ４膜、ＳｉＯＮ膜またはｈｉｇｈ−ｋ膜である。絶縁膜２０としてＳｉＯ２膜を形成する場合には、例えばシリコン基板１１を熱酸化することでＳｉＯ２膜を形成する。
【００２３】
次に、図４（Ｂ）に示すように、絶縁膜２０上に例えばノンドープのポリシリコン膜２１を形成する。このポリシリコン膜２１の形成は例えばＣＶＤで行う。そして、Ｎ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン２２をポリシリコン膜２１上に形成し、このレジストパターン２２をマスクにポリシリコン膜２１にＮ型不純物をイオン注入する。これにより、図４（Ｂ）に示すように、ポリシリコン膜２１にＮ型ポリシリコン４２を形成する。Ｎ型ポリシリコン４２を形成した後は、レジストパターン２２を例えばアッシングして除去する。
【００２４】
次に、図４（Ｃ）に示すように、Ｐ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン２３をポリシリコン膜２１上に形成し、このレジストパターン２３をマスクにポリシリコン膜２１にＰ型不純物をイオン注入する。これにより、図４（Ｃ）に示すように、ポリシリコン膜２１にＰ型ポリシリコン４１を形成する。Ｐ型ポリシリコン４１を形成した後は、レジストパターン２３を例えばアッシングして除去する。
【００２５】
次に、図５（Ａ）に示すように、電極４０が形成される領域の上方を覆い、それ以外の領域の上方を露出させるレジストパターン２４をポリシリコン膜２１上に形成し、このレジストパターン２４をマスクにポリシリコン膜２１を例えばドライエッチングする。これにより、図５（Ａ）に示すように、Ｐ型ポリシリコン４１とＮ型ポリシリコン４２とからなる電極４０を絶縁膜２０上に形成する。電極４０を形成した後は、レジストパターン２４を例えばアッシングして除去する。
【００２６】
次に、電極４０下から露出しているシリコン基板１１の表面と、電極４０表面とに絶縁膜２５を形成する。この絶縁膜２５は例えばＳｉＯ２膜であり、その形成は例えばシリコン基板１１を熱酸化することで行う。そして、図５（Ｂ）に示すように、シリコン基板１１の上方全面に例えばノンドープのポリシリコン膜２６を形成する。このポリシリコン膜２６の形成は例えばＣＶＤで行う。
【００２７】
次に、フォトリソグラフィ技術とイオン注入技術とを用いてポリシリコン膜２６にＮ型不純物を部分的に導入し、図５（Ｃ）に示すように、ポリシリコン膜２６にＮ型ポリシリコン３２を形成する。続いて、フォトリソグラフィ技術とイオン注入技術とを用いてポリシリコン膜２６にＰ型不純物を部分的に導入し、図５（Ｃ）に示すように、ポリシリコン膜２６にＰ型ポリシリコン３１を形成する。その後、フォトリソグラフィ技術とエッチング技術を用いてポリシリコン膜２６をパターニングする。これにより、図１（Ａ）に示したＰ型ポリシリコン３１とＮ型ポリシリコン３２とからなる電極３０を形成する。
【００２８】
このように、本発明の第１実施形態によれば、電極３０、４０直下のＮウェル１２表面にＰ型ポリシリコンとＮ型ポリシリコンとの仕事関数差に起因してポテンシャル勾配がそれぞれ生じる。そして、このポテンシャル勾配によって、Ｐ型ポリシリコン直下の電子ｅ−はＮ型ポリシリコンの直下に引き寄せられ、この電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配はφ１、φ２のオンオフに関係なく（即ち、電極３０、４０に対する電圧印加の有無に関係なく）維持されるので、電荷の転送効率を高めることができる。
【００２９】
従来の技術と比べて、シリコン基板１１に不純物をイオン注入しなくてもポテンシャル勾配が形成されるので、ポテンシャル勾配の形成を目的としたイオン注入工程は必ずしも必要とされない。このため、シリコン基板１１における結晶欠陥の発生を少なくすることができる。
この第１実施形態では、Ｎウェル１２が本発明の「半導体基板（の）表面」に対応し、Ｐ型ポリシリコン３１、４１およびＮ型ポリシリコン３２、４２が本発明の「仕事関数が異なる複数種類の導電層」に対応している。また、Ｐ型ポリシリコン３１、４１が本発明の「第２導電型の第１半導体層」に対応し、Ｎ型ポリシリコン３２、４２が本発明の「第１導電型の第２半導体層」に対応している。
【００３０】
（２）第２実施形態
図６（Ａ）〜（Ｃ）は、第２実施形態に係るＣＣＤイメージセンサ２００の電荷転送領域（即ち、シフトレジスタ）の構成例を示す断面図と、この断面図に対応するポテンシャル図である。図６（Ｂ）は図２の時刻ｔ１におけるポテンシャルを示し、図６（Ｃ）は図２の時刻ｔ２におけるポテンシャルを示している。なお、図６（Ａ）において、図１（Ａ）と同一の構成を有する部分には同一符号を付し、その詳細な説明は省略する。
【００３１】
図６（Ａ）に示すように、このＣＣＤイメージセンサ２００は、Ｐ型のシリコン基板１１と、このシリコン基板１１に形成されたＮウェル１２と、このＮウェル１２の上に形成された絶縁膜２０と、絶縁膜２０上に形成された電荷転送用の複数の電極３０、１４０と、を含んだ構成となっている。図１（Ａ）に示すように、このＣＣＤイメージセンサ２００では、断面構造が異なる２種類の電極３０、１４０が電荷転送方向に沿って交互に配列している。
【００３２】
ここで、電極１４０はＮ型ポリシリコンのみで構成されている。また、電荷転送方向に沿って配列している電極３０に対して、例えば、その並び順に整数の番号を付与した場合、番号が奇数の電極には電圧信号φ１が、番号が偶数の電極には電圧信号φ２がそれぞれ印加されるようになっている。即ち、電荷転送方向に沿って配列している電極３０に対して、一つおきに電圧信号φ１が印加されるようになっており、残りの電極３０に電圧信号φ２が印加されるようになっている。また、電圧信号φ１が印加される電極３０の下流側で隣接する電極１４０には電圧信号φ１が印加され、電圧信号φ２が印加される電極３０の下流側で隣接する電極１４０には電圧信号φ２が印加されるようになっている。さらに、電極３０直下のＮウェル１２にはＰ型不純物層１５０が形成されている。
【００３３】
このような構成であっても、電極３０直下のＮウェル１２にＰ型ポリシリコン３１とＮ型ポリシリコン３２との仕事関数差に起因してポテンシャル勾配が生じ、Ｐ型ポリシリコン３１直下の電子ｅ−はＮ型ポリシリコン３２の直下に引き寄せられる。そして、この電子ｅ−が引き寄せられる方向は電荷転送方向と一致し、さらに、このポテンシャル勾配は電極に対する電圧印加の有無に関わり無く維持されるので、電荷の転送効率を高めることができる。
【００３４】
また、Ｐ型不純物層１５０は電位障壁として機能し、Ｐ型不純物層１５０直下のＮウェル１２のポテンシャルを低くすることができる。このため、同一導電型で、且つ同一信号φ１（またはφ２）が印加される隣接したＮ型ポリシリコン３２と電極１４０間の直下にも、ポテンシャル勾配が形成されるので、Ｎ型ポリシリコン３２の直下から電極１４０直下への電子ｅ−の転送を、このＰ型不純物層１５０起因のポテンシャル勾配で後押しすることができる。
【００３５】
次に、上記のＣＣＤイメージセンサ２００の製造方法について説明する。
図７（Ａ）〜図８（Ｃ）は、ＣＣＤイメージセンサ２００の製造方法を示す工程図である。
図７（Ａ）に示すように、まず始めに、フォトリソグラフィ技術およびイオン注入技術を用いてＰ型のシリコン基板１１にＮ型不純物を部分的に導入し、Ｎウェル１２を形成する。次に、フォトリソグラフィ技術およびイオン注入技術を用いてＮウェル１２にＰ型不純物を部分的に導入し、Ｐ型不純物層１５０を形成する。そして、Ｐ型不純物層１５０が形成されたＮウェル１２上に絶縁膜２０を形成する。続いて、絶縁膜２０上に例えば導電型がＮ型のポリシリコン膜を形成する。このポリシリコン膜に対するＮ型不純物の導入は、成膜時にｉｎ−ｓｕｔｅで行ってもよいし、ノンドープのポリシリコン膜を形成した後でＮ型不純物をイオン注入することで行っても良い。
【００３６】
次に、図７（Ｂ）に示すように、フォトリソグラフィ技術とエッチング技術を用いてＮ型のポリシリコン膜をパターニングして、電極１４０を形成する。そして、電極１４０下から露出しているシリコン基板１１の表面と、電極１４０の表面とに絶縁膜を形成する。この絶縁膜は例えばＳｉＯ２膜であり、その形成は例えばシリコン基板１１を熱酸化することで行う。
【００３７】
次に、図７（Ｃ）に示すように、絶縁膜１２５形成後のシリコン基板１１の上方全面に例えばノンドープのポリシリコン膜１２６を形成する。このポリシリコン膜１２６の形成は例えばＣＶＤで行う。そして、図８（Ａ）に示すように、Ｎ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン１２７をポリシリコン膜１２６上に形成し、このレジストパターン１２７をマスクにポリシリコン膜１２６にＮ型不純物をイオン注入する。これにより、ポリシリコン膜１２６にＮ型ポリシリコン３２を形成する。Ｎ型ポリシリコン３２を形成した後は、レジストパターン１２７を例えばアッシングして除去する。
【００３８】
次に、図８（Ｂ）に示すように、Ｐ型ポリシリコンが形成される領域の上方を開口し、それ以外の領域の上方を覆うレジストパターン１２８をポリシリコン膜１２６上に形成し、このレジストパターン１２８をマスクにポリシリコン膜１２６にＰ型不純物をイオン注入する。これにより、ポリシリコン膜１２６にＰ型ポリシリコン３１を形成する。Ｐ型ポリシリコン３１を形成した後は、レジストパターン１２６を例えばアッシングして除去する。その後、フォトリソグラフィ技術とエッチング技術を用いてポリシリコン膜をパターニングする。これにより、図６（Ａ）に示したＰ型ポリシリコン３１とＮ型ポリシリコン３２とからなる電極３０を形成する。
【００３９】
このように、本発明の第２実施形態によれば、第１実施形態と同様に、電極３０の直下にポテンシャル勾配が生じるので電荷の転送効率を高めることができる。また、Ｐ型不純物層１５０は電位障壁として機能し、Ｐ型不純物層１５０の電荷転送方向下流にある隣接Ｎウェル１２のポテンシャルは高くなるので、隣接する領域との間でポテンシャル勾配を形成したり、あるいは、（電極１４０のＮ型不純物濃度が、Ｎ型ポリシリコン３２のＮ型不純物濃度よりも高い場合は）ポテンシャル勾配をより急峻にしたりすることができる。
【００４０】
なお、イオン注入技術を用いてＰ型不純物層１５０を形成する場合は、シリコン基板１１に結晶欠陥が発生してしまうおそれがある。しかし、このＣＣＤイメージセンサ２００では、Ｐ型不純物層１５０の直上にＰ型ポリシリコン３１が配置され、このＰ型ポリシリコン３１もＰ型不純物層１５０と同じようにポテンシャル勾配の形成に寄与する。
【００４１】
従って、従来の技術（例えば、Ｐ型不純物層１５０上の電極が全てＮ型ポリシリコンからなる場合）と比べて、同じ電荷転送効率を求めるのであれば、Ｐ型不純物層１５０を低濃度化することができ、Ｐ型不純物層１５０を形成する際のドーズ量を少なくすることができるので、結晶欠陥の発生を少なくすることが可能である。
この第２実施形態では、Ｐ型ポリシリコン３１およびＮ型ポリシリコン３２が本発明の「仕事関数が異なる複数種類の導電層」に対応している。また、Ｐ型ポリシリコン３１が本発明の「第２導電型の第１半導体層」に対応し、Ｎ型ポリシリコン３２が本発明の「第１導電型の第２半導体層」に対応している。
【００４２】
（３）第３実施形態
図９（Ａ）〜（Ｄ）は、電極３０の複数の構成例を示す図である。各図の左側は電極３０を立体的に示した図であり、各図の右側は電荷転送方向に沿ったＡ−Ａ´で電極３０を切断したときの模式図である。
上記の第１実施形態では、図９（Ａ）に示すように、電極３０がＰ型ポリシリコンとＮ型ポリシリコンとで構成されており、電荷転送領域の上流側にＰ型ポリシリコンが、電荷転送領域の下流側にＮ型ポリシリコンがそれぞれ配置されている場合について説明した。しかしながら、電極３０の構成はこれに限られることはなく、例えば図９（Ｂ）〜（Ｄ）のような構成でも良い。
【００４３】
即ち、図９（Ｂ）では、電極３０がＰ＋ポリシリコンと、Ｐ−ポリシリコンと、Ｎ−ポリシリコンと、Ｎ＋ポリシリコンとで構成されており、これらの層が電荷転送方向に向けて仕事関数が大から小となる順に配置された構造となっている。ここで、Ｐ＋ポリシリコンはＰ−ポリシリコンよりもＰ型不純物の濃度が高くて仕事関数が大きい。また、Ｎ＋ポリシリコンはＮ−ポリシリコンよりもＮ型不純物の濃度が高くて仕事関数が小さい。
【００４４】
このような構成であれば、Ｐ＋ポリシリコンの直下とＰ−ポリシリコンの直下との間、Ｐ−ポリシリコンの直下とＮ−ポリシリコンの直下との間、Ｎ−ポリシリコンの直下とＮ＋ポリシリコンの直下との間に、電子ｅ−を電荷転送方向へ引き寄せるようなポテンシャル勾配がそれぞれ形成される。つまり、Ｐ＋ポリシリコンの直下からＮ＋ポリシリコンの直下にかけてポテンシャル勾配が段階的に形成されるので、例えば、Ｐ＋ポリシリコンの直下に存在する電子ｅ−をＮ＋ポリシリコンの直下へスムーズに誘導することができる。これにより、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４５】
図９（Ｃ）では、電極３０がＰ型ポリシリコンとＮ型ポリシリコンとで構成されており、Ｐ型ポリシリコンが電荷転送領域の上流側に配置され、Ｎ型ポリシリコンが電荷転送領域の下流側に配置されている。また、この例では、図９（Ｃ）に示すように、Ｐ型ポリシリコンの上方はＮ型ポリシリコンで覆われている。このような構成であっても、Ｐ型ポリシリコンの直下から、Ｎ型ポリシリコンの絶縁膜と接触している界面の直下にかけて、電子ｅ−を電荷転送方向へ引き寄せるようなポテンシャル勾配が形成されるので、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４６】
図９（Ｄ）では、電極３０がＰ型ポリシリコンと、Ｎ型ポリシリコンとで構成されており、Ｐ型ポリシリコンが電荷転送領域の上流側に配置され、Ｎ型ポリシリコンが電荷転送領域の下流側に配置されている。また、Ｎ型ポリシリコンは平面視で電荷転送領域の上流側に開口したコの字型となっており、この開口部にＰ型ポリシリコンが嵌め込まれている。このような構成であっても、Ｐ型ポリシリコンの直下からＮ型ポリシリコンの直下にかけて、電子を電荷転送方向へ引き寄せるようなポテンシャル勾配が形成されるので、ＣＣＤイメージセンサの転送効率を高めることができる。
【００４７】
なお、図９（Ｄ）に示す例においては、Ｐ型ポリシリコンが電荷転送領域を完全に横断していることが望ましい。その理由は、Ｐ型ポリシリコンが電荷転送領域を完全に横断していない場合は、その横断していない部分において、ポテンシャル勾配が部分的に形成されないおそれがあり、その結果、転送効率の向上効果が損なわれてしまうおそれがあるからである。
この第３実施形態では、図９（Ａ）〜（Ｄ）を参照しながら電極３０の構成例を説明したが、このような構成例は電極３０だけでなく、もう一方の電極４０にも適用可能である。
【００４８】
（４）第４実施形態
上記の第１〜第３実施形態では、電極３０、４０をＰ型ポリシリコンと、Ｎ型ポリシリコンとで構成することについて説明した。これは、Ｎ型ポリシリコンの仕事関数（ＷＦ：Ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が約４．１７ｅＶであり、Ｐ型ポリシリコンの仕事関数（ＷＦ）が約５．２５ｅＶであり、この２つの仕事関数差がシリコン基板表面にポテンシャル勾配を発生させるからである。
【００４９】
しかしながら、本発明では、電極３０、４０を構成するＰ型ポリシリコンの代替材料として、Ｎ型ポリシリコンよりもＷＦ値が大きな導電材を用いることも可能である。その場合には、代替材料とＮ型ポリシリコンとの仕事関数差に起因して、半導体基板の表面にポテンシャル勾配が生じることとなる。なお、Ｐ型シリコンの代替材料としては、例えば以下のようなものが挙げられる。
【００５０】
銀（ＷＦ＝４．３１ｅＶ）、銅（ＷＦ＝４．５２ｅＶ）、金（ＷＦ＝４．７０ｅＶ）、ニッケル（ＷＦ＝４．７４ｅＶ）、パラジウム（ＷＦ＝５．００ｅＶ）、プラチナ（ＷＦ＝５．３０ｅＶ）、モリブデン（ＷＦ＝４．５３ｅＶ）、タングステン（ＷＦ＝４．６３ｅＶ）、ケイ化モリブデン（ＷＦ＝４．８０ｅＶ）、ケイ化タングステン（ＷＦ＝４．８０ｅＶ）。
【００５１】
次に、上記のような代替材料を用いて電極を製造する方法について説明する。
図１０（Ａ）〜（Ｅ）は、代替材料を用いた電極３００の製造方法を示す工程図である。図１０（Ａ）に示すように、まず始めに、半導体基板２０１上に絶縁層２０３を形成し、その上にＮ型ポリシリコン２０５を形成する。ここで、半導体基板２０１とは例えばシリコン基板である。また、ポリシリコンに対するＮ型不純物の添加は例えばｉｎ−ｓｉｔｕで行う。次に、図１０（Ｂ）に示すように、フォトリソグラフィ技術とエッチング技術を用いて、代替材料が形成される領域のＮ型ポリシリコン２０５だけを取り除き、絶縁層２０３を底面とする開口部２０７を形成する。
【００５２】
次に、図１０（Ｃ）に示すように、Ｐ型ポリシリコンの代替材料２１０を半導体基板２０１の上方全面に形成して開口部２０７を埋め込む。この代替材料２１０の形成は、例えばＣＶＤやスパッタリング技術で行う。次に、代替材料２１０にエッチバックまたはＣＭＰ処理を施して、代替材料２１０をその厚さ分だけ削り取り、図１０（Ｄ）に示すように、開口部２０７のみに代替材料２１０を残存させる。その後、図１０（Ｅ）に示すように、電極が形成される領域の上方を覆い、それ以外の領域の上方を露出するレジストパターン２１１を半導体基板２０１上に形成する。そして、このレジストパターン２１１をマスクにＮ型ポリシリコン２０５をエッチングする。これにより、代替材料２１０とＮ型ポリシリコン２０５とからなる電極３００を完成させる。
この第４実施形態では、代替材料２１０とＮ型ポリシリコン２０５とが本発明の「仕事関数が異なる複数種類の層」に対応している。
【図面の簡単な説明】
【００５３】
【図１】ＣＣＤイメージセンサ１００の構成例を示す断面図とポテンシャル図。
【図２】電圧信号φ１、φ２のタイミングの一例を示す図。
【図３】Ｐ型ポリシリコンの直下からＮ型ポリシリコンの直下にかけてのポテンシャル勾配を示す図。
【図４】ＣＣＤイメージセンサ１００の製造方法を示す工程図（その１）。
【図５】ＣＣＤイメージセンサ１００の製造方法を示す工程図（その２）。
【図６】ＣＣＤイメージセンサ２００の構成例を示す断面図とポテンシャル図。
【図７】ＣＣＤイメージセンサ２００の製造方法を示す工程図（その１）。
【図８】ＣＣＤイメージセンサ２００の製造方法を示す工程図（その２）。
【図９】電極３０の複数の構成例を示す図。
【図１０】代替材料を用いた電極３００の製造方法を示す工程図。
【符号の説明】
【００５４】
１１ シリコン基板
１２ Ｎウェル
２０、２５、１２５ 絶縁膜
２１、２６、１２６ ポリシリコン膜
２２、２３、２４、１２６、１２７、１２８ レジストパターン
３０、４０、１４０、３００ 電極
３１、４１ Ｐ型ポリシリコン
３２、４２ Ｎ型ポリシリコン
１００、２００ イメージセンサ
１５０ Ｐ型不純物層
２０１ 半導体基板
２０３ 絶縁層
２０５ Ｎ型ポリシリコン
２０７ 開口部
２１０ 代替材料
２１１ レジストパターン
φ１、φ２ 電圧信号
【特許請求の範囲】
【請求項１】
半導体基板の表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、仕事関数が異なる複数種類の導電層が電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項２】
第１導電型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、第２導電型の第１半導体層と第１導電型の第２半導体層とが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項３】
Ｎ型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、Ｐ型ポリシリコンとＮ型ポリシリコンとが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項４】
前記電極直下の前記半導体基板表面に前記電荷の転送方向に沿って一定間隔で設けられた複数のＰ型不純物層、をさらに備えたことを特徴とする請求項３に記載のＣＣＤイメージセンサ。
【請求項５】
前記Ｐ型ポリシリコンは、Ｐ型不純物の濃度が高いＰ＋ポリシリコンと、Ｐ型不純物の濃度が低いＰ−ポリシリコンとを含み、
前記Ｎ型ポリシリコンは、Ｎ型不純物の濃度が高いＮ＋ポリシリコンと、Ｎ型不純物の濃度が低いＮ−ポリシリコンとを含み、
前記電極のうちの前記絶縁膜と接する部分は、前記電荷の転送方向に向けて、前記Ｐ＋ポリシリコンと、前記Ｐ−ポリシリコンと、前記Ｎ−ポリシリコンと、前記Ｎ＋ポリシリコンとが順に配置された構造となっている、ことを特徴とする請求項３または４に記載のＣＣＤイメージセンサ。
【請求項１】
半導体基板の表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、仕事関数が異なる複数種類の導電層が電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項２】
第１導電型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、第２導電型の第１半導体層と第１導電型の第２半導体層とが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項３】
Ｎ型の半導体基板表面に絶縁膜を介して電荷転送用の電極が多数配列されたＣＣＤイメージセンサであって、
前記電極の前記絶縁膜と接する部分は、Ｐ型ポリシリコンとＮ型ポリシリコンとが電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするＣＣＤイメージセンサ。
【請求項４】
前記電極直下の前記半導体基板表面に前記電荷の転送方向に沿って一定間隔で設けられた複数のＰ型不純物層、をさらに備えたことを特徴とする請求項３に記載のＣＣＤイメージセンサ。
【請求項５】
前記Ｐ型ポリシリコンは、Ｐ型不純物の濃度が高いＰ＋ポリシリコンと、Ｐ型不純物の濃度が低いＰ−ポリシリコンとを含み、
前記Ｎ型ポリシリコンは、Ｎ型不純物の濃度が高いＮ＋ポリシリコンと、Ｎ型不純物の濃度が低いＮ−ポリシリコンとを含み、
前記電極のうちの前記絶縁膜と接する部分は、前記電荷の転送方向に向けて、前記Ｐ＋ポリシリコンと、前記Ｐ−ポリシリコンと、前記Ｎ−ポリシリコンと、前記Ｎ＋ポリシリコンとが順に配置された構造となっている、ことを特徴とする請求項３または４に記載のＣＣＤイメージセンサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−７８４９０（Ｐ２００８−７８４９０Ａ）
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００６−２５７６５９（Ｐ２００６−２５７６５９）
【出願日】平成１８年９月２２日（２００６．９．２２）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１８年９月２２日（２００６．９．２２）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]