ＥＭＩ低減制御装置
【課題】ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えること。
【解決手段】ＥＭＩ低減のためにスペクトラム拡散を行う際に、スペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておく。
【解決手段】ＥＭＩ低減のためにスペクトラム拡散を行う際に、スペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておく。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶テレビ、液晶ディスプレイ等を初めとするデジタル機器のクロック発生、特にスペクトラム拡散用クロックの制御に関するものである。
【背景技術】
【０００２】
一般に、液晶テレビやＰＤＰテレビ等のデジタル表示デバイス用いた映像機器などではパネル表示デバイスおよびそのインターフェースからの不要輻射を抑えるためスペクトラム拡散技術を用いてパネル表示デバイスへのクロックを変調させ、そのクロックに同期したデジタル回路全体の信号変化点を拡散させ不要輻射のピークを低減する取り組みがなされている。
【０００３】
従来のスペクトラム拡散は、少なくとも１水平期間の映像信号を記憶できるＦＩＦＯメモリに１水平期間の映像信号を記憶させる一方、水平同期信号を用いてクロック信号を発生させ、クロック信号に基づいて各走査線内で拡散するようにスペクトラム拡散された画素クロック基準信号を発生させることにより、スペクトラム制御を行なっていた（例えば、特許文献１参照）。図４は、従来のＥＭＩ低減制御装置の動作を示したタイミング図である。従来のＥＭＩ低減制御装置においては、クロックにしたがって１水平期間の映像信号（水平同期信号Ｈｓｙｎｃの１波長時間の映像信号）がＦＩＦＯメモリに書き込まれる。一方、画素クロック基準信号にしたがって、ＦＩＦＯメモリに書き込まれた映像信号が読み出される。
【特許文献１】特表２００４−５０５５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし上記の構成では少なくとも１水平期間のＦＩＦＯメモリが必要となり、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）に備えられたメモリなど、記憶容量の小さいメモリを用いることができず、スペクトラム拡散に用いるメモリを小型化できないという課題があった。
【０００５】
本発明の目的は、スペクトラム拡散に用いるメモリを小型化したＥＭＩ低減制御装置を提供することである。
【課題を解決するための手段】
【０００６】
前記課題を解決するために本発明のＥＭＩ低減制御装置はＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とするものである。
【発明の効果】
【０００７】
以上のように本発明によれば、ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことでＦＩＦＯメモリの容量を抑えることができ、スペクトラム拡散に用いるメモリの小型化が可能となる。
【発明を実施するための最良の形態】
【０００８】
本発明の第１の発明は、ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とする。
【０００９】
本発明の第２の発明は、入力映像信号に同期したクロックを分周する第１の分周回路と、スペクトラム拡散されたあとの液晶パネルのクロックを分周しその分周比は第１の分周回路と同じ第２の分周回路と、前期２つの分周回路の出力を位相比較しクロックを発生するＰＬＬと、前期ＰＬＬの制御電圧を変調をするために液晶パネルのクロックを基に変調パルスを発生する変調パルス発生回路と、水平同期周期よりも十分短い周期のビデオメモリと、前期ビデオメモリのリードリセットパルスはパワーオンリセットパルスであるライトリセットパルスを変調量より長い期間遅延させる遅延器とを備えたことを特徴とする。
【００１０】
（実施の形態１）
図１は本発明のＥＭＩ低減制御装置の構成図の一例であり、図２はＥＭＩ低減制御装置の動作を示したタイミング図である。
【００１１】
図１においてＥＭＩ低減制御装置は、映像信号処理ＬＳＩ１及びＥＭＩ低減化回路８からなり、さらにＥＭＩ低減化回路８は、メモリ２、遅延器３、第１の分周回路４、第２の分周回路５、ＰＬＬ回路６、変調パルス発生回路７で構成される。以下に具体的な動作を説明する。
【００１２】
映像信号処理ＬＳＩ１は、例えばコンポジット信号や輝度、色差信号をＲＧＢ信号へ変換したり、液晶パネルの解像度にあわせて表示領域の画素数を変換するスケーリング処理を行ったり、液晶パネルの特性を補正し映像信号をユーザーの好みの画質に変換する輪郭補正、ガンマ補正、ホワイトバランス調整などを行うことで、映像信号処理ＬＳＩ１に入力された映像信号を入力デジタルビデオ信号に変換する。また、メモリ２はデジタルビデオ信号を記憶するメモリである。ここで、デジタルビデオ信号とは液晶パネルの画素に対応したサンプルレートのＲＧＢ信号のことであり、さらに入力デジタルビデオ信号とはメモリ２に入力されるデジタルビデオ信号のことを示す。また、映像信号処理ＬＳＩ１は、入力デジタルビデオ信号のサンプルレートに同期した周波数の信号である入力クロック：ＣＬＯＣＫを発生する。映像信号処理ＬＳＩ１の出力のうち入力デジタルビデオ信号がＥＭＩ低減化回路８のメモリ２に入力され、入力クロック：ＣＬＯＣＫがＥＭＩ低減化回路８の第１の分周回路４とメモリ２に入力される。入力クロック：ＣＬＯＣＫは第１の分周回路４で１水平期間よりも十分短い期間で分周される。例えば１水平期間の８分周や１６分周、３２分周、６４分周などである。ＰＬＬ回路６では前記第１の分周回路４の出力をリファレンスとして変調をした出力クロック：ＣＬＯＣＫ＿ＳＳを発生させる。出力クロック：ＣＬＯＣＫ＿ＳＳは変調パルス発生回路７にて入力クロック：ＣＬＯＣＫを変調させるための三角波などの変調パルスを発生させ平滑化した後、ＰＬＬ回路６のクロック制御電圧に加算される。また、出力クロック：ＣＬＯＣＫ＿ＳＳは第２の分周回路５にて第１の分周回路４と同じ分周比で分周されＰＬＬ回路６にフィードバック入力される。上記により映像信号処理ＬＳＩ１から出力される入力クロック：ＣＬＯＣＫはスペクトラム拡散された出力クロック：ＣＬＯＣＫ＿ＳＳに変調される。また、遅延器３はパワーオンリセット信号を遅延させることで、メモリ２からデジタルビデオ信号を読み出すタイミングを、書き込むタイミングに対して遅延させる遅延器である。ここで、パワーオンリセット信号とは、ＬＳＩ等において内部回路を初期化するために必要なパルスで、一般的には電源投入時一定期間Ｌｏｗレベルを保持しその後Ｈｉｇｈレベルになるパルス信号である。本実施の形態では、メモリ２に対して直接入力し遅延が発生していないパワーオンリセット信号と、遅延器３へ一旦入力することにより一定期間遅延させたパワーオンリセット信号とをメモリ２に入力して両者を比較することにより、遅延器３によるパワーオンリセット信号の遅延量をメモリ２が検知し、メモリ２は記憶されたデジタルビデオ信号を読み出すタイミングを、書き込むタイミングに対して、検知した遅延量と同期間分の遅延をさせる。
【００１３】
図２はＥＭＩ低減制御装置の動作を示したタイミング図である。図２の書き込みタイミング及び読み出しタイミングに記載の１〜８はそれぞれ液晶パネルの画素に対応した各画素のデジタルデータの値を一般化して表現したものであり、以下本実施の形態ではそれぞれＤＡＴＡ１乃至ＤＡＴＡ８と記載する。また、横方向は時間軸を表している。上記のように入力クロックと入力クロックを変調させた出力クロックを用いて、入力クロックに同期した入力デジタルビデオ信号を出力クロックに同期した出力デジタルビデオ信号に乗せ替える動作をメモリ２で行う。入力デジタルビデオ信号のメモリ２への書き込みは入力クロック：ＣＬＯＣＫのタイミングに応じて書き込まれ、メモリ２に書き込まれたデジタルビデオ信号の読み出しは出力クロック：ＣＬＯＣＫ＿ＳＳのタイミングで読み出される。
【００１４】
一方、上記入力クロック：ＣＬＯＣＫと出力クロック：ＣＬＯＣＫ＿ＳＳに基づいてメモリ２に入力デジタルビデオ信号の書き込み及び出力デジタルビデオ信号の読み出しをする際に、書き込みのタイミングに対して読み出しタイミングに遅延をさせなければ、書き込みと読み出しの飛び越しを生じる場合がある。図３に遅延器３によりパワーオンリセット信号を遅延させなかった場合のメモリ２に対するデジタルビデオ信号の読み出し／書き出しのタイミングの一例を示す。図２と同様に、図３に記載の１〜８はそれぞれ図２の１〜８と同様に液晶パネルの画素に対応した各画素のデジタルデータの値を一般化して表現したものであり、また、横方向は時間軸を表している。図３によると、例えば、ＤＡＴＡ２については書き込みのタイミングと比較して読み出しのタイミングが早くなっているため、書き込みと読み出しの飛び越しを生じる。このため、映像信号のクロックの乗せ替えができなくなる。この問題を解決するために遅延器３は、書き込みタイミングと読み出しタイミングの追い越し分だけ遅延させる。この追い越し分は、入力クロック：ＣＬＯＣＫと出力クロック：ＣＬＯＣＫ＿ＳＳの変調量分量に相当する。上記の例では最大２画素分のデジタルデータの読み出しが書き込みを追い越すことになる。そのため遅延器３の遅延量は３画素分のデジタルデータ以上を確保する必要がある。上記のように遅延器３では読み出しが書き込みを追い越さないようにパワーオンセット信号を遅延することにより、書き込みと読み出しの飛び越しを防止することができ、映像信号の安定なクロックの乗せ替えが可能となる。最終的に出力クロック：ＣＬＯＣＫ＿ＳＳによりメモリ２から読み出されたデータが出力デジタルビデオ信号として入力クロック：ＣＬＯＣＫ＿ＳＳとともにパネル表示デバイスに出力される。
【００１５】
かかる構成によると、水平同期信号を用いて発生させた入力クロック：ＣＬＯＣＫを用いてメモリ２に入力デジタルビデオ信号を書き込み、入力クロック：ＣＬＯＣＫを変調させた出力クロック：ＣＬＯＣＫ＿ＳＳを用いてメモリ２に記憶されたデジタルビデオ信号を読み出し、読み出しのタイミングは書き込みのタイミングよりもクロック周波数の変調量分量以上遅延させておくことにより、メモリ２に記憶させおかなければならないデジタルビデオ信号のデータ量を削減することができる。よって、デジタルビデオ信号を一時的に格納しておくためのメモリの容量を削減することができるので、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）に備えられたメモリなど、記憶容量の小さいメモリを用いてもスペクトラム拡散をすることができる。
【産業上の利用可能性】
【００１６】
本発明にかかるＥＭＩ低減制御装置は、ＦＩＦＯメモリの容量を抑えることが可能となるものであり、液晶テレビ、液晶ディスプレイ等を初めとするデジタル機器のクロック発生、特にスペクトラム拡散用クロックの制御等において有用である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１におけるＥＭＩ低減制御装置の構成図
【図２】本発明の実施の形態１におけるＥＭＩ低減制御装置の動作を示したタイミング図
【図３】本発明の実施の形態１におけるＥＭＩ低減制御装置の読み出し／書き出しのタイミングの一例を表す図
【図４】従来のＥＭＩ低減制御装置の動作を示したタイミング図
【符号の説明】
【００１８】
１ 映像信号処理ＬＳＩ
２ メモリ
３ 遅延器
４ 第１の分周回路
５ 第２の分周回路
６ ＰＬＬ回路
７ 変調パルス発生回路
８ ＥＭＩ低減化回路
【技術分野】
【０００１】
本発明は液晶テレビ、液晶ディスプレイ等を初めとするデジタル機器のクロック発生、特にスペクトラム拡散用クロックの制御に関するものである。
【背景技術】
【０００２】
一般に、液晶テレビやＰＤＰテレビ等のデジタル表示デバイス用いた映像機器などではパネル表示デバイスおよびそのインターフェースからの不要輻射を抑えるためスペクトラム拡散技術を用いてパネル表示デバイスへのクロックを変調させ、そのクロックに同期したデジタル回路全体の信号変化点を拡散させ不要輻射のピークを低減する取り組みがなされている。
【０００３】
従来のスペクトラム拡散は、少なくとも１水平期間の映像信号を記憶できるＦＩＦＯメモリに１水平期間の映像信号を記憶させる一方、水平同期信号を用いてクロック信号を発生させ、クロック信号に基づいて各走査線内で拡散するようにスペクトラム拡散された画素クロック基準信号を発生させることにより、スペクトラム制御を行なっていた（例えば、特許文献１参照）。図４は、従来のＥＭＩ低減制御装置の動作を示したタイミング図である。従来のＥＭＩ低減制御装置においては、クロックにしたがって１水平期間の映像信号（水平同期信号Ｈｓｙｎｃの１波長時間の映像信号）がＦＩＦＯメモリに書き込まれる。一方、画素クロック基準信号にしたがって、ＦＩＦＯメモリに書き込まれた映像信号が読み出される。
【特許文献１】特表２００４−５０５５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし上記の構成では少なくとも１水平期間のＦＩＦＯメモリが必要となり、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）に備えられたメモリなど、記憶容量の小さいメモリを用いることができず、スペクトラム拡散に用いるメモリを小型化できないという課題があった。
【０００５】
本発明の目的は、スペクトラム拡散に用いるメモリを小型化したＥＭＩ低減制御装置を提供することである。
【課題を解決するための手段】
【０００６】
前記課題を解決するために本発明のＥＭＩ低減制御装置はＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とするものである。
【発明の効果】
【０００７】
以上のように本発明によれば、ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことでＦＩＦＯメモリの容量を抑えることができ、スペクトラム拡散に用いるメモリの小型化が可能となる。
【発明を実施するための最良の形態】
【０００８】
本発明の第１の発明は、ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とする。
【０００９】
本発明の第２の発明は、入力映像信号に同期したクロックを分周する第１の分周回路と、スペクトラム拡散されたあとの液晶パネルのクロックを分周しその分周比は第１の分周回路と同じ第２の分周回路と、前期２つの分周回路の出力を位相比較しクロックを発生するＰＬＬと、前期ＰＬＬの制御電圧を変調をするために液晶パネルのクロックを基に変調パルスを発生する変調パルス発生回路と、水平同期周期よりも十分短い周期のビデオメモリと、前期ビデオメモリのリードリセットパルスはパワーオンリセットパルスであるライトリセットパルスを変調量より長い期間遅延させる遅延器とを備えたことを特徴とする。
【００１０】
（実施の形態１）
図１は本発明のＥＭＩ低減制御装置の構成図の一例であり、図２はＥＭＩ低減制御装置の動作を示したタイミング図である。
【００１１】
図１においてＥＭＩ低減制御装置は、映像信号処理ＬＳＩ１及びＥＭＩ低減化回路８からなり、さらにＥＭＩ低減化回路８は、メモリ２、遅延器３、第１の分周回路４、第２の分周回路５、ＰＬＬ回路６、変調パルス発生回路７で構成される。以下に具体的な動作を説明する。
【００１２】
映像信号処理ＬＳＩ１は、例えばコンポジット信号や輝度、色差信号をＲＧＢ信号へ変換したり、液晶パネルの解像度にあわせて表示領域の画素数を変換するスケーリング処理を行ったり、液晶パネルの特性を補正し映像信号をユーザーの好みの画質に変換する輪郭補正、ガンマ補正、ホワイトバランス調整などを行うことで、映像信号処理ＬＳＩ１に入力された映像信号を入力デジタルビデオ信号に変換する。また、メモリ２はデジタルビデオ信号を記憶するメモリである。ここで、デジタルビデオ信号とは液晶パネルの画素に対応したサンプルレートのＲＧＢ信号のことであり、さらに入力デジタルビデオ信号とはメモリ２に入力されるデジタルビデオ信号のことを示す。また、映像信号処理ＬＳＩ１は、入力デジタルビデオ信号のサンプルレートに同期した周波数の信号である入力クロック：ＣＬＯＣＫを発生する。映像信号処理ＬＳＩ１の出力のうち入力デジタルビデオ信号がＥＭＩ低減化回路８のメモリ２に入力され、入力クロック：ＣＬＯＣＫがＥＭＩ低減化回路８の第１の分周回路４とメモリ２に入力される。入力クロック：ＣＬＯＣＫは第１の分周回路４で１水平期間よりも十分短い期間で分周される。例えば１水平期間の８分周や１６分周、３２分周、６４分周などである。ＰＬＬ回路６では前記第１の分周回路４の出力をリファレンスとして変調をした出力クロック：ＣＬＯＣＫ＿ＳＳを発生させる。出力クロック：ＣＬＯＣＫ＿ＳＳは変調パルス発生回路７にて入力クロック：ＣＬＯＣＫを変調させるための三角波などの変調パルスを発生させ平滑化した後、ＰＬＬ回路６のクロック制御電圧に加算される。また、出力クロック：ＣＬＯＣＫ＿ＳＳは第２の分周回路５にて第１の分周回路４と同じ分周比で分周されＰＬＬ回路６にフィードバック入力される。上記により映像信号処理ＬＳＩ１から出力される入力クロック：ＣＬＯＣＫはスペクトラム拡散された出力クロック：ＣＬＯＣＫ＿ＳＳに変調される。また、遅延器３はパワーオンリセット信号を遅延させることで、メモリ２からデジタルビデオ信号を読み出すタイミングを、書き込むタイミングに対して遅延させる遅延器である。ここで、パワーオンリセット信号とは、ＬＳＩ等において内部回路を初期化するために必要なパルスで、一般的には電源投入時一定期間Ｌｏｗレベルを保持しその後Ｈｉｇｈレベルになるパルス信号である。本実施の形態では、メモリ２に対して直接入力し遅延が発生していないパワーオンリセット信号と、遅延器３へ一旦入力することにより一定期間遅延させたパワーオンリセット信号とをメモリ２に入力して両者を比較することにより、遅延器３によるパワーオンリセット信号の遅延量をメモリ２が検知し、メモリ２は記憶されたデジタルビデオ信号を読み出すタイミングを、書き込むタイミングに対して、検知した遅延量と同期間分の遅延をさせる。
【００１３】
図２はＥＭＩ低減制御装置の動作を示したタイミング図である。図２の書き込みタイミング及び読み出しタイミングに記載の１〜８はそれぞれ液晶パネルの画素に対応した各画素のデジタルデータの値を一般化して表現したものであり、以下本実施の形態ではそれぞれＤＡＴＡ１乃至ＤＡＴＡ８と記載する。また、横方向は時間軸を表している。上記のように入力クロックと入力クロックを変調させた出力クロックを用いて、入力クロックに同期した入力デジタルビデオ信号を出力クロックに同期した出力デジタルビデオ信号に乗せ替える動作をメモリ２で行う。入力デジタルビデオ信号のメモリ２への書き込みは入力クロック：ＣＬＯＣＫのタイミングに応じて書き込まれ、メモリ２に書き込まれたデジタルビデオ信号の読み出しは出力クロック：ＣＬＯＣＫ＿ＳＳのタイミングで読み出される。
【００１４】
一方、上記入力クロック：ＣＬＯＣＫと出力クロック：ＣＬＯＣＫ＿ＳＳに基づいてメモリ２に入力デジタルビデオ信号の書き込み及び出力デジタルビデオ信号の読み出しをする際に、書き込みのタイミングに対して読み出しタイミングに遅延をさせなければ、書き込みと読み出しの飛び越しを生じる場合がある。図３に遅延器３によりパワーオンリセット信号を遅延させなかった場合のメモリ２に対するデジタルビデオ信号の読み出し／書き出しのタイミングの一例を示す。図２と同様に、図３に記載の１〜８はそれぞれ図２の１〜８と同様に液晶パネルの画素に対応した各画素のデジタルデータの値を一般化して表現したものであり、また、横方向は時間軸を表している。図３によると、例えば、ＤＡＴＡ２については書き込みのタイミングと比較して読み出しのタイミングが早くなっているため、書き込みと読み出しの飛び越しを生じる。このため、映像信号のクロックの乗せ替えができなくなる。この問題を解決するために遅延器３は、書き込みタイミングと読み出しタイミングの追い越し分だけ遅延させる。この追い越し分は、入力クロック：ＣＬＯＣＫと出力クロック：ＣＬＯＣＫ＿ＳＳの変調量分量に相当する。上記の例では最大２画素分のデジタルデータの読み出しが書き込みを追い越すことになる。そのため遅延器３の遅延量は３画素分のデジタルデータ以上を確保する必要がある。上記のように遅延器３では読み出しが書き込みを追い越さないようにパワーオンセット信号を遅延することにより、書き込みと読み出しの飛び越しを防止することができ、映像信号の安定なクロックの乗せ替えが可能となる。最終的に出力クロック：ＣＬＯＣＫ＿ＳＳによりメモリ２から読み出されたデータが出力デジタルビデオ信号として入力クロック：ＣＬＯＣＫ＿ＳＳとともにパネル表示デバイスに出力される。
【００１５】
かかる構成によると、水平同期信号を用いて発生させた入力クロック：ＣＬＯＣＫを用いてメモリ２に入力デジタルビデオ信号を書き込み、入力クロック：ＣＬＯＣＫを変調させた出力クロック：ＣＬＯＣＫ＿ＳＳを用いてメモリ２に記憶されたデジタルビデオ信号を読み出し、読み出しのタイミングは書き込みのタイミングよりもクロック周波数の変調量分量以上遅延させておくことにより、メモリ２に記憶させおかなければならないデジタルビデオ信号のデータ量を削減することができる。よって、デジタルビデオ信号を一時的に格納しておくためのメモリの容量を削減することができるので、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）に備えられたメモリなど、記憶容量の小さいメモリを用いてもスペクトラム拡散をすることができる。
【産業上の利用可能性】
【００１６】
本発明にかかるＥＭＩ低減制御装置は、ＦＩＦＯメモリの容量を抑えることが可能となるものであり、液晶テレビ、液晶ディスプレイ等を初めとするデジタル機器のクロック発生、特にスペクトラム拡散用クロックの制御等において有用である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１におけるＥＭＩ低減制御装置の構成図
【図２】本発明の実施の形態１におけるＥＭＩ低減制御装置の動作を示したタイミング図
【図３】本発明の実施の形態１におけるＥＭＩ低減制御装置の読み出し／書き出しのタイミングの一例を表す図
【図４】従来のＥＭＩ低減制御装置の動作を示したタイミング図
【符号の説明】
【００１８】
１ 映像信号処理ＬＳＩ
２ メモリ
３ 遅延器
４ 第１の分周回路
５ 第２の分周回路
６ ＰＬＬ回路
７ 変調パルス発生回路
８ ＥＭＩ低減化回路
【特許請求の範囲】
【請求項１】
ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とするＥＭＩ低減制御装置。
【請求項２】
入力映像信号に同期したクロックを分周する第１の分周回路と、スペクトラム拡散されたあとの液晶パネルのクロックを分周しその分周比は第１の分周回路と同じ第２の分周回路と、前期２つの分周回路の出力を位相比較しクロックを発生するＰＬＬと、前期ＰＬＬの制御電圧を変調をするために液晶パネルのクロックを基に変調パルスを発生する変調パルス発生回路と、水平同期周期よりも十分短い周期のビデオメモリと、前期ビデオメモリのリードリセットパルスはパワーオンリセットパルスであるライトリセットパルスを変調量より長い期間遅延させる遅延器とを備えたことを特徴とするＥＭＩ低減制御装置。
【請求項１】
ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えるためスペクトラム拡散後のクロックは１水平期間よりも十分短い期間でスペクトラム拡散前のクロックに同期させるとともに、ＦＩＦＯメモリの読み出しアドレスは書き込みアドレスよりもクロック周波数の変調量分量以上進めておくことを特徴とするＥＭＩ低減制御装置。
【請求項２】
入力映像信号に同期したクロックを分周する第１の分周回路と、スペクトラム拡散されたあとの液晶パネルのクロックを分周しその分周比は第１の分周回路と同じ第２の分周回路と、前期２つの分周回路の出力を位相比較しクロックを発生するＰＬＬと、前期ＰＬＬの制御電圧を変調をするために液晶パネルのクロックを基に変調パルスを発生する変調パルス発生回路と、水平同期周期よりも十分短い周期のビデオメモリと、前期ビデオメモリのリードリセットパルスはパワーオンリセットパルスであるライトリセットパルスを変調量より長い期間遅延させる遅延器とを備えたことを特徴とするＥＭＩ低減制御装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−２２５８６３（Ｐ２００７−２２５８６３Ａ）
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００６−４６５４４（Ｐ２００６−４６５４４）
【出願日】平成１８年２月２３日（２００６．２．２３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願日】平成１８年２月２３日（２００６．２．２３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]