ＬＤドライブ回路
【課題】ＬＤドライブ回路の出力波形の劣化を防ぐ。
【解決手段】トランジスタＱ１，Ｑ２からなる差動回路、トランジスタＱ１のコレクタと電源端子ＶＣＣとの間に接続された負荷抵抗Ｒ１、トランジスタＱ２のコレクタと電源端子ＶＣＣの間に接続された負荷抵抗Ｒ２、トランジスタＱ１，Ｑ２のエミッタと接地端子ＧＮＤとの間に直列接続された電流源トランジスタＱ３よび電流安定化抵抗Ｒ３を備え、トランジスタＱ１，Ｑ２のベースが差動入力端子ＩＮ１，ＩＮ２に接続され、トランジスタＱ１，Ｑ２のコレクタが差動出力端子ＯＵＴ１，ＯＵＴ２に接続されたＬＤドライブ回路において、電源端子ＶＣＣと接地端子ＧＮＤとの間に、少なくとも１０ｐＦの容量値をもつ電源安定化容量Ｃ１を接続した。
【解決手段】トランジスタＱ１，Ｑ２からなる差動回路、トランジスタＱ１のコレクタと電源端子ＶＣＣとの間に接続された負荷抵抗Ｒ１、トランジスタＱ２のコレクタと電源端子ＶＣＣの間に接続された負荷抵抗Ｒ２、トランジスタＱ１，Ｑ２のエミッタと接地端子ＧＮＤとの間に直列接続された電流源トランジスタＱ３よび電流安定化抵抗Ｒ３を備え、トランジスタＱ１，Ｑ２のベースが差動入力端子ＩＮ１，ＩＮ２に接続され、トランジスタＱ１，Ｑ２のコレクタが差動出力端子ＯＵＴ１，ＯＵＴ２に接続されたＬＤドライブ回路において、電源端子ＶＣＣと接地端子ＧＮＤとの間に、少なくとも１０ｐＦの容量値をもつ電源安定化容量Ｃ１を接続した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力するバーストデータに応じてレーザダイオード（ＬＤ）を差動駆動するＬＤドライブ回路に関するものである。
【背景技術】
【０００２】
従来のＬＤドライブ回路を図３に示す（例えば、非特許文献１参照）。このＬＤドライブ回路は、差動回路を構成するトランジスタＱ１，Ｑ２、電流源トランジスタＱ３、負荷抵抗（送端抵抗）Ｒ１，Ｒ２、電流安定化抵抗Ｒ３、差動のバーストデータ信号が入力する差動入力端子ＩＮ１，ＩＮ２、差動出力端子ＯＵＴ１，ＯＵＴ２、電流制御端子ＶＣＳ、電源端子ＶＣＣ、接地端子ＧＮＤを備える。
【０００３】
このドライブ回路では、差動入力端子ＩＮ１，ＩＮ２に入力する差動のバーストデータ信号が増幅されて差動出力端子ＯＵＴ１，ＯＵＴ２に出力し、レーザダイオードが差動駆動される。
【０００４】
ところで、このＬＤドライブ回路を集積回路で構成して実装する際、負荷抵抗に４０ｍＡ以上のＬＤ駆動電流を流す必要がある。このとき、電源端子ＶＣＣには実装の際のパターン配線やワイヤ配線等により１ｎＨ程度の寄生インダクタンスが生じるので、レーザダイオードに印加する出力電圧の波形が大幅に劣化することが、シミュレーションで確認された。
【非特許文献１】S.Morley "A 3V 10.7Gb/s Differential Laser Diode Driver with Active Back-Temination Output Stage,Conventional Laser Diode Driver(LDD)" ISSCC 2005 VISUALS SUPPLEMENT P170
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、従来では、この出力波形の劣化を改善するために、寄生インダクタンスそのものを０．５ｎＨ以下にしなければならなかったが、これを確保する実装は困難であり、またその集積回路が形成されたウエハをプローブカードで評価する際には、その針の寄生インダクタンスも影響するので、その針の寄生インダクタンスをキャンセルする対策を特別に施した高価なプローブカードを使用しなければならなかった。
【０００６】
本発明の目的は、電源の実装に特別な考慮を払う必要がなく、しかも負荷抵抗に４０ｍＡ以上のＬＤ駆動電流が流れる場合でも出力波形の劣化が少なく、安価なプローブカードでのオンウエハ評価が可能となったＬＤドライブ回路を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明は、第１のトランジスタと第２のトランジスタからなる差動回路、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続された第１の負荷抵抗、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続された第２の負荷抵抗、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子との間に接続された電流源を備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが差動出力端子に接続されたＬＤドライブ回路において、前記第１の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量を接続したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のＬＤドライブ回路において、前記第１の電源端子を第３の電源端子と第４の電源端子に分離し、前記第３の電源端子を前記第１の負荷抵抗に接続すると共に前記第４の電源端子を前記第２の負荷抵抗に接続し、前記第１の電源安定化容量に代えて、前記第３の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第４の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電源端子間に少なくとも１０ｐＦの電源安定化容量を接続するので、その作用によって、例え電源が通常の実装（寄生インダクタンスが１ｎＨ）であっても、出力波形の劣化を低減することが可能となる。また、プローブカードの針の寄生インダクタンスの影響も緩和できるので、ウエハ評価に際して、その寄生インダクタンスの防止対策を特別に採らない安価なプローブカードを使用することが可能となる。
【発明を実施するための最良の形態】
【０００９】
[第１の実施例]
図１は本発明の第１の実施例のＬＤドライブ回路の回路図である。このドライブ回路は、差動回路を構成するトランジスタＱ１，Ｑ２、電流源トランジスタＱ３、負荷抵抗（送端抵抗）Ｒ１，Ｒ２、電流安定化抵抗Ｒ３、差動入力端子ＩＮ１，ＩＮ２、差動出力端子ＯＵＴ１，ＯＵＴ２、電流制御端子ＶＣＳ、電源端子ＶＣＣ、接地端子ＧＮＤ、および電源端子ＶＣＣと接地端子ＧＮＤの間に接続された電源安定化容量Ｃ１を備える。
【００１０】
このドライブ回路では、差動入力端子ＩＮ１，ＩＮ２に入力する差動のバーストデータ信号が増幅されて差動出力端子ＯＵＴ１，ＯＵＴ２に出力し、レーザダイオードが差動駆動される。
【００１１】
図４に電源を通常の実装（寄生インダクタンスが１ｎＨ）とした状態において、電源安定化容量Ｃ１を１０ｐＦ、１００ｐＦ、１ｐＦと変化させたときのＬＤドライブ回路の出力波形のアイパターン特性を示す。１ｐＦにしたときと比較して、１０ｐＦ、１００ｐＦとしたときは、波形が大幅に改善されていることが分かる。したがって、電源安定化容量Ｃ１の値を少なくとも１０ｐＦに設定することにより、例え電源が通常の実装（寄生インダクタンスが１ｎＨ）であっても、出力波形の劣化を無くすることが可能となる。また、その集積回路が形成されたウエハを安価なプローブカードで評価することが可能となる。
【００１２】
[第２の実施例]
図２は本発明の第２の実施例のＬＤドライブ回路の回路図である。このＬＤドライブ回路では、電源配線パターンのレイアウトの関係から電源端子をＶＣＣ１とＶＣＣ２に分けて、それぞれに負荷抵抗Ｒ１，Ｒ２を接続し、さらに電源端子ＶＣＣ１と接地端子ＧＮＤとの間に電源安定化容量Ｃ２を接続し、電源端子ＶＣＣ２と接地端子ＧＮＤとの間に電源安定化容量Ｃ３を接続している。この場合の電源安定化容量Ｃ２，Ｃ３の値も１０ｐＦ以上が好ましい。
【００１３】
このようにすれば、図１で説明した第１の実施例と同様の作用効果に加えて、電源配線パターンのレイアウトの自由度が大きくなる利点がある。
【００１４】
[その他の実施例]
以上ではトランジスタＱ１〜Ｑ３としてバイポーラトランジスタを使用した例で説明したが、ＭＯＳトランジスタを使用した場合でも同様に実施することができ、同様の作用効果を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のＬＤドライブ回路の回路図である。
【図２】本発明の第２の実施例のＬＤドライブ回路の回路図である。
【図３】従来のＬＤドライブ回路の回路図である。
【図４】図１のＬＤドライブ回路において電源安定化容量Ｃ１を１０ｐＦ、１００ｐＦ、１ｐＦに変化したときの出力波形のアイパターン特性図である。
【符号の説明】
【００１６】
Ｑ１〜Ｑ３：トランジスタ、Ｒ１，Ｒ２：負荷抵抗、Ｒ３：電流安定化抵抗、ＩＮ１，ＩＮ２：入力端子、ＯＵＴ１，ＯＵＴ２：出力端子、ＶＣＳ：電流制御端子、ＶＣＣ，ＶＣＣ１，ＶＣＣ２：電源端子、ＧＮＤ：接地端子
【技術分野】
【０００１】
本発明は、入力するバーストデータに応じてレーザダイオード（ＬＤ）を差動駆動するＬＤドライブ回路に関するものである。
【背景技術】
【０００２】
従来のＬＤドライブ回路を図３に示す（例えば、非特許文献１参照）。このＬＤドライブ回路は、差動回路を構成するトランジスタＱ１，Ｑ２、電流源トランジスタＱ３、負荷抵抗（送端抵抗）Ｒ１，Ｒ２、電流安定化抵抗Ｒ３、差動のバーストデータ信号が入力する差動入力端子ＩＮ１，ＩＮ２、差動出力端子ＯＵＴ１，ＯＵＴ２、電流制御端子ＶＣＳ、電源端子ＶＣＣ、接地端子ＧＮＤを備える。
【０００３】
このドライブ回路では、差動入力端子ＩＮ１，ＩＮ２に入力する差動のバーストデータ信号が増幅されて差動出力端子ＯＵＴ１，ＯＵＴ２に出力し、レーザダイオードが差動駆動される。
【０００４】
ところで、このＬＤドライブ回路を集積回路で構成して実装する際、負荷抵抗に４０ｍＡ以上のＬＤ駆動電流を流す必要がある。このとき、電源端子ＶＣＣには実装の際のパターン配線やワイヤ配線等により１ｎＨ程度の寄生インダクタンスが生じるので、レーザダイオードに印加する出力電圧の波形が大幅に劣化することが、シミュレーションで確認された。
【非特許文献１】S.Morley "A 3V 10.7Gb/s Differential Laser Diode Driver with Active Back-Temination Output Stage,Conventional Laser Diode Driver(LDD)" ISSCC 2005 VISUALS SUPPLEMENT P170
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、従来では、この出力波形の劣化を改善するために、寄生インダクタンスそのものを０．５ｎＨ以下にしなければならなかったが、これを確保する実装は困難であり、またその集積回路が形成されたウエハをプローブカードで評価する際には、その針の寄生インダクタンスも影響するので、その針の寄生インダクタンスをキャンセルする対策を特別に施した高価なプローブカードを使用しなければならなかった。
【０００６】
本発明の目的は、電源の実装に特別な考慮を払う必要がなく、しかも負荷抵抗に４０ｍＡ以上のＬＤ駆動電流が流れる場合でも出力波形の劣化が少なく、安価なプローブカードでのオンウエハ評価が可能となったＬＤドライブ回路を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明は、第１のトランジスタと第２のトランジスタからなる差動回路、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続された第１の負荷抵抗、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続された第２の負荷抵抗、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子との間に接続された電流源を備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが差動出力端子に接続されたＬＤドライブ回路において、前記第１の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量を接続したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のＬＤドライブ回路において、前記第１の電源端子を第３の電源端子と第４の電源端子に分離し、前記第３の電源端子を前記第１の負荷抵抗に接続すると共に前記第４の電源端子を前記第２の負荷抵抗に接続し、前記第１の電源安定化容量に代えて、前記第３の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第４の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電源端子間に少なくとも１０ｐＦの電源安定化容量を接続するので、その作用によって、例え電源が通常の実装（寄生インダクタンスが１ｎＨ）であっても、出力波形の劣化を低減することが可能となる。また、プローブカードの針の寄生インダクタンスの影響も緩和できるので、ウエハ評価に際して、その寄生インダクタンスの防止対策を特別に採らない安価なプローブカードを使用することが可能となる。
【発明を実施するための最良の形態】
【０００９】
[第１の実施例]
図１は本発明の第１の実施例のＬＤドライブ回路の回路図である。このドライブ回路は、差動回路を構成するトランジスタＱ１，Ｑ２、電流源トランジスタＱ３、負荷抵抗（送端抵抗）Ｒ１，Ｒ２、電流安定化抵抗Ｒ３、差動入力端子ＩＮ１，ＩＮ２、差動出力端子ＯＵＴ１，ＯＵＴ２、電流制御端子ＶＣＳ、電源端子ＶＣＣ、接地端子ＧＮＤ、および電源端子ＶＣＣと接地端子ＧＮＤの間に接続された電源安定化容量Ｃ１を備える。
【００１０】
このドライブ回路では、差動入力端子ＩＮ１，ＩＮ２に入力する差動のバーストデータ信号が増幅されて差動出力端子ＯＵＴ１，ＯＵＴ２に出力し、レーザダイオードが差動駆動される。
【００１１】
図４に電源を通常の実装（寄生インダクタンスが１ｎＨ）とした状態において、電源安定化容量Ｃ１を１０ｐＦ、１００ｐＦ、１ｐＦと変化させたときのＬＤドライブ回路の出力波形のアイパターン特性を示す。１ｐＦにしたときと比較して、１０ｐＦ、１００ｐＦとしたときは、波形が大幅に改善されていることが分かる。したがって、電源安定化容量Ｃ１の値を少なくとも１０ｐＦに設定することにより、例え電源が通常の実装（寄生インダクタンスが１ｎＨ）であっても、出力波形の劣化を無くすることが可能となる。また、その集積回路が形成されたウエハを安価なプローブカードで評価することが可能となる。
【００１２】
[第２の実施例]
図２は本発明の第２の実施例のＬＤドライブ回路の回路図である。このＬＤドライブ回路では、電源配線パターンのレイアウトの関係から電源端子をＶＣＣ１とＶＣＣ２に分けて、それぞれに負荷抵抗Ｒ１，Ｒ２を接続し、さらに電源端子ＶＣＣ１と接地端子ＧＮＤとの間に電源安定化容量Ｃ２を接続し、電源端子ＶＣＣ２と接地端子ＧＮＤとの間に電源安定化容量Ｃ３を接続している。この場合の電源安定化容量Ｃ２，Ｃ３の値も１０ｐＦ以上が好ましい。
【００１３】
このようにすれば、図１で説明した第１の実施例と同様の作用効果に加えて、電源配線パターンのレイアウトの自由度が大きくなる利点がある。
【００１４】
[その他の実施例]
以上ではトランジスタＱ１〜Ｑ３としてバイポーラトランジスタを使用した例で説明したが、ＭＯＳトランジスタを使用した場合でも同様に実施することができ、同様の作用効果を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例のＬＤドライブ回路の回路図である。
【図２】本発明の第２の実施例のＬＤドライブ回路の回路図である。
【図３】従来のＬＤドライブ回路の回路図である。
【図４】図１のＬＤドライブ回路において電源安定化容量Ｃ１を１０ｐＦ、１００ｐＦ、１ｐＦに変化したときの出力波形のアイパターン特性図である。
【符号の説明】
【００１６】
Ｑ１〜Ｑ３：トランジスタ、Ｒ１，Ｒ２：負荷抵抗、Ｒ３：電流安定化抵抗、ＩＮ１，ＩＮ２：入力端子、ＯＵＴ１，ＯＵＴ２：出力端子、ＶＣＳ：電流制御端子、ＶＣＣ，ＶＣＣ１，ＶＣＣ２：電源端子、ＧＮＤ：接地端子
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタからなる差動回路、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続された第１の負荷抵抗、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続された第２の負荷抵抗、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子との間に接続された電流源を備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが差動出力端子に接続されたＬＤドライブ回路において、
前記第１の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量を接続したことを特徴とするＬＤドライブ回路。
【請求項２】
請求項１に記載のＬＤドライブ回路において、
前記第１の電源端子を第３の電源端子と第４の電源端子に分離し、前記第３の電源端子を前記第１の負荷抵抗に接続すると共に前記第４の電源端子を前記第２の負荷抵抗に接続し、
前記第１の電源安定化容量に代えて、前記第３の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第４の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とするＬＤドライブ回路。
【請求項１】
第１のトランジスタと第２のトランジスタからなる差動回路、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続された第１の負荷抵抗、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続された第２の負荷抵抗、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子との間に接続された電流源を備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが差動出力端子に接続されたＬＤドライブ回路において、
前記第１の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量を接続したことを特徴とするＬＤドライブ回路。
【請求項２】
請求項１に記載のＬＤドライブ回路において、
前記第１の電源端子を第３の電源端子と第４の電源端子に分離し、前記第３の電源端子を前記第１の負荷抵抗に接続すると共に前記第４の電源端子を前記第２の負荷抵抗に接続し、
前記第１の電源安定化容量に代えて、前記第３の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第４の電源端子と前記第２の電源端子との間に少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とするＬＤドライブ回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−４１９０２（Ｐ２００８−４１９０２Ａ）
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００６−２１３６５０（Ｐ２００６−２１３６５０）
【出願日】平成１８年８月４日（２００６．８．４）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５９１２３０２９５）ＮＴＴエレクトロニクス株式会社 (565)
【Ｆターム（参考）】
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１８年８月４日（２００６．８．４）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５９１２３０２９５）ＮＴＴエレクトロニクス株式会社 (565)
【Ｆターム（参考）】
[ Back to top ]