【課題】金属配線膜のドライエッチングレートの低下やエッチング残渣を発生させることがなく、また該金属配線膜のヒロック耐性や電気抵抗率が抑制され、更に該金属配線膜と直接接続する透明導電膜や酸化物半導体層とのコンタクト抵抗率が抑制された薄膜トランジスタ基板、及び該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】薄膜トランジスタ基板であって、金属配線膜は、ドライエッチング法によるパターニングで形成された、Ｎｉ：０．０５〜１．０原子％、Ｇｅ：０．３〜１．２原子％、Ｌａおよび／またはＮｄ：０．１〜０．６原子％を含有するＡｌ合金膜とＴｉ膜とからなる積層膜あって、該Ｔｉ膜が、該酸化物半導体層と直接接続していると共に、該Ａｌ合金膜が、該透明導電膜と直接接続している。 （もっと読む）

【課題】強誘電体キャパシタにおける強誘電体層の結晶配向度を向上する半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、下部電極層４１上にバッファ層４４を形成する工程と、バッファ層４４に対して、１００体積％の濃度よりも低い酸素濃度の雰囲気下で且つ第１の温度で第１の熱処理を行った後、第１の温度よりも高い第２の温度で第２の熱処理を行う工程と、バッファ層４４上に誘電体層４２を形成する工程と、誘電体層４２上に上部電極層４３を形成する工程と、誘電体層４２を熱処理して結晶化する工程と、を備える。 （もっと読む）

【課題】基板表面に形成された高アスペクト比の微細構造内の側面及び底面に、金属層を形成する際のカバレッジに優れた成膜装置及び成膜方法の提供。
【解決手段】微細構造が形成された基板表面４に、スパッタリングによって金属層を形成する成膜装置１であって、基板４と金属層の母材をなすターゲット５とを対向させて、両方を収納する内部空間を有するチャンバー２と、チャンバー２内を減圧する排気手段と、チャンバー２内にスパッタガスを導入するガス導入手段と、ターゲット５のスパッタ面５ａ前方に磁場を発生させる第一磁場発生手段６と、ターゲット５に負の直流電圧を印加する直流電源７と、ターゲット５から基板４へ向かう方向に磁場Ｂを発生させる第二磁場発生手段１０と、が少なくとも備えられたことを特徴とする成膜装置１。 （もっと読む）

【課題】本発明は、圧電体を用いた素子の特性と信頼性を向上させるものである。
【解決手段】本発明は、真空チャンバ内に一対のターゲットを対向させることで対向空間を設け、前記ターゲットの対向方向に対して略直交するように基板と鉛供給源を設置し、前記対向方向に沿って磁界を発生させるとともに、前記ターゲットに電圧を印加することでプラズマを発生させて前記基板に圧電体膜を形成するものであって、前記圧電体膜を形成する際、前記鉛供給源から鉛蒸気を前記対向空間に供給するとともに、前記真空チャンバ内の圧力を０．１３Ｐａ以下とすることを特徴とする圧電体膜の製造方法であり、圧電体素子の強誘電特性、圧電特性、焦電特性と信頼性を向上させるものである。 （もっと読む）

【課題】結晶性の高い単結晶ダイヤモンドをヘテロエピタキシャル成長させることができ、しかも安価で大面積なダイヤモンドを成長させることができるダイヤモンド成長用基材、及び安価に大面積高結晶性単結晶ダイヤモンドを製造する方法を提供する。
【解決手段】単結晶ダイヤモンドを成長させるための基材１０，１０’であって、少なくとも、種基材１１、１１’と、該種基材１１、１１’の前記単結晶ダイヤモンドを成長させる側にヘテロエピタキシャル成長させたイリジウム膜、白金膜、ロジウム膜のいずれか１２からなり、前記種基材１１，１１’は、グラファイト１１’か、またはベース基材１１ａ上にグラファイト層１１ｂが形成されたものである単結晶ダイヤモンド成長用の基材。 （もっと読む）

【課題】 １μｍ以上の開口径を有する高アスペクト比のＴＳＶホールＨがパターニング形成された処理対象物に対して、被覆性よく成膜できるスパッタリング方法を提供する。
【解決手段】 真空チャンバ１内に処理対象物と、処理対象物に形成しようとする金属膜に応じて作製されたターゲット２とを対向配置し、処理対象物の全面に亘って垂直な磁場が作用するように垂直磁場を発生させ、この真空チャンバ内にスパッタガスを導入し、ターゲットに所定の電力を投入して真空チャンバ内にプラズマを形成してターゲットをスパッタリングし、処理対象物に高周波バイアス電力を投入してターゲットからのスパッタ粒子やプラズマ中で電子で電離したイオンを引き込むようにしたものにおいて、前記バイアス電力を、２００〜６００Ｗの範囲とする。 （もっと読む）

【課題】１枚の基板に１枚のメタルマスクを用いる場合のメタルマスクの膨張量を基板の膨張量に近づけて蒸着パターンの位置ズレを防止する。
【解決手段】支持体付きメタルマスク装置１００は、半導体基板１０２の複数のスクライブライン１０６を物理的に１枚のプレートで覆い、半導体基板と異なる線膨張係数を有し、複数のチップにそれぞれ対応する複数の所定のパターン１１２を複数の貫通孔として有し、複数の貫通孔を通じて半導体基板に金属を蒸着させる単一のメタルマスク１１０と、メタルマスクの線膨張係数と半導体基板の線膨張係数との間の線膨張係数、又は半導体基板と同一の線膨張係数を有し、複数のスクライブラインの少なくとも一部のスクライブラインに対応する格子部１１６を有する支持体１１４と、一部のスクライブライン内の少なくとも一部の領域において、メタルマスクと支持体とを接続する接合体とを備える。 （もっと読む）

【課題】膜質の良い絶縁膜を成膜する。
【解決手段】本発明の成膜装置１は電離装置２５を有している。電離装置２５は反応ガスの経路の途中に設けられており、反応ガスは経路を流れる途中で電離装置２５で電離され、成膜室２内部に電離された反応ガスが導入される。電離された反応ガスを成膜室２内部に導入しながら、ターゲット６をスパッタリングすれば、スパッタ粒子と反応ガスとが反応して、基板１１表面に反応物の膜が形成される。反応ガスを電離してからスパッタを行うと、反応ガスを電離させない場合に比べて、成膜速度が速く、かつ、膜質の良い膜が得られる。 （もっと読む）

【課題】圧電特性の良い非鉛材料薄膜を実現するために、結晶配向性に優れた（Ｎａ，Ｂｉ）ＴｉＯ₃−ＢａＴｉＯ₃薄膜およびその製造方法を提供すること。
【解決手段】基板１２上の（１１１）面方位である電極膜１３上に形成された、
ペロブスカイト型複合酸化物（Ｎａ，Ｂｉ）ＴｉＯ₃−ＢａＴｉＯ₃圧電体層１５において、電極膜１３との界面に隣接して、（１１１）面方位である（Ｎａ_xＢｉ_0.5）ＴｉＯ_0.5x+2.75−ＢａＴｉＯ₃（０．２９≦ｘ≦０．４）界面膜１４を設けている。本発明による（Ｎａ，Ｂｉ）ＴｉＯ₃−ＢａＴｉＯ₃圧電体層１５は、（１１１）面方位にのみに強く結晶配向することで優れた圧電特性を示し、鉛を含まない元素による圧電体薄膜を提供することができ、インクジェットヘッド、角速度センサ、圧電発電素子等への応用が可能となる。 （もっと読む）

【課題】スパッタ成膜において、あらゆる膜特性を同時に満足させる手法を提供すること。
【解決手段】スパッタ現象を利用して基板上に導電性薄膜を形成する方法であって、薄膜形成中に、スパッタ電力、スパッタガス、および反応性ガスを含む成膜パラメータの少なくとも１つを２つの値に変動させ、その時間分割比を制御することを特徴とする導電性薄膜の形成方法である。また、p型またはn型の導電型を有する半導体上に導電性薄膜を形成する方法において、半導体上への成膜開始時点に、強度にプラズマ照射を行うことを特徴とする導電性薄膜の形成方法も採用できる。 （もっと読む）

【課題】プラズマ発光の変動の影響を受け難く、信号対ノイズ比が充分で、広い波長範囲での測定を可能にするプラズマエッチングまたは堆積プロセスのモニタリング方法および装置を提供する。
【解決手段】高瞬間出力パルスを提供して広いスペクトル幅を有するフラッシュランプを用いて、薄膜の厚さとエッチング速度および堆積速度とをその場モニタリングするための干渉方法および装置。フラッシュランプとウエハで反射された光を検出するために使用される分光器との間の光路は、スペクトルの紫外領域を実質的に伝達可能である。膜厚とエッチング速度および堆積速度とは、ソフトウェアアルゴリズムによって計算される。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】ワイドギャップ半導体、例えば酸化物半導体を含むメモリセルを用いて構成された半導体装置であって、メモリセルに書き込み用のトランジスタ、読み出し用のトランジスタおよび選択用のトランジスタを備えた半導体装置とする。ワイドギャップ半導体を用いることで、メモリセルを構成するトランジスタのオフ電流を十分に小さくすることができ、長期間にわたって情報を保持することが可能な半導体装置を提供することができる。 （もっと読む）

【課題】還元処理を行わなくても比抵抗が低い、酸化物半導体膜形成用のターゲットを提供する。
【解決手段】Ｉｎ，Ｇａ及びＺｎを含み、周囲よりもＩｎの含有量が多い組織と、周囲よりもＧａ及びＺｎの含有量が多い組織を備えている酸化物焼結体からなるスパッタリングターゲット。 （もっと読む）

【課題】鉛を含有せず、かつリーク電流を抑制できる液体噴射ヘッドの製造方法及びこれを用いた液体噴射装置、並びに圧電素子の製造方法を提供する。
【解決手段】酸化ジルコニウムからなる絶縁体膜５５を形成する工程と、絶縁体膜５５上に反応性スパッタリング法により酸化チタンからなる密着層５６を形成する工程と、密着層５６上に第１電極６０を形成する工程と、第１電極６０上にチタン、ビスマス、バリウム、カリウム及びナトリウムを含む複合酸化物からなる圧電体層７０を形成する工程と、圧電体層７０上に第２電極８０を形成する工程と、を具備する。 （もっと読む）

【課題】ＺｎＯ：Ｅｕを用いてより広い波長域でより強く発光させることができるようにする。
【解決手段】ＥｕがドープされたＺｎＯからなる薄膜を基板の上にスパッタ法で形成する。次に、加熱の条件を選択する（ステップＳ１０２）。ここで、酸素が存在する雰囲気で加熱する条件が選択されれば、薄膜を形成した基板を、酸素の存在する雰囲気で９００〜１０００℃に加熱する（ステップＳ１０３）。この処理により、青緑色の発光が得られるＺｎＯ：ＥｕからなるＺｎＯ蛍光体薄膜が形成される。一方、酸素が除去された雰囲気で加熱する条件が選択されれば、薄膜を形成した基板を、例えば真空排気中などの酸素が除去された雰囲気で９００〜１０００℃に加熱する（ステップＳ１０４）。この処理により、赤色の発光が得られるＺｎＯ：ＥｕからなるＺｎＯ蛍光体薄膜が形成される。 （もっと読む）

【課題】装置内に堆積した膜が剥離して異物として基板に付着することを防止するスパッタリング装置及びそのメンテナンス方法を得ること。
【解決手段】チャンバ４と、基板１をチャンバ４内で保持する基板保持具２と、チャンバ４内に設置されたシリコン製のターゲット３と、基板保持具２に基板１が設置された状態で、アルゴンガス７と窒素ガス９との混合ガスをチャンバ４内に導入しつつターゲット３と基板保持具２との間に電圧を印加して、基板１上に窒化シリコン膜を成膜する第１の処理と、チャンバ４内に基板１が収容されていない状態で、アルゴンガス７をチャンバ４内に導入しつつ、ターゲット３と基板保持具２との間に電圧を印加して、チャンバ４の内壁面にシリコン膜を成膜する第２の処理とを実行する制御部４０とを有する。 （もっと読む）

【課題】有機シロキサン系絶縁膜を用いて電気的特性に優れた半導体装置を製造する方法を提供する。
【解決手段】下層配線の上にこの順で形成された第１〜第３の絶縁膜をドライエッチングして該下層配線に至る開口部を形成し、該開口部の内面と該第３の絶縁膜の上にバリアメタル膜を形成し、該バリアメタル膜の上に該開口部を埋める導電層を形成し、該第３の絶縁膜上の該導電層と該バリアメタル膜、及び該第２、第３の絶縁膜の一部を除去し該下層配線に電気的に接続する上層配線を形成し、露出した該第２の絶縁膜と該導電層の表面を還元性プラズマ処理し、
該第２の絶縁膜は下記式で表されるアルキルアルコキシシランと非酸化性ガスとを用い、５００Ｐａ以下でプラズマＣＶＤ法により形成する
ＲｗＳｉｘＯｙ（ＯＲ´）ｚ
Ｒ及びＲ´はＣＨ_３、ｗｘｚは正の整数、ｙは０または正の整数、（ｗ／ｘ）＝２である。 （もっと読む）

【課題】圧電特性や誘電性の向上を図り、これらの基板面内での均一性に優れた圧電体素子、その製造方法、及び圧電体デバイスを提供する。
【解決手段】圧電体素子は、表面に酸化膜が形成された基板１と、密着層２と、下部電極層３と、（Ｎａ_ｘＫ_ｙＬｉ_ｚ）ＮｂＯ_３で表される圧電薄膜４を有し、圧電薄膜４が、擬立方晶、立方晶、正方晶、斜方晶、六方晶、単斜晶、三斜晶、もしくは斜方面体の結晶構造、または少なくとも一つの結晶構造が共存した状態を有しており、ある特定の軸に優先的に配向しており、圧電薄膜４の基板面内の格子面間隔ａと基板面外の基板法線方向の格子面間隔ｃとの結晶格子歪量ｃ／ａ、及び圧電定数、比誘電率、誘電損失のうち少なくとも一つの物理量の相対標準偏差が、ｃ／ａでは０．２％未満、圧電定数では４．３％以下、比誘電率では３．２％以下、あるいは誘電損失では１０．１％以下である。 （もっと読む）

【課題】余分な工程を追加することなく、コンタクト抵抗の増加を抑制する半導体装置を提供する。
【解決手段】半導体装置の製造方法では、Ｃｕ配線上の第２層間絶縁膜内に設けたコンタクトホール内に第1のＴｉ膜、ＴｉＮ膜、第２のＴｉ膜、第1のＡｌ膜、及び第２のＡｌ膜をこの順に形成する。第1のＴｉ膜を成膜する際には、コンタクトホール底面上の第１の部分と第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする。また、第２のＡｌ膜はアルミ・リフロー法を用いて形成し、この際に第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする。 （もっと読む）

【課題】トランジスタ特性が大幅に改善した酸化物半導体の製造方法を提供する。
【解決手段】系内の水分圧３×１０^−４〜５×１０^−２Ｐａで、スパッタリングターゲットをＤＣスパッタリングして成膜体を成膜し、前記成膜体を結晶化する酸化物半導体の成膜方法。 （もっと読む）