【課題】シリサイド化金属ゲートと、シリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物と、同ゲート構造物を製造する方法と、を提供する。
【解決手段】シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を提供する。詳しくは、広義に、第一の厚さを有する第一のシリサイド金属のシリサイド化金属ゲートと、隣接する第二の厚さを有する第二の金属のシリサイド化ソース領域およびドレイン領域とを含み、第二の厚さは第一の厚さより薄く、シリサイド化ソース領域およびドレイン領域は少なくともシリサイド化金属ゲートを含むゲート領域の端に位置合わせした半導体構造物を提供する。さらに、シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を製造する方法も提供する。 （もっと読む）

【課題】特性が均一であって、歩留りの高い半導体装置の製造方法を提供する。
【解決手段】第１の半導体層１２及び第２の半導体層１３が順次形成されている半導体層の表面にレジストパターンを形成する工程と、前記レジストパターンの開口領域における前記第２の半導体層の一部または全部をドライエッチングにより除去しゲートリセス２２を形成する工程と、前記レジストパターンを除去した後、ゲートリセスの底面及び側面に付着しているドライエッチング残渣２３を除去する工程と、前記ドライエッチング残渣を除去した後、前記ゲートリセスの底面、側面及び前記半導体層上に絶縁膜３１を形成する工程と、前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成する工程と、を有する。 （もっと読む）

【課題】透明導電膜を低コストかつ高効率で作製することができ、基板の大面積化への対応も容易な透明導電膜の形成方法を提供する。
【解決手段】本発明の透明導電膜の形成方法は、酸化インジウム錫化合物からなるＩＴＯ粒子を含有する導電性インク（Ｉｎｋ）を、その表面に所定のパターンのインク保持部が形成されたフレキソ印刷版１１に保持させる工程と、このフレキソ印刷版１１に、絶縁透光性基板１０を密着させ、上記インク保持部に保持された導電性インクを基板１０の所定位置に転写する工程と、この転写後に上記転写された導電性インクを加熱して、絶縁透光性基板１０上に、所定パターンの透明導電膜を形成する工程と、を備える。 （もっと読む）

【課題】高性能の窒化ガリウム系トランジスタを製造するための、誘電体膜付の半導体エ
ピタキシャル結晶基板を提供すること。
【解決手段】下地基板１上にエピタキシャル法によって、バッファ層２、チャネル層３、
及び電子供給層４から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長
炉内で連続してＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積
層した前駆体に対して酸化処理を施すことによって誘電体膜５を形成する。 （もっと読む）

【課題】信頼性の劣化及び素子のばらつきを抑制しつつ、所望の閾値電圧を実現する。
【解決手段】実施形態による複数の閾値電圧を有する半導体装置５００は、基板５０２と、第１の閾値電圧を有する基板上の第１のトランジスタ５１０と、第２の閾値電圧を有する基板上の第２のトランジスタ５３０とを具備する。第１のトランジスタは、基板の第１のチャネル領域上に形成された第１の界面層５１６と、第１の界面層上に形成された第１のゲート誘電体層５１８と、第１のゲート誘電体層上に形成された第１のゲート電極５２０，５２２とを具備する。第２のトランジスタは、基板の第２のチャネル領域上に形成された第２の界面層５３６と、第２の界面層上に形成された第２のゲート誘電体層５３８と、第２のゲート誘電体層上に形成された第２のゲート電極５４０，５４２とを具備する。第２の界面層は第１の界面層内になくかつＳｉ、Ｏ及びＮと異なる添加元素を有する。第１及び第２の閾値電圧は異なる。第１及び第２のトランジスタは同一の導電型である。 （もっと読む）

【課題】耐圧が高く破壊等が生じにくい、信頼性の高い半導体装置を提供する。
【解決手段】基板上に形成された第１の半導体層１２と、前記第１の半導体層上に形成された第２の半導体層１４と、所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセス２２と、前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜３１と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極３２と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極３３及びドレイン電極３４と、を有し、前記ゲートリセスの底面は、中央部分２３ａが周辺部分２３ｂに対し高い形状であることを特徴とする半導体装置。 （もっと読む）

【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。
【解決手段】電極間絶縁膜７下において、埋め込み絶縁膜９が上下に分離されることで、ワード線方向ＤＷに隣接する浮遊ゲート電極６間に空隙ＡＧ１が形成され、空隙ＡＧ１にて分離された上側の埋め込み絶縁膜９は電極間絶縁膜７下に積層し、下側の埋め込み絶縁膜９はトレンチ２内に配置する。 （もっと読む）

【課題】化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】電極溝２Ｃの内壁面を含む化合物半導体層２の表面は、電極溝２Ｃを形成する際のドライエッチングによるエッチング残渣物１２ａ及び変質物１２ｂが除去されて、化合物半導体がフッ素（Ｆ）で終端されており、この電極溝２Ｃをゲート絶縁膜６を介してゲートメタルで埋め込み、或いは電極溝２Ｃを直接的にゲートメタルで埋め込んで、ゲート電極７が形成される。 （もっと読む）

【課題】ｐ型III族窒化物半導体８をドライエッチングして形成した平坦表面に電極を形成してもオーミック接触させることができない。
【解決手段】ｐ型III族窒化物半導体８の電極形成範囲をドライエッチングして溝８ｄを形成し、その溝８ｄに金属２０を充填して電極を形成する。ｐ型III族窒化物半導体８のドライエッチング面は、エッチングによって生じた欠陥によってｎ型化しているために、平坦平面にドライエッチングしておいて電極を形成するとオーミック接触しない。溝８ｄを設けておくと、欠陥が少ない溝８ｄの側面においてｐ型III族窒化物半導体８と電極がオーミック接触し、半導体と電極の接触抵抗が低減する。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

【課題】高輝度の発光素子を提供する。
【解決手段】本発明に係る発光素子１は、支持基板２０と、支持基板２０の側から第１導電型の第１導電型層と、光を発する活性層１５と、第１導電型とは異なる第２導電型の第２導電型層とを有する発光部１０と、支持基板２０と発光部１０との間に設けられ、光を発光部１０の側に反射する反射部４０と、反射部４０と発光部１０との間に設けられ、光を透過し、電気絶縁性を有する絶縁層５０と、絶縁層５０と発光部１０との間の一部に設けられる界面電極６０と、第２導電型層の活性層１５の反対側の表面に設けられ、界面電極６０の直上とは異なる領域に設けられる第１電極７２と、第１電極７２が設けられる側に第１電極７２とは別に設けられ、第１電極７２が接触している第２導電型層とは異なる発光部１０の部分、又は界面電極６０に電気的に接続する第２電極７０とを備える。 （もっと読む）

【課題】電流コラプス現象が抑制され、且つフィールドプレート電極による電界集中を緩和する効果の低下が抑制された化合物半導体装置を提供する。
【解決手段】III族窒化物半導体層と、III族窒化物半導体層上に配置された絶縁膜７と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたドレイン電極４と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたソース電極３と、ドレイン電極とソース電極間においてIII族窒化物半導体層の上面から膜厚方向に第２の距離Ｔ３の位置に絶縁膜を介して配置されたゲート電極５と、ドレイン電極とゲート電極間においてIII族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１より短い第２の距離Ｔ２の位置に絶縁膜を介して配置されたフィールドプレート電極６とを備える。 （もっと読む）

【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 （もっと読む）

【課題】リーク電流が低減された、耐圧性が高い窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子を提供すること。
【解決手段】基板上に少なくともガリウム原子を含むＩＩＩ族原子と窒素原子とからなる窒化物系化合物半導体層をエピタキシャル成長する成長工程と、素子構造形成前に、前記窒化物系化合物半導体層にレーザ光または電離放射線を照射し、前記窒化物系化合物半導体層中のＩＩＩ族空孔と水素原子との複合体を分解する分解工程と、を含む。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）

【課題】ファインゲート構造を採用してゲート電極の微細化を図るも、ゲート電極の周辺における電界集中によるデバイス特性の変動・劣化を防止する、信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極８は、ファインゲート構造の幹状の下方部分８ａと、下方部分８ａの上端から当該上端よりも幅広に傘状（オーバーハング形状）に拡がる上方部分８ｂとが一体形成されており、下方部分８ａは、下端を含む第１の部分８ａａと、第１の部分８ａａ上の第２の部分８ａｂとを有し、保護壁７は、第１の部分８ａａの両側面のみを覆うように形成されている。 （もっと読む）

【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極１５とカソード電極１６との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子１であって、ＧａＮ層１３よりもバンドギャップの大きなＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４の表面に離間してアノード電極１５とカソード電極１６とが形成され、アノード電極１５とカソード電極と１６の間の２次元電子ガス層１３Ａを流れる電流のオンオフを制御する制御電極１９を備えたオンオフ可能領域２１を備え、制御電極１９が所定の抵抗体２０を介してアノード電極１５に接続されてなり、アノード電極１５が被保護素子のアノード電極１５と接続され、カソード電極１６が被保護素子のカソード電極１６と接続され、被保護素子より耐圧が低く設定されている。 （もっと読む）

【課題】オーミック電極のコンタクト抵抗を低減する。
【解決手段】半導体装置は、第１の窒化物半導体層１３上に形成され第１の窒化物半導体層１３よりバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４を貫通して第１の窒化物半導体層１３の一部を除去する形状の凹部と、凹部を埋め込む電極１７とを備える。第１の窒化物半導体層１３の第２の窒化物半導体層１４との界面直下に２次元電子ガス層１３ａを有する。電極１７と第２の窒化物半導体層１４とは第１のコンタクト面１６ａにて接する。電極１７と２次元電子ガス層１３ａの部分とは、第１のコンタクト面１６ａの下に接続された第２のコンタクト面１６ｂにて接する。第１のコンタクト面１６ａは凹部の幅が下から上に広くなる形状である。接続箇所において、第２のコンタクト面１６ｂは、第１のコンタクト面１６ａよりも第１の窒化物半導体層１３の上面に対して急峻である。 （もっと読む）

【課題】窒化物半導体装置において、高温且つ高電圧下のスイッチング時においても電流コラプスによるオン抵抗の増大が生じないようにする。
【解決手段】基板１上には、バッファ層２、ＧａＮからなるチャネル層３及びアンドープＡｌＧａＮからなるバリア層４が順次形成されている。チャネル層３は、該チャネル層３の下部にｐ型不純物層３ａを有し、その上にアンドープ層３ｂを有している。バリア層４及びチャネル層３の端部が除去されており、露出したバリア層４及びチャネル層３の側面と接するように、それぞれソース電極５及びドレイン電極６が設けられている。バリア層４上におけるソース電極５とドレイン電極６との間の領域にはゲート電極７が設けられている。 （もっと読む）

【課題】Ｇｅ半導体層に、極浅かつ高濃度のキャリアからなるｎ型不純物領域を形成する。
【解決手段】ｎ型とｐ型のうちの一方の導電型の半導体基板と、半導体基板表面に選択的に設けられ、一方の導電型と異なる導電型の一対の不純物拡散領域と、一対の不純物拡散領域により挟まれた半導体基板上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられたゲート電極とを備え、不純物拡散領域の少なくとも一部は、基板に含まれる不純物と同じ導電型で、かつ基板の不純物濃度より高い不純物濃度を有する。 （もっと読む）