半導体装置およびその製造方法
【課題】Ｇｅ半導体層に、極浅かつ高濃度のキャリアからなるｎ型不純物領域を形成する。
【解決手段】ｎ型とｐ型のうちの一方の導電型の半導体基板と、半導体基板表面に選択的に設けられ、一方の導電型と異なる導電型の一対の不純物拡散領域と、一対の不純物拡散領域により挟まれた半導体基板上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられたゲート電極とを備え、不純物拡散領域の少なくとも一部は、基板に含まれる不純物と同じ導電型で、かつ基板の不純物濃度より高い不純物濃度を有する。
【解決手段】ｎ型とｐ型のうちの一方の導電型の半導体基板と、半導体基板表面に選択的に設けられ、一方の導電型と異なる導電型の一対の不純物拡散領域と、一対の不純物拡散領域により挟まれた半導体基板上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられたゲート電極とを備え、不純物拡散領域の少なくとも一部は、基板に含まれる不純物と同じ導電型で、かつ基板の不純物濃度より高い不純物濃度を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇｅを主成分としたチャネル領域を有する半導体装置に関する。
【背景技術】
【０００２】
次世代ＬＳＩ開発において、Ｓｉにかわる半導体基板としてＧｅが期待されている。Ｓｉに較べて、電子およびホールのバルク移動度が高いからである。それゆえ、Ｇｅ基板を用いれば、表面移動度の高いＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：金属／絶縁体／半導体型電界効果トランジスタ）が実現できると予想され、実際にＧｅのｐＭＩＳＦＥＴではＳｉのｐＭＩＳＦＥＴよりも高い移動度が示されている。しかし、その一方で、ＧｅのｎＭＩＳＦＥＴでは、まだＳｉのｎＭＩＳＦＥＴよりも高い移動度を確認したという例がない。これは、ｎＭＩＳＦＥＴでは、金属とｎ+Ｇｅのコンタクト抵抗が高いため、本来のｎＭＩＳＦＥＴの性能が充分に引き出せていないからである。
【０００３】
金属とｎ+Ｇｅのコンタクト抵抗が高くなる理由はいくつかあるが、そのうちのひとつは、高キャリア（電子）濃度のｎ+Ｇｅが形成できないためである。Ｇｅ中のｎ型不純物は、後に詳述する理由により、拡散が非常に速く、熱処理すると高濃度に不純物を維持できず、そのため電子濃度が高くできない。コンタクト抵抗Ｒｃは、電子濃度ｎと次式で示される関係にある。
【０００４】
Ｒｃ∝ｅｘｐ（Ｃ／(ｎ1/2）） … （１）
ここで、Ｃは電子濃度によらない定数である。この式からわかるように、電子濃度ｎを高くできないと、金属とｎ+Ｇｅのコンタクト抵抗Ｒｃが高くなる。ＧｅのｎＭＩＳＦＥＴを開発するには、極浅かつ高キャリア濃度のｎ+Ｇｅを形成する必要があり、そのために
はＧｅにおけるn型不純物の拡散を充分に抑制しなければならない。
【０００５】
なお、関連技術として、固相拡散法において、不純物の拡散係数を変えることによって、拡散層の所望の濃度、深さ、あるいは導電型を有する不純物層を制御よく形成する方法が知られている（特許文献１参照）。この特許文献の特徴は、固相拡散の方法にあり、ＡｓドープしたＳｉＯ2 が水素を含むとＡｓが拡散しにくくなり、酸化によって還元されるとＡｓが拡散しやすくなるという性質を利用している。
【０００６】
たとえば、ＡｓとＢをドープしたＳｉＯ2に水素が含まれる場合、Ｓｉに固相拡散させるとＡｓは拡散しにくいので、ＡｓよりもＢが拡散される。そして、そのＳｉＯ2を酸化することによりＡｓも拡散されやすくなるため、Ｓｉの表面側にＡｓによるｎ+Ｓｉ，内奥側にＢによるｐ-Ｓｉが形成され、つまりｎ+Ｓｉ／ｐ-Ｓｉが形成されることになる。
【０００７】
しかしながら、この特許文献１では、Ｓｉにおける不純物の拡散の実施例を示しただけであり、Ｇｅにおいて特徴的なｎ型不純物の拡散が速いことやｐ型不純物の拡散が遅いこと、ｐ型不純物によってｎ型不純物の拡散が抑制されることなどを全く考慮していない。また最終的に形成される構造がｎ+Ｓｉ／ｐ-Ｓｉとある。さらに、高温が必要な固相拡散に限定される方法のため、ｐ型不純物の濃度プロファイルは必ず表面に近くなるほど高くなり、ｎ+層を形成するのに望ましくない。それゆえ、この方法だけではそのままＧｅに適用しても、極浅かつ高濃度の電子からなるｐＧｅ層上のｎ+Ｇｅを形成することは難しい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３１３１４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の事情に基づいてなされたものであり、Ｇｅ層に極浅かつ高キャリア濃度のｎ型不純物拡散領域を有する半導体装置、およびそれを可能にする製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の１態様に係る半導体装置は、ｎ型とｐ型のうちの一方の導電型の半導体基板と、
前記半導体基板表面に選択的に設けられ、前記一方の導電型と異なる導電型の一対の不純物拡散領域と、前記一対の不純物拡散領域により挟まれた前記半導体基板上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極とを備え、前記不純物拡散領域の少なくとも一部は、前記基板に含まれる不純物と同じ導電型で、かつ前記基板の不純物濃度より高い不純物濃度を有していることを特徴とする。
【００１１】
また、本発明の第２の態様に係る半導体装置の製造方法は、Ｇｅを主成分とする半導体層の表面に、高濃度の不純物拡散領域を形成する方法であって、前記半導体層の表面に、ｎ型不純物およびｐ型不純物を導入する工程と、前記ｎ型不純物とｐ型不純物を導入後、熱処理して、前記半導体層内にｎ型不純物拡散領域を形成する工程とを含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、Ｇｅ層に極浅かつ高キャリア（電子）濃度からなるｎ型不純物拡散領域が形成された半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】ＢによってＰの拡散を抑制し、浅くて高濃度の電子からなるｎ+Ｇｅ領域を形成する方法を説明する不純物濃度プロファイルの模式図で、（ａ）は熱処理前、（ｂ）は熱処理後を示す。
【図２】Ｇｅ基板におけるＰの不純物濃度プロファイルの熱処理前後を示す図。
【図３】図２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図４】Ｇｅ基板にＰとＢが存在する場合の不純物濃度プロファイルの熱処理前後を示す図。
【図５】図２のＰの不純物プロファイルで、Ｂが無い場合とＢが基板全体にある場合の拡散距離を比較した図。
【図６】図２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図７】Ｇｅ基板の一定深さの領域にＢが存在する場合における、不純物濃度プロファイルの熱処理前後を示す図。
【図８】図２のＰの不純物プロファイルで、Ｂが無い場合とＢが基板の一部にある場合（図７）の拡散距離を比較した図。
【図９】図７の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１０】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間が３秒の場合。
【図１１】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１０のＢが無いものに対応する。
【図１２】図１０の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１３】図１１の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１４】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間９５秒の場合。
【図１５】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１４のＢが無いものに対応。
【図１６】図１４の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１７】図１５の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１８】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間１００秒の場合。
【図１９】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１８のＢが無いものに対応。
【図２０】図１８の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２１】図１９の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２２】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間が１０秒の場合。
【図２３】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図２２のＢが無いものに対応。
【図２４】図２２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２５】図２３の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２６】ＰとＢの両方を導入して形成したＧｅ基板のキャリア濃度プロファイルで、（ａ）はＢのドーズ量が２×１０14ｃｍ-2、（ｂ）は１×１０15ｃｍ-2。
【図２７】第２の実施形態に係るｎ+Ｇｅ層を形成する方法で、イオン注入を用いた方法を説明するための断面図。
【図２８】図２７に続く工程の断面図。
【図２９】図２８に続く工程の断面図。
【図３０】図２９に続く工程の断面図。
【図３１】図３０に続く工程の断面図。
【図３２】第３の実施形態に係るｎ+Ｇｅ層を形成する方法で、ＣＶＤを用いた方法を説明するための断面図。
【図３３】図３２に続く工程の断面図。
【図３４】図３３に続く工程の断面図。
【図３５】図３４に続く工程の断面図。
【図３６】本発明の第４の実施形態に係るＭＩＳ型トランジスタの断面図。
【図３７】本発明の第５の実施形態に係るＣＭＩＳＦＥＴの断面図。
【図３８】本発明の第６の実施形態に係るＦｉｎＭＩＳＦＥＴの斜視図。
【図３９】第６の実施形態に係る素子領域を形成する方法を説明するための斜視図。
【図４０】図３９の次の工程を示す斜視図。
【図４１】Ｇｅ基板中にＰをイオン注入したままの状態での不純物濃度（ＳＩＭＳ）プロファイルを表す図。
【図４２】Ｇｅ基板中にＰをイオン注入して熱処理した場合の不純物濃度（ＳＩＭＳ）プロファイルを表す図。
【図４３】図４２のＧｅ基板中のＢとＰの不純物濃度プロファイルとその際に形成される半導体の導電型のプロファイルを説明する模式図。
【図４４】Ｇｅ基板中の高濃度のＢによってＰの拡散が抑制されることと、その際に形成される半導体の導電型のプロファイルを説明する模式図。
【発明を実施するための形態】
【００１４】
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。前述したように、極浅かつ高電子濃度からなるｎ+Ｇｅを形成するためには、熱処理時にｎ型不純物を拡散させないようにする技術が必要である。
【００１５】
Ｇｅにおいてｎ型不純物の拡散のメカニズムは次のように説明される（例えば、 H. Bracht, Phys. Rev. B 75, 035210 (2007)参照）。Ｇｅ中でのｎ型不純物Ａの拡散は、格子置換位置(substitutional site)にある正イオンＡ＋Ｓと二価の負電荷を持つ空孔Ｖ２-が
Ａ+Ｓ＋Ｖ2-⇔（ＡＶ）- … （２）
の、化学平衡［質量作用の法則］によって表される反応によってペアになり、（ＡＶ）-（dopant-vacancy pair）の形を取って拡散する。つまり、Ａ+Ｓによる直接の拡散はなく、（ＡＶ）-という形態(diffusion vehicle)を通して間接的に拡散する。Ａ+Ｓによる拡散と見なしたとき、拡散方程式は、実効的な拡散係数Ｄeffを持つ下記の式（３）、（４）で表現される。
【数１】
【００１６】
【数２】
【００１７】
ここで、Ｃs+（ｘ，ｔ）は、格子置換位置にあるｎ型不純物の正イオンの濃度であり、xはｎ型不純物の座標（本明細書では基板表面からの深さと定義）、ｔは拡散時間、ｎ（ｘ，ｔ）は電子濃度、ｎｉ（ｘ，ｔ；Ｔ）は真性キャリア濃度（温度Ｔに依存）、Ｄ＊（ｎｉ）はｎｉに依存した係数である。このように、ｎ型不純物の実効拡散係数は、電子濃度ｎの自乗の依存性を持っている。これは、Ａ+Ｓと（ＡＶ）-の電荷状態の差に由来している。Ｇｅ中のｎ型不純物は、このＤeffの電子濃度の自乗の依存性によって、特異な拡散現象を示す。Ｇｅ中にｎ型不純物しかない場合、不純物濃度が高くなるほど、それに伴って電子濃度も高くなると考えて良い。それゆえ、（４）式より、不純物濃度が高いときにはＤeffは大きくなり、不純物濃度が低くなるとＤeffは小さくなる。
【００１８】
図４１は、燐（Ｐ）をＧｅにイオン注入して熱処理したときの不純物濃度プロファイルをＳＩＭＳによって分析したものである。Ｐのドーズ量は５×１０15ｃｍ-2、加速エネルギーは３０ｋｅＶであり、窒素雰囲気で６００℃、３０分の熱処理を施している。比較のために、熱処理を加える前、つまりイオン注入しただけの場合のシミュレーションによる結果も示した。熱処理前は、ピーク濃度で略１０21ｃｍ-3あり、濃度が１×１０19ｃｍ-3である深さは約１００ｎｍである。
【００１９】
一方で、熱処理後は、ピーク濃度で２×１０19ｃｍ-3程度までに大きく減少し、また濃度が１×１０19ｃｍ-3である深さは４００ｎｍを超えるほど拡散してしまう。ここで特徴的なのはその箱形というべきプロファイルの形状である。表面から４００ｎｍ程度までは緩やかに濃度は減少するが、それよりも深くなると急峻に濃度が減少する。これは、Ｄeffがｎ2に比例しているためである。つまり、濃度が高いとＤeffが大きいため拡散が速く、濃度が低くなるとＤeffが小さくなるため、特徴的な箱形プロファイルになると説明できる。
【００２０】
このように、Ｇｅ中のｎ型不純物の拡散が（ＡＶ）-という形態を通して拡散し、電子濃度の自乗ｎ2に依存する拡散係数を持つのならば、この負電荷を打ち消せば拡散が抑制できるかもしれない，と本発明者らは考えた。そこで、ｎ型不純物を補償するｐ型不純物としてボロン（Ｂ）を選び、Ｇｅ基板に導入して、Ｐの拡散が抑制できるかを確かめた。その結果が図４２である。Ｂを導入したＧｅにおけるＰの不純物プロファイルをＳＩＭＳ分析によって求めた。Ｇｅ基板にＢをドーズ量５×１０15ｃｍ-2、加速エネルギー３０ｋｅＶで導入したあと、図４１と同じ条件でＰを導入して熱処理している。
【００２１】
その結果によると、まず、Ｂのピーク濃度は約１×１０21ｃｍ-3であり、またそのプロファイルから熱処理を加えても拡散していないことがわかる。従来までに、ＢＦ2をドーズ量４×１０15ｃｍ-2、加速エネルギー２０ｋｅＶでＧｅにイオン注入し、６５０℃，１０秒の熱処理を施した場合でも、Ｂは全く拡散しない、という報告があり（C. O. Chui et al., Appl. Phys. Lett. 83, 3275 (2003)参照））、本発明での結果と矛盾がない。
【００２２】
また、Ｐの濃度が１×１０19ｃｍ-3である深さは約１００ｎｍであって、これは熱処理前のプロファイルと同じである。つまりＰは全く拡散していない。Ｂがない場合には、Ｐの濃度は２×１０19ｃｍ-3まで低下してしまったが（図４１）、Ｂがある場合にはＰはピークで約７×１０20ｃｍ-3という高濃度を維持している。尚、熱処理前と比較してＰの表面付近における濃度がわずかに低下しているのは、Ｐが基板表面から外方拡散しているためであり、基板内奥側への拡散は抑えられている。適切なキャップ層を基板表面に形成すれば、Ｐの外方拡散が抑えられ、Ｐの不純物濃度はほぼ熱処理前と同じだけ高濃度に維持され、高い電子濃度にできると考えられる。
【００２３】
こうして、Ｇｅにおけるｎ型不純物の拡散メカニズムに基づき、ｎ型不純物の拡散形態である（ＰＶ）-を打ち消すようにｐ型不純物を導入すれば、ｎ型不純物の拡散が完全に抑制できることを発見した。しかし、ＢによってＰの拡散は完全に抑えられるが、図４３からわかるように、基板の全体でＰよりもＢの濃度が高いため、ｐ+Ｇｅが形成されている。Ｐの拡散が抑制できても、ｎ+Ｇｅが形成されないのでは意味がない。
【００２４】
Ｐの拡散を抑制しながらｎ+Ｇｅを形成する方法としては、例えば、図４４のような方法が考えられる。ｐ型不純物としてＢを基板の奥に高濃度に導入し、ｎ型不純物としてＰを基板の表面付近に導入する。熱処理を加えると、Ｂは拡散しないが、Ｐは基板の奥に拡散し、Ｐの濃度に較べてＢの濃度が充分に高ければ、ＢによってＰの拡散が抑制される。Ｐの不純物濃度が高くできるので、電子濃度も高くでき、基板の表面にｎ+Ｇｅが形成されることになる。しかし、この構造では、ｎ+Ｇｅが形成されるかもしれないが、高濃度のＢが存在するためｐ+Ｇｅも同時に形成されることになる。つまり、ｎ+Ｇｅ／ｐ+Ｇｅ構造ができてしまい、これではソース／ドレインには適用できない。
【００２５】
本発明者らは、上記発見に伴う問題を解決し、ｐ+Ｇｅを存在させずに、極浅かつ高キャリア（電子）濃度であるｎ+Ｇｅ構造を形成する方法を見出した。またそれによって形成された理想的なｎ+Ｇｅ構造を見出すことができた。これを以下に実施形態として説明する。本発明の実施形態について図面を参照しながら説明するが、各実施形態を通して共通の構成には同一符号を付すものとし、重複する説明は省略する。また、各図の中には本発明の説明とその理解を促すための模式図があり、その形状や寸法、比などが実際の装置と異なる個所があっても、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００２６】
なお、本明細書において「Ｇｅを主成分とする」とは、Ｇｅの含有量が８５ａｔ．％以上であることをさす。例えば、Semicond. Sci. Technol. 12(1997)1515-1549には、Ｓｉの伝導帯の最小値はΔ点であり、Ｇｅの伝導帯の最小値はＬ点であり、ＳｉＧｅは組成比に依存して、ＳｉxＧｅ1-xの場合、ｘ＜０．８５でΔとなり、ｘ＞０．８５でＬ点となることが報告されている。
【００２７】
（第１の実施形態）
ここでは、本発明の第１の実施形態に係わる極浅かつ高電子濃度からなるｎ+Ｇｅ層を有する半導体装置（基板）とその製造方法を説明する。図１は、Ｇｅ基板における不純物プロファイルを表す模式図である。
【００２８】
図１（ａ）は熱処理前を示している。一定で低濃度のｐ型不純物を含む基板に、基板濃度に較べれば高濃度の、ｎ型不純物とｐ型不純物の二つを導入する。そのとき、ｐ型不純物は基板の内奥側に導入し、ｎ型不純物はそれよりも表面側に導入する。ここで、典型的な例として、ｎ型不純物はＰ、ｐ型不純物はＢを選んだ。このとき、Ｇｅ中の各不純物が電気的に活性化していれば、図に示すように、ｎ+Ｇｅ／ｐ+Ｇｅ／ｐ-Ｇｅ構造が形成される。尚、熱処理前にこのように不純物が電気的に活性化している必要は無い。各不純物の濃度は、図４１の場合と異なり、Ｐのピーク濃度の方が、Ｂのそれよりも充分に高くなっていることが特徴である。
【００２９】
この構造に熱処理を加えると、前述したように、Ｇｅにおけるｎ型およびｐ型不純物の特性から、Ｐは拡散するが、Ｂは拡散しない。またＧｅ中におけるＰは、（ＰＶ）−という形態を通して間接的に拡散するため、プロファイルは箱形の、濃度が急峻に変化するものになる。そして、高濃度にＢが存在する領域をＰが拡散するとき、Ｂによって負電荷が打ち消されるため、（ＰＶ）−という形態での拡散が起こりにくくなり、Ｐの拡散が遅くなる。さらに熱処理を続けると、Ｐは図１（ｂ）のように、Ｂが高濃度に存在する領域全体に拡散する。Ｇｅ中でＢよりも常にＰの濃度を高くできるので、ｎ+Ｇｅを形成できる。
【００３０】
つまり、最初はｐ型不純物を用いてｎ型不純物の拡散を抑制し、最終的にｎ型不純物をｐ型不純物よりも高くできるので、ｐ+Ｇｅ領域を残さずに、浅くて高電子濃度からなるｎ+Ｇｅ構造を形成できる。
【００３１】
次に、本発明によるｎ+Ｇｅが定量的にどのように形成され、どのような構造になるかを説明する。前述したように、Ｇｅにおけるｎ型不純物の拡散は、（２）〜（４）式の拡散方程式で表現される。ｐ型不純物も共存する場合は、それらに加えて次のことを考慮すれば良い。まず、ｐ型不純物は熱処理をしても拡散しないと仮定する。また、Ｇｅは電荷中性条件である（５）式をを満たすと仮定する。
【００３２】
ｎ＋（ＮA−pA）＝ｐ＋（ＮD−ｎD） … （５）
ここで、ｎは電子濃度、ｐはホール濃度、ＮAはｐ型不純物濃度、ＮDはｎ型不純物濃度、ｐAはアクセプターレベルに存在するホール密度、ｎDはドナーレベルに存在するドナー密度である。ｎ，ｐ，ｐA，ｎDは通常の平衡系の統計力学で表現できるとする。この（５）式を用いて、Ｇｅ基板の各座標、拡散の各時間におけるｎを求めながら、（３）式によって、Ｇｅにおけるｎ型不純物の拡散を計算した。ｎ型不純物と共存するｐ型不純物の影響は、（５）式から決まるｎを通して反映されている。
【００３３】
＜ｎ+Ｇｅ層にｎ型不純物だけが存在している場合＞
図２は、本実施形態によるｎ+Ｇｅが形成される過程を計算した一例であり、不純物濃度と深さの関係である。計算するには拡散係数などが必要であり、それらは実験値とフィッティングして求めた。図２は、ｎ型不純物だけがＧｅに存在している場合である。ここで、ｎ型不純物の例としてＰを選んだ。Ｐの初期プロファイル（熱処理前のプロファイル）は、Ｇｅ基板表面から射影飛程（Projected Range）Ｒｐが５．０ｎｍ、標準偏差１．０ｎｍ、ドーズ量１×１０15ｃｍ-2のガウス分布であると想定した。熱処理は短時間（１秒）のスパイクアニールを想定している。温度は７７３Ｋである。熱処理中の時間発展を十等分（０，０．１，０．２，…，１．０）にして、Ｐの不純物濃度プロファイルの経時変化を示した。
【００３４】
本例のようにＢが無い場合には、図２のプロファイルの経時変化からわかるように、最初に大きく拡散し、徐々にゆっくりになって拡散していく。熱処理前に濃度が１×１０19ｃｍ-3の位置はＲｐから３．５ｎｍであるが、０．１秒後は１３．２ｎｍまで広がり、０．２秒後では１６．８ｎｍ、０．３秒後では１９．０ｎｍと広がり、１秒後では２７．２ｎｍまで拡散する。
【００３５】
図３は、図２と同じ条件のものであり、その電子濃度プロファイルを示したものである。図２と同様に、熱処理中の時間発展を十等分にして、Ｐの電子濃度プロファイルの変化を示した。図３を図２と較べるとわかるように、７×１０17ｃｍ-3以上で不純物と電子濃度はほぼ一致している。これはＧｅ中にｎ型ドーパントであるＰだけが存在するからであり、表面から約３３ｎｍの深さまで電子だけからなるｎ+Ｇｅになっている。
【００３６】
尚、ここでの電子濃度は、７７３Ｋという不純物が拡散する温度のときのものである。そのため、不純物濃度が電子濃度とほぼ同じ、つまりほぼ１００％イオン化していると考えている。一方で、室温では不純物が不完全イオン化を起こし、電子濃度が不純物濃度よりも低くなることがある。しかし、不純物が高濃度の場合には金属絶縁体転移により不純物の不完全イオン化はなく、つまり室温でも不純物濃度と電子濃度はほとんど同じと考えて良い。電子濃度が７×１０17ｃｍ-3の一定領域は、真性キャリア濃度ｎiによるものであり、室温では基板濃度より低くなり、基板が通常の濃度のｐ型であれば、ホール濃度一定の領域が室温では現れる。
【００３７】
＜ｎ+Ｇｅ層にｎ型不純物とp型不純物が同時に存在している場合＞
図４は、ｎ型不純物と共にp型不純物も同時に存在している場合である。図２の場合に加えて、p型不純物がＧｅ基板全体に２．５×１０20ｃｍ-3の高濃度で共存している。ここではp型不純物の例としてＢを選んだ。
【００３８】
ＢがＧｅ基板全体にある場合でも、Ｂが無い場合と同様に、最初は大きく拡散し、徐々にゆっくり拡散していく。しかしながら、Ｂがある場合には、Ｂが無い場合に較べて、その拡散速度は相対的にゆっくりである。熱処理前に濃度が１×１０19ｃｍ-3の位置はＲｐら３．５ｎｍであり、０．１秒後は９．０ｎｍまで広がり、０．２秒後では１０．６ｎｍ、０．３秒後では１１．４ｎｍと広がり、１秒後では１４．２ｎｍまで拡散する。
【００３９】
図５は、Ｂ無しの場合（図２）と有りの場合（図４）のＰの拡散距離を比較したものである。濃度が１×１０19ｃｍ-3の場合の、同じ拡散時間におけるそれぞれの拡散距離（Ｒｐを原点に取ったときの深さ）をプロットした。図から明らかなように、Ｂがあることによって拡散距離が短くなっており、それは距離が大きくなるほど、言い換えれば拡散時間が長くなるほど、その差は大きくなっていく。このように、Ｂがあることによって拡散が抑えられることがわかる。
【００４０】
図６は、図４と同じ条件のものであり、その電子濃度プロファイルを示したものである。ＢがＧｅ基板全体に２．５×１０20ｃｍ-3という高濃度で存在しているため、熱処理前の状態でＰ濃度がＢ濃度より低い場所では、電子濃度は２．８×１０15ｃｍ-3になる。（４）式からわかるように実効拡散係数は電子濃度の自乗に比例しているため、電子濃度が低いほど拡散が遅くなる。Ｂが無い場合には８．４×１０17ｃｍ-3であるが、Ｂがある場合には２．８×１０15ｃｍ-3であり、電子濃度が２桁以上低くなる。それゆえ、Ｂの存在によって実効拡散係数が小さくなり、拡散がゆっくりになる。
【００４１】
こうして、ＢがあることによってＰの拡散を抑えることができ、Ｂが無いときに較べて、浅くて高濃度のｎ+Ｇｅが表面に形成されることになる。しかし、図４からわかるように、ＰよりＢの濃度が高い領域があるため、これはｎ+Ｇｅ／ｐ+Ｇｅである。ｐ+Ｇｅにおけるホール濃度ｐは、図６と質量作用の法則ｎｐ＝ｎｉ2（ｎは電子濃度）の関係式から求められ、それは１．７５×１０20［＝（７×１０17）2／（２．８×１０15）］ｃｍ-3という高濃度である。また、さらに、高濃度のＰが存在していてもＢによって補償されるため、Ｐの不純物濃度に較べて電子濃度が低くなっている。
【００４２】
＜ｐ+Ｇｅ層を作らずにｎ+Ｇｅを形成する方法＞
ｐ+Ｇｅ層を作らず、また表面での電子濃度を下げずに浅くて電子が高濃度のｎ+Ｇｅを形成するには、Ｂのプロファイルを調整すればよい。図７はＢのプロファイルを調整したものである。図３のように全体にＢを入れず、２．５×１０20ｃｍ-3の一定濃度であるという条件は同じままに、表面から７．３ｎｍ〜１８．９ｎｍまでの深さにだけＢが存在するようにした。Ｐのプロファイルは、図７からわかるように、図４のＰのプロファイルとほとんど差がない。また、このように一部にだけＢがある場合とＢが無い場合のＰの拡散距離を比較したものが図８であるが、図５とほぼ同じである。つまり、Ｂを基板全体に入れずに、一部だけに入れてもＰの拡散抑制の効果が同じくらいあるということを意味している。そして、一部だけにＢを入れるために、図４からわかるように、熱処理後に最終的に得られるＰのプロファイルは、Ｂよりも基板全体で濃度を高くすることができる。
【００４３】
図９は、図７と同じ条件のものであり、その電子濃度プロファイルを示したものである。図９以降の類似図面には、熱処理前と熱処理後の注記の記載を省略するが、図２と同様に、放物線状の曲線が熱処理前、テラス状の曲線が熱処理後を示す。図６とは異なり、基板の内奥側では真性キャリア濃度になっていて、Ｂが無い場合の図３と同じである。つまり、基板の内奥側にはｐ+Ｇｅではなく、もともとのＧｅ基板の状態、例えば通常程度の不純物を含んだｐＧｅ基板になっていることがわかる。また、図６と較べて、表面側において電子濃度が高くなっている。これは表面にＢが存在しないため、電子濃度の減少、損失などが起こらず、したがって、電子濃度がＰの不純物濃度とほぼ同じ濃度になっているためである。ＰはＢによる拡散抑制効果により高い不純物濃度が維持されているので、Ｂが無い場合よりも高い電子濃度が実現されている。
【００４４】
このように、Ｂを表面と基板の内奥側に入れず、最適な場所に最適な濃度で導入すれば、ＢによってＰの拡散を抑制し、Ｂがあってもｐ+Ｇｅを残さず、また表面の電子濃度を低くすることなく、浅くて高濃度の電子からなるｎ+Ｇｅ層を形成することができる。
【００４５】
＜ｎ型不純物を抑制するために必要なｐ型不純物の濃度＞
つづいて、n型不純物を抑制するためには、どのくらいの濃度のp型不純物が必要かを説明する。ここでもｎ型不純物としてＰ，ｐ型不純物としてＢを選んだ。Ｐの初期プロファイル（熱処理前のプロファイル）は、Ｇｅ基板表面からＲｐが５．０ｎｍ、標準偏差１．０ｎｍ、ドーズ量１×１０14ｃｍ-2のガウス分布であると想定した。拡散温度は７７３Ｋである。Ｂの濃度を３通りに変化させた場合を示した。ＢはＧｅ基板表面からＰのＲｐの位置まで存在しない場合を想定した。
【００４６】
まず、図１０はＢを５×１０19ｃｍ-3の濃度で、Ｒｐ（５ｎｍ）から１０ｎｍまで入れた場合である。拡散時間は３秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には１０．４ｎｍまで拡散しており、熱処理前後の差で１．６ｎｍだけ拡散している。
【００４７】
図１０の場合からＢだけを無くしたものが図１１である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．８ｎｍであり、熱処理後には１４．８ｎｍまで拡散している。拡散した距離は６．０ｎｍである。つまり、Ｂが無い場合には６．０ｎｍ拡散しているが、５×１０19ｃｍ-3のＢがあることによって１．６ｎｍ拡散するだけで抑えられている。
【００４８】
このときの図１０，１１の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図１２，１３である。Ｂが無い場合（図１３）には、不純物濃度プロファイル（図１１）に対応して、電子濃度が１×１０18ｃｍ-3の位置は１０．４ｎｍである。一方で、Ｂがある場合（図１２）には、不純物濃度プロファイル（図１０）に対応して、１４．８ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００４９】
図１４は、図１０よりもＢ濃度を減らして、１×１０19ｃｍ-3にした場合である。ＢはＲｐから２５．３ｎｍまで入れた。ここまでの内容から予想されるように、Ｂ濃度が低くなれば、Ｐが拡散する領域も広くなるため、Ｂを入れる領域も広くした方が良いからである。拡散時間は９５秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には２５．４ｎｍまで拡散しており、熱処理前後の差で１７．０ｎｍだけ拡散している。
【００５０】
図１４の場合からＢだけを無くしたものが図１５である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．４ｎｍであり、熱処理後には３２．２ｎｍまで拡散している。拡散した距離は２３．２ｎｍである。つまり、Ｂが無い場合には２３．２ｎｍ拡散しているが、１×１０19ｃｍ-3のＢがあることによって１７．０ｎｍ拡散するだけで抑えられている。
【００５１】
このときの図１４，１５の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図１６，１７である。Ｂが無い場合（図１７）には、不純物濃度プロファイル（図１５）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３２．２ｎｍである。
【００５２】
一方で、Ｂがある場合（図１６）には、不純物濃度プロファイル（図１４）と対応して、２５．４ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００５３】
図１８は、図１０，図１４よりもさらにＢ濃度を減らして、１×１０18ｃｍ-3にした場合である。ＢはＲｐから３１．８ｎｍまで入れている。前述したように、Ｂ濃度が低くなれば、Ｐが拡散する領域も広くなるため、Ｂを入れる領域も広くした方が良いからである。拡散時間は１００秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には３１．６ｎｍまで拡散しており、熱処理前後の差で２２．８ｎｍだけ拡散している。
【００５４】
図１８の場合からＢだけを無くしたものが図１９である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．８ｎｍであり、熱処理後には３２．６ｎｍまで拡散している。拡散した距離は２３．８ｎｍである。つまり、Ｂが無い場合には２３．８ｎｍ拡散しているが、１×１０18ｃｍ-3のＢがあることによって２２．８ｎｍ拡散するだけで抑えられている。
【００５５】
このときの図１８，図１９の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図２０，図２１である。Ｂが無い場合（図２１）には、不純物濃度プロファイル（図１９）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３２．６ｎｍである。一方で、Ｂがある場合（図２０）には、不純物濃度プロファイル（図１８）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３１．６ｎｍである。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度ｎｉより電子濃度ｎが低く（ホール濃度ｐが高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００５６】
このように、Ｐの拡散距離を短くするには、Ｂ濃度が高いほど良い。Ｐの拡散を抑制してｎ+Ｇｅを形成するＢ濃度の上限は、極限的には、熱処理前のＰの濃度Ｃｎ（ｘ，０）よりわずかに低くしておく（Ｃｎ（ｘ，０）＞Ｃｐ（ｘ，０））、あるいは、熱処理後に拡散してＢよりＰ濃度が高くなるようにする（Ｃｎ（ｘ，ｔ）＞Ｃｐ（ｘ，ｔ））。ここで、Ｃｎ（ｘ，ｔ）,Ｃｐ（ｘ，ｔ）は、それぞれ、Ｐ，Ｂの深さｘ，拡散時間ｔにおける不純物濃度である。熱処理前には、拡散する方向であれば、ＰよりＢ濃度を高くしても構わない。また、Ｐの拡散を抑制する最低限のＢ濃度Ｃｐ（ｘ，０）は、拡散温度Ｔにおける真性キャリア濃度ｎｉ（ｘ，０；Ｔ）より高ければ効果がある（Ｃｐ（ｘ，０）＞ｎｉ（ｘ，０；Ｔ））。
【００５７】
Ｐの拡散を抑制するためのＢのプロファイルとして、一定濃度の矩形領域を考えたが、これは前述したように、Ｇｅ中のｎ型不純物拡散メカニズムにより、ｎ型不純物のプロファイルが一定濃度の領域から急峻に濃度が減少する、いわば箱形プロファイルになるからである。より望ましくは、ｐ型不純物のプロファイルを、最終的に得たいｎ型不純物のプロファイルに近づけると、さらに浅くて高濃度の電子からなるｎ+Ｇｅが形成できる。
【００５８】
ここまでは、ＢによるＰの拡散抑制が最も適した時間の例を示してきた。ここでは、最適な時間を大きく超えた場合に、Ｐのプロファイルがどのようになるかを示す。図２２は、図１０と拡散時間だけが違う場合である。図１０では拡散時間が３秒であったが、図２２では１０秒である。図２２からわかるように、図１０よりＰの拡散が進んでいる。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には１３．８ｎｍまで移動しており、熱処理前後の差で５．０ｎｍだけ拡散している。
【００５９】
図２２の場合からＢだけを無くしたものが２３である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．４ｎｍであり、熱処理後には１８．９ｎｍまで拡散している。拡散した距離は１０．５ｎｍである。つまり、Ｂが無い場合には１０．５ｎｍ拡散してしまうが、１×１０19ｃｍ-3のＢがあることによって５．０ｎｍ拡散するだけで抑えられている。ここで注目すべきは、図２２から明らかなように、ＰがＢのある領域を大きく超えて拡散しても、Ｂの濃度がＰの濃度を超えることはない、ということである。
【００６０】
図２２，図２３の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図２４，２５である。Ｂが無い場合（図２５）には、不純物濃度プロファイル（図２３）と対応して、電子濃度が１×１０18ｃｍ-3の位置は１８．９ｎｍである。一方で、Ｂがある場合（図２４）には、不純物濃度プロファイル（図２２）と対応して、１３．８ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなる。そしてこの場合にはＢが無い基板内奥側の領域にさらにＰは拡散していくが、この位置ではＰの濃度が低くなっているため、Ｐの拡散はゆっくりである。
【００６１】
また、Ｂがある領域から無い領域に遷移する場所で、電子濃度の若干の低下が見られるが、それでも真性キャリア濃度よりも高く、室温では基板濃度よりも充分に電子濃度が高い。尚、これは急峻に高濃度からゼロに落ち込むようなＢのプロファイルを想定したからであり、現実には連続的に濃度は変化するため、電子濃度がこのように特異的に低くなることは無い。
【００６２】
このように、Ｐの拡散を抑制する最適な時間を大きく超えても、ｐ+Ｇｅが形成されることはなく、Ｂ無しの場合に較べて充分に拡散抑制の効果もあり、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できる。
【００６３】
＜ＰとＢが導入されたＧｅのキャリア濃度プロファイル＞
図２６は、ＰとＢの二つを導入して形成したＧｅのキャリア濃度プロファイルである。Spreading resistance probe分析により求めた。Ｐのドーズ量は５×１０15ｃｍ-2であり、窒素雰囲気で３０分の熱処理を施したものである。図２６（ａ）、（ｂ）は、それぞれＢのドーズ量が２×１０14、１×１０15ｃｍ-2である。熱処理温度は、４００，５００，６００℃の３通りで行った。また、すべての条件において、Ｂが無い場合のキャリア濃度プロファイルも調べた。基板表面側に高濃度に存在するキャリアはすべて電子であり、また、基板の内奥側に存在する濃度一定領域は基板に含まれる不純物（Ｇａ）により生じたホールである。
【００６４】
まず、図２６（ａ）、（ｂ）から、４００，５００，６００℃と温度を高くするほど、電子が高濃度に存在する領域が基板の内奥側に広がっていくことがわかる。また、Ｂがある場合と無い場合を比較すると、Ｂがある方が拡散を抑えられている。その傾向はＢのドーズ量に強く依存していて、Ｂのドーズ量が２×１０14ｃｍ-2より１×１０15ｃｍ-2の方が、各熱処理温度で拡散が抑制される。また、この高濃度領域はすべて電子であり、Ｂがあっても、ｐ+Ｇｅの無いｎ+Ｇｅが形成できている。
【００６５】
（第２の実施形態）
第２の実施形態では、ｎ型不純物層の形成方法の実施形態を説明する。まず、ｐ型Ｇｅ基板１にＢをイオン注入する（図２７）。このとき、イオン注入の加速エネルギーを調整し、基板表面よりも内奥側に注入する。すると、ｐ型Ｇｅ基板１の表面より内奥側にＢの高濃度層２が形成される（図２８）。続いて、ｐ型Ｇｅ基板１にＰをイオン注入する（図２９）。加速エネルギーを調整し、Ｂの高濃度層２よりも表面側に注入する。ｐ型Ｇｅ基板１には表面側にＰの高濃度層３が形成され、それよりも基板奥側にＢの高濃度層４が形成される（図３０）。そして、この基板を熱処理すると、Ｐは拡散するがＢにより拡散が抑制され、最終的にはＰがＢよりも濃度が高くなるため、ｐ+Ｇｅ領域が無くなり、浅くて高濃度の電子濃度からなるｎ+Ｇｅ層が形成される（図３１）。このｎ+Ｇｅ層には基板１に含まれるよりも多くのｐ型不純物が含まれている。
【００６６】
（第３の実施形態）
第３の実施形態では、ｎ型不純物拡散層の別の形成方法を示す。まず、ｐ型Ｇｅ基板１にＢをドープしたＧｅをＣＶＤによって堆積する（図３２）。すると、ｐ型Ｇｅ基板１表面にｐ+Ｇｅ層６が形成される（図３３）。つづいてＰをドープしたＧｅをＣＶＤによって堆積する。ｐ+Ｇｅ層６の上にｎ+Ｇｅ層７が形成される（図３４）。このとき基板を加熱しながら堆積、あるいは堆積してから熱処理すると、前述の効果により浅くて高濃度の電子からなるｎ+Ｇｅ層８が形成される（図３５）。このプロセスで、図３３のｐ+Ｇｅ６を形成せずに、図３４のｎ+Ｇｅ層７を堆積すると、ｎ型不純物の拡散が速いため、ｐ型Ｇｅ基板１の内奥側に拡散してしまい、浅くて高濃度の電子からなるｎ+Ｇｅ８が形成できない。本プロセスのように、ｐ＋Ｇｅ層６を形成すれば、ＰをドープしたＧｅを堆積するときに、Ｐの基板奥側への拡散を防ぐことができる。
【００６７】
以上第１〜第３の実施形態によれば、ｐ型不純物の濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型領域を形成することができる。
【００６８】
（第４の実施形態）
図３６は、上述のｎ+Ｇｅ層を用いた半導体装置（ＭＩＳＦＥＴ）の模式断面図である。第４の実施形態の半導体装置は、基板の上に形成されたＧｅを主成分とするｐ型半導体１０と、ｐ型半導体１０の上に形成されたゲート絶縁層１２と、ゲート絶縁層１２の上に形成されたゲート電極１４と、ｐ型半導体１０のゲート絶縁層１２との境界領域をゲート長方向の両側から挟むようにｐ型半導体１０の表面に選択的に形成された一対のｎ型不純物拡散領域（ソース・ドレイン領域）１８とを備えている。この半導体装置は、ｎ型不純物拡散領域１８の全部または一部に、ｎ型不純物を含有すると同時に、ｐ型半導体に含有されるよりも高濃度のｐ型不純物を含有している。ｎ型不純物拡散領域の表面には、コンタクト電極１６が接合されている。
【００６９】
ｐ型半導体１０は、基板全体がＧｅ、あるいは少なくとも基板表面はＧｅを主成分としており、ｐ型不純物を含有している。また、ｐ型不純物はｎ型不純物領域全体にあっても良いが、電子濃度を高くしてコンタクト抵抗を低くするために、基板表面にはないことが望ましい。さらに、ｎ型不純物領域の周りに追加して、いわゆるＬＤＤやｎ型エクステンション、halo層を形成しても良い。
【００７０】
本実施形態によれば、ｐ型不純物の濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型ソース・ドレイン領域１８を形成することができる。この結果、微細Ｇｅチャネル半導体装置において、短チャネル効果を抑制するとともに寄生抵抗を少なくすることが可能となり、電流駆動力の高いＭＩＳＦＥＴを提供できる。
【００７１】
（第５の実施形態）
図３７は、上述のｎ+Ｇｅ層およびｐ+Ｇｅ層を用いたＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor：相補型金属／酸化物／半導体型電界効果トランジスタ）の模式的断面図である。
【００７２】
より詳細には、図３７はＧｅチャネルを有するＣＭＩＳＦＥＴのゲート長方向の断面図を表す。基板１００の上部表面（主表面）に、Ｇｅからなるｐ型ウェル領域１０２及びｎ型ウェル領域１０４が、素子分離層１０６によって電気的に分離されて形成される。基板１００は、Ｇｅ基板や、Ｓｉ基板や、Ｓｉ基板上にＧｅ層を形成したものや、Ｓｉ基板上にＳｉＧｅ層の中間層を形成しさらにその上にＧｅ層を形成したものであってもよい。素子分離層１０６は、例えばＳｉＯ2 によって形成される。ｐ型ウェル領域１０２には、ｎチャネルＭＩＳトランジスタが形成され、ｎ型ウェル領域１０４にはｐチャネルＭＩＳトランジスタが形成される。
【００７３】
ｎチャネルＭＩＳトランジスタの構成としては、ｐ型ウェル領域１０２内に、電流通路となる領域（チャネル領域）のゲート長両側に一対のｎ型エクステンション領域１０８が形成され、これらの外側に一対のｎ型ディープ領域１１０が形成される。ｐ型ウェル領域１０２の上部表面には、対向するｎ型エクステンション領域１０８、１０８のゲート長方向内側の端部にかかるようにしてチャネル領域上にゲート絶縁膜１１６が形成される。ゲート絶縁膜１１６の上部表面には、ゲート電極１１８が積層形成される。ゲート絶縁膜１１６及びゲート電極１１８の両側には、ゲート側壁１２４が形成される。
【００７４】
ｎ型ディープ領域１１０は、ｎ型エクステンション領域１０８よりもｐ型ウェル領域１０２との接合深さが深くなるように構成される。ｎ型エクステンション領域１０８及びｎ型ディープ領域１１０は、ｎチャネルＭＩＳトランジスタのソース・ドレイン領域となる。
【００７５】
同様に、ｐチャネルＭＩＳトランジスタの構成としては、ｎ型ウェル領域１０４内に、電流通路となる領域（チャネル領域）のゲート長方向両側に一対のｐ型エクステンション領域１１２が形成され、これらの外側に一対のｐ型ディープ領域１１４が形成される。ｎ型ウェル領域１０４の上部表面には、一対のｐ型エクステンション領域１１２、１１２のゲート長方向内側の端部にかかるようにしてチャネル領域上にゲート絶縁膜１２０が形成される。ゲート絶縁膜１２０の上部表面には、ゲート電極１２２が積層形成される。ゲート絶縁膜１２０及びゲート電極１２２の両側には、ゲート側壁絶縁膜１２６が形成される。
【００７６】
ｐ型ディープ領域１１４は、ｐ型エクステンション領域１１２よりもｎ型ウェル領域１０４との接合深さが深くなるように構成される。ｐ型エクステンション領域１１２及びｐ型ディープ領域１１４は、ｐチャネルＭＩＳトランジスタのソース・ドレイン領域となる。
【００７７】
ｎチャネルＭＩＳトランジスタ及びｐチャネルＭＩＳトランジスタは、層間絶縁膜１３０によって覆われている。
【００７８】
本実施形態において、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０のどちらか、あるいは両方は、前述の実施形態により形成されたものであり、ｐ型ドーパントを含んでいる。尚、このｐ型ドーパントは、ｐ型エクステンション領域１１２、ｐ型ディープ領域１１４に含まれているｐ型ドーパントと同じものにすることも可能である。
【００７９】
次に、図１７を参照して上記のＣＭＩＳＦＥＴの製造方法について説明する。まず、基板１００の主表面上に素子分離層１０６を形成する。基板は、Ｇｅ基板や、Ｓｉ基板や、Ｓｉ基板の上にＧｅ層を形成したものや、Ｓｉ基板上にＳｉＧｅ層の中間層を挟みＧｅ層を形成したものであってよい。素子分離層１０６の形成方法は、局所酸化法や、ＳＴＩ（Shallow Trench Isolation）法であってもよく、素子分離層１０６の形状は、メサ型でもよい。素子分離層１０６を形成した後、ｐ型ウェル領域１０２及びｎ型ウェル領域１０４を形成する。ｐ型ウェル領域１０２及びｎ型ウェル領域１０４の形成には、Ｇｅ層に対する通常のイオン注入法を用いてもよいし、Ｇｅ層をエピタキシャル成長させた後にイオン注入を行ってもよい。
【００８０】
次に、ｐ型ウェル領域１０２及びｎ型ウェル領域１０４の上部表面にゲート絶縁膜１１６及び１２０を形成する。ゲート絶縁膜１１６及び１２０の形成方法については、例えば、Ｇｅ酸化物膜を熱酸化法で形成してもよく、Ｇｅ酸窒化膜をプラズマ酸窒化法で形成してもよく、Ｈｆ，Ｚｒ，Ｌａ，Ｙ，Ａｌなどから選ばれる金属元素を含む酸化物からなる高誘電率膜をＣＶＤ（Chemical Vapor Deposition：化学気相蒸着）法で堆積させてもよい。その後、既存の成膜技術を用いて、ゲート絶縁膜１１６及び１２０の上部表面にゲート電極１１８及び１２２となる単層または多層の導電膜を形成する。ここでは、一例として次の手法を用いる。ゲート電極１１８（ｎチャネルＭＩＳトランジスタ用）にタンタルカーバイドを、ゲート電極１２２（ｐチャネルＭＩＳトランジスタ用）にタングステンを、ＰＶＤ（Physical Vapor deposition：物理気相蒸着）により１０ｎｍ成膜する。その後、その上部表面にチタンナイトライドをＰＶＤにより１０ｎｍ成膜する。さらにその後、その上部表面に多結晶Ｓｉ層を減圧ＣＶＤ法により５０ｎｍ成膜する。
【００８１】
ゲート電極１１８（ｎチャネルＭＩＳトランジスタ用）には、タンタルシリサイド、窒化タンタルシリサイド、窒化チタンシリサイド、タングステンシリサイド、窒化タングステンシリサイド等を用いることができる。また、ゲート電極１２２（ｐチャネルＭＩＳトランジスタ用）には、ルテニウム、窒化チタン、窒化チタンアルミニウム、白金、白金イリジウム等を用いることができる。
【００８２】
その後、フォトリソグラフィ技術によるパターニングを行い、異方性エッチングにより不要な膜を削除し、ゲート電極１１８及び１２２を形成する。その後、例えば、前述の実施形態による方法を用いて、側壁絶縁膜１２４、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０を形成する。
【００８３】
次に、自己整合ゲート方式により、ｐチャネルＭＩＳトランジスタのソース・ドレイン領域を形成する。ここで、「自己整合ゲート方法」とは、まずゲート積層を形成し、その後イオン注入等によってソース・ドレイン領域を形成する、という手法である。すなわち、ゲート電極１２２を傘として用いてボロン（Ｂ）のイオン注入を行い、ｐチャネル型ＭＩＳトランジスタのｐ型エクステンション領域１１２を形成する。その後、ゲート電極１２２とソース・ドレイン領域（ｐ型エクステンション領域１１２及びｐ型ディープ領域１１４）の間の絶縁のための側壁絶縁膜１２４を形成する。その後、ｐ型エクステンション領域１１２を作製した場合よりも大きな加速電圧によりボロン（Ｂ）のイオン注入を行い、ｐ型ディープ領域１１４を形成する。
【００８４】
ソース・ドレイン領域（ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０、ｐ型エクステンション領域１１２、及びｐ型ディープ領域１１４）の活性化プロセス温度としては、ゲート積層部（ゲート絶縁膜１１６、ゲート電極１１８、ゲート絶縁膜１２０、及びゲート電極１２２）及びソース・ドレイン領域のｎｐ接合部の特性を劣化させない温度が望ましく、例えば６００℃とすることができる。
【００８５】
また、ソース・ドレイン領域の活性化処理方法としては、フラッシュランプアニール、レーザアニール等を用いることもできる。これらによれば、より短時間の処理で半導体中の不純物の活性化を実現できるため、ゲート電極１１８、１２２／ゲート絶縁膜１１６、１２０／半導体（ｐ型ウェル領域１０２、ｎ型ウェル領域１０４、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０、ｐ型エクステンション領域１１２、及びｐ型ディープ領域１１４）の構造を有する半導体装置の熱による劣化を低減することができる。
【００８６】
その後、減圧ＣＶＤにより層間絶縁膜１３０となるＳｉ酸化膜を堆積し、ＣＭＰ（Chemical Mechanical Planarization：化学機械平坦化）によりゲート電極１１８及び１２２の上端を露出させる。その後、スパッタ法等によりゲート電極１１８及び１２２の上面にニッケル層を５０ｎｍ成膜する。その後、５００℃の低温熱処理を行うことによって、ニッケルと多結晶Ｓｉとの界面領域からシリサイドが形成され、Ｎｉ2Ｓｉが形成される。ここで、本実施形態においては多結晶Ｓｉが全てシリサイドへと変換されているが、Ｎｉの膜厚をより薄くすることによって多結晶Ｓｉの一部だけをシリサイド化してもよい。その後、硫酸と過酸化水素水との混合溶液等を用いて未反応のＮｉを除去する。
【００８７】
以上説明した製造方法により、図３７に表す構造のＣＭＯＳＦＥＴ半導体装置が作製される。ｐ型ドーパントの濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型ソース・ドレイン領域（ｎ型エクステンション領域１０８及びｎ型ディープ領域１１０）を形成することができる。この結果、微細Ｇｅチャネル半導体装置において、短チャネル効果を抑制するとともに寄生抵抗を少なくすることが可能となり、電流駆動力が高くなる。
【００８８】
（第６の実施形態）
図３８は、第６の実施形態に係るＦｉｎＭＩＳＦＥＴの模式的斜視図である。本実施形態は、前述のｎ+Ｇｅ／ｐＧｅ構造をＦｉｎＭＩＳＦＥＴに応用した例である。より詳細には、図３８において、２０８は支持基板、２０９は絶縁層、２１０はＧｅ層であり、２０８〜２１０でＧＯＩ（Germanium on Insulator）基板２１１を形成している。ＧＯＩ層２１０を加工して線状（直方体状）の素子領域２０２が形成されている。素子領域２０２の中央部分には、ゲート絶縁膜２０３を介してゲート電極２０４が形成されている。ゲート電極２０４を挟む素子領域２０２の部分がソース・ドレイン領域２０５となる。
【００８９】
次に、本実施形態のＦｉｎＭＩＳＦＥＴの製造方法を説明する。まず図３９に示すように、ＧＯＩ層２１０に対し、例えばＢイオンを１００ｋｅＶ、２．０×１０12ｃｍ-2で注入し、その後に、例えば５００℃、３０秒の熱工程を施す。続いて、例えばＲＩＥ法(反応性イオンエッチング法)等の異方性エッチングを施す事により、素子領域２０２以外の領域のＧＯＩ層２１０を除去し、素子領域２０２を形成する。
【００９０】
次に図３９に示すように、例えばＣＶＤ法(化学的気相成長法)等の方法を用いることにより、例えば厚さ５ｎｍのＨｆＯ2膜２１２を形成する。次に、図４０に示すように、ＨｆＯ2膜２１２の上に、例えばＣＶＤ法により、例えば厚さ１００ｎｍの、例えばタングステン等の高融点金属膜を堆積し、例えばＲＩＥ法等の異方性エッチングを施すことにより、高融点金属膜を加工してゲート電極２０４を形成する。続いて、例えばＲＩＥ法等の異方性エッチングを施すことにより、ＨｆＯ2膜２１２を加工して、ゲート絶縁膜２０３を形成する。
【００９１】
次に、第１の実施形態と同様に、例えば、Ｂを基板上方より全面に注入し、続いてＰを注入する。ＰとＢの注入の順序は逆でも良い。またこのとき、Ｐ注入の後にＲＩＥ法等によってゲート電極２０４，ゲート絶縁膜２１２をさらに細く加工してもよい。その後にＢを注入すれば、ＧＯＩ層２１０のチャネル側にＢだけを導入できる。そして熱工程によりｎ+Ｇｅからなるソース・ドレイン領域５を形成すれば、ＭＯＳＦＥＴが形成される。このようにすれば、表面を高キャリア濃度のｎ+Ｇｅにすることができ、またＰの拡散を抑制できるので、チャネル領域への横方向への拡散も抑制できる。以後は通常の層間絶縁膜形成工程、配線孔開孔工程、配線工程等を経て半導体装置が形成される。
【００９２】
本実施形態によれば、ｎ+Ｇｅからなるソース・ドレイン領域５を極浅かつ高キャリア濃度に形成することができ、高性能のＦｉｎＭＩＳＦＥＴを提供することができる。
【００９３】
なお実施形態を通じ、ｎ型不純物としてＰを例に取ったが、他のものでも良く、例えば、Ａｓ，Ｓｂ，Ｂｉなどの一つ以上であっても良い。ｐ型不純物も同様であり、他のものでも良く、例えば、Ｂ，Ａｌ，Ｇａ，Ｉｎなどの一つ以上であっても良い。また本発明ではＢが拡散しない温度７７３Ｋを想定したが、Ｐよりも拡散が遅ければＢが拡散する高い温度でも効果があるし、もちろん低い温度でも効果があり、温度には制限がない。不純物を導入する方法として、ＣＶＤ、イオン注入の例を示したが、その他の方法でも構わない。
【００９４】
基板としてＧｅ主成分とするｐ型半導体を例に取り説明したが、ｎ型半導体でもよく、あるいは化合物半導体などの他の半導体でも構わない。その半導体にとってｎ型不純物となるものが、本発明で説明したＧｅにおけるｎ型不純物の拡散メカニズムと同様に、空孔とペアになり、それが電荷を帯びているのならば、その電荷を打ち消すｐ型不純物を本発明と同様に用いれば、本発明と同様の効果があり、ｎ型不純物の拡散が抑制され、極浅かつ高キャリア濃度のｎ型不純物領域が形成できる。
【００９５】
また半導体として、Ｇｅ主成分とする半導体を例に取り示したが、化合物半導体でも構わない。化合物半導体としては、例えば、ＩＩＩ−Ｖ族半導体があり、ＧａＡｓ、ＩｎＰ，ＩｎＳｂ，ＧａＮ，ＩｎＧａＡｓなどがある。ＧａＡｓにおいてｐ型ドーパントは、例えばＺｎ、ｎ型ドーパントは、例えばＳｉが用いられる。ＧａＡｓ中でのＺｎの拡散は、次の化学平衡で表されるkick-outメカニズムによって説明される[例えば、H. Bracht et al., Physica B, 308, 831 (2001)参照]。
【００９６】
Ｚｎ+i ⇔ Ｚｎ-Ga＋Ｉ2+Ga （６）
ここで、Ｚｎ+i は格子間 (interstitial)のＺｎ、Ｚｎ-GaはＧａのサイトを占めるＺｎ、Ｉ2+Gaはself-interstitialのＧａである。Ｚｎ+i は格子間を拡散し、Ｇａが格子間にkick-outされて（Ｉ2+Ga）、Ｇａのサイトが空いたところにＺｎが入り込む（Ｚｎ-Ga）。Ｚｎが１０20ｃｍ-3を超える高濃度では、kink-and-tailメカニズムに従うという報告もあるが、いずれにしても、ｐ型ドーパントとして働くＺｎの拡散を防ぐためには、電荷を補償、つまり打ち消すように、ｎ型ドーパントとして働くＳｉを導入してやればよい。Ｚｎの拡散係数は大きいので、拡散係数の小さいＳｉと組み合わせれば、本発明の効果によって、最初はＺｎの拡散をＳｉによって抑え、最終的には浅くて高キャリア濃度のｐ+ＧａＡｓが形成できる。
【００９７】
また、ｐ型不純物層はＧｅ基板の内奥側に形成した場合を述べたが、ｐ型半導体基板の表面側にｐ型不純物層を形成して、熱処理の際におけるｎ型不純物の外方拡散、すなわち表面から外側への拡散を抑制するバリア層としても用いることができる。このとき、ｐ型不純物層は、ｐ型不純物を含むＧｅでも良いし、Ｓｉでもよく、あるいはＳｉＯ2などでも構わない。熱処理後、ｐ型不純物層は除去しても良い。
【００９８】
さらにｐ型不純物層は、ｎ型不純物の基板内奥側への拡散抑制だけでなく、チャネルのある横方向への拡散を抑えるように形成しても良い。その場合には、ｎ型不純物拡散層のチャネル側にｐ型不純物が含まれることになる。また素子分離の方向へｎ型不純物が抜けて不純物濃度が低下するのを防ぐようにｐ型不純物を用いても良い。その場合には、ｎ型不純物拡散層は、素子分離側にｐ型不純物を含む構造になる。このようにｐ型不純物は、ｎ型不純物の拡散を防ぐ方向に形成し、拡散を抑制した後、ｎ型不純物に補償させて、ｎ+Ｇｅだけが形成されるように用いることができる。
【００９９】
また、今までの説明を、ｎとｐとを反対に置き換え、正負の符号を逆に取れば、ｎ+層形成に限らず、ｐ+層形成にも適用できる。ｎ型不純物がｐ型不純物よりも拡散が速ければ、ｐ型不純物はｎ型不純物の拡散抑制に利用できるし、反対にｐ型不純物がｎ型不純物よりも拡散が速ければ、ｎ型不純物はｐ型不純物の拡散抑制に利用できるからである。つまり、拡散の遅い不純物を利用して、拡散の速い不純物の拡散を抑制することで、拡散の速い不純物からなる浅くて高キャリア濃度の不純物拡散層の形成が可能になる。
【０１００】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１０１】
また、前述した実施形態は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【０１０２】
１…p型Ｇｅ基板、２…高濃度のＢが存在するＧｅ層、３…高濃度のＰが存在するＧｅ層
４…高濃度のＰとＢが共存するＧｅ層、５…ｐ型不純物を含むｎ+Ｇｅ層、６…ｐ+Ｇｅ層、
７…ｎ+Ｇｅ層、８…ｐ型不純物を含むｎ+Ｇｅ層、１０…ｐ型半導体基板、１２…ゲート絶縁層、１４…ゲート電極、１６…コンタクト電極、１８…ｎ型不純物拡散領域、１００…基板、１０２…ｐ型ウェル領域、１０４…ｎ型ウェル領域、１０６…素子分離層、１０８…ｎ型エクステンション領域、１１０…ｎ型ディープ領域、１１２…ｐ型エクステンション領域、１１４…ｐ型ディープ領域、１１６…ゲート絶縁膜、１１８…ゲート電極、１２０…ゲート絶縁膜、１２２…ゲート電極、１２４、１２６…ゲート側壁絶縁膜、１３０…層間絶縁膜、２０２…素子（半導体）領域、２０３…ゲート絶縁膜、２０４…ゲート電極、２０５…ソース・ドレイン領域、２０８…支持基板、２０９…埋め込み絶縁層、２１０…Ｇｅ層、２１１…ＧＯＩ基板、２１２…ＨｆＯ2 膜
【技術分野】
【０００１】
本発明は、Ｇｅを主成分としたチャネル領域を有する半導体装置に関する。
【背景技術】
【０００２】
次世代ＬＳＩ開発において、Ｓｉにかわる半導体基板としてＧｅが期待されている。Ｓｉに較べて、電子およびホールのバルク移動度が高いからである。それゆえ、Ｇｅ基板を用いれば、表面移動度の高いＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：金属／絶縁体／半導体型電界効果トランジスタ）が実現できると予想され、実際にＧｅのｐＭＩＳＦＥＴではＳｉのｐＭＩＳＦＥＴよりも高い移動度が示されている。しかし、その一方で、ＧｅのｎＭＩＳＦＥＴでは、まだＳｉのｎＭＩＳＦＥＴよりも高い移動度を確認したという例がない。これは、ｎＭＩＳＦＥＴでは、金属とｎ+Ｇｅのコンタクト抵抗が高いため、本来のｎＭＩＳＦＥＴの性能が充分に引き出せていないからである。
【０００３】
金属とｎ+Ｇｅのコンタクト抵抗が高くなる理由はいくつかあるが、そのうちのひとつは、高キャリア（電子）濃度のｎ+Ｇｅが形成できないためである。Ｇｅ中のｎ型不純物は、後に詳述する理由により、拡散が非常に速く、熱処理すると高濃度に不純物を維持できず、そのため電子濃度が高くできない。コンタクト抵抗Ｒｃは、電子濃度ｎと次式で示される関係にある。
【０００４】
Ｒｃ∝ｅｘｐ（Ｃ／(ｎ1/2）） … （１）
ここで、Ｃは電子濃度によらない定数である。この式からわかるように、電子濃度ｎを高くできないと、金属とｎ+Ｇｅのコンタクト抵抗Ｒｃが高くなる。ＧｅのｎＭＩＳＦＥＴを開発するには、極浅かつ高キャリア濃度のｎ+Ｇｅを形成する必要があり、そのために
はＧｅにおけるn型不純物の拡散を充分に抑制しなければならない。
【０００５】
なお、関連技術として、固相拡散法において、不純物の拡散係数を変えることによって、拡散層の所望の濃度、深さ、あるいは導電型を有する不純物層を制御よく形成する方法が知られている（特許文献１参照）。この特許文献の特徴は、固相拡散の方法にあり、ＡｓドープしたＳｉＯ2 が水素を含むとＡｓが拡散しにくくなり、酸化によって還元されるとＡｓが拡散しやすくなるという性質を利用している。
【０００６】
たとえば、ＡｓとＢをドープしたＳｉＯ2に水素が含まれる場合、Ｓｉに固相拡散させるとＡｓは拡散しにくいので、ＡｓよりもＢが拡散される。そして、そのＳｉＯ2を酸化することによりＡｓも拡散されやすくなるため、Ｓｉの表面側にＡｓによるｎ+Ｓｉ，内奥側にＢによるｐ-Ｓｉが形成され、つまりｎ+Ｓｉ／ｐ-Ｓｉが形成されることになる。
【０００７】
しかしながら、この特許文献１では、Ｓｉにおける不純物の拡散の実施例を示しただけであり、Ｇｅにおいて特徴的なｎ型不純物の拡散が速いことやｐ型不純物の拡散が遅いこと、ｐ型不純物によってｎ型不純物の拡散が抑制されることなどを全く考慮していない。また最終的に形成される構造がｎ+Ｓｉ／ｐ-Ｓｉとある。さらに、高温が必要な固相拡散に限定される方法のため、ｐ型不純物の濃度プロファイルは必ず表面に近くなるほど高くなり、ｎ+層を形成するのに望ましくない。それゆえ、この方法だけではそのままＧｅに適用しても、極浅かつ高濃度の電子からなるｐＧｅ層上のｎ+Ｇｅを形成することは難しい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３１３１４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記の事情に基づいてなされたものであり、Ｇｅ層に極浅かつ高キャリア濃度のｎ型不純物拡散領域を有する半導体装置、およびそれを可能にする製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の１態様に係る半導体装置は、ｎ型とｐ型のうちの一方の導電型の半導体基板と、
前記半導体基板表面に選択的に設けられ、前記一方の導電型と異なる導電型の一対の不純物拡散領域と、前記一対の不純物拡散領域により挟まれた前記半導体基板上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極とを備え、前記不純物拡散領域の少なくとも一部は、前記基板に含まれる不純物と同じ導電型で、かつ前記基板の不純物濃度より高い不純物濃度を有していることを特徴とする。
【００１１】
また、本発明の第２の態様に係る半導体装置の製造方法は、Ｇｅを主成分とする半導体層の表面に、高濃度の不純物拡散領域を形成する方法であって、前記半導体層の表面に、ｎ型不純物およびｐ型不純物を導入する工程と、前記ｎ型不純物とｐ型不純物を導入後、熱処理して、前記半導体層内にｎ型不純物拡散領域を形成する工程とを含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、Ｇｅ層に極浅かつ高キャリア（電子）濃度からなるｎ型不純物拡散領域が形成された半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】ＢによってＰの拡散を抑制し、浅くて高濃度の電子からなるｎ+Ｇｅ領域を形成する方法を説明する不純物濃度プロファイルの模式図で、（ａ）は熱処理前、（ｂ）は熱処理後を示す。
【図２】Ｇｅ基板におけるＰの不純物濃度プロファイルの熱処理前後を示す図。
【図３】図２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図４】Ｇｅ基板にＰとＢが存在する場合の不純物濃度プロファイルの熱処理前後を示す図。
【図５】図２のＰの不純物プロファイルで、Ｂが無い場合とＢが基板全体にある場合の拡散距離を比較した図。
【図６】図２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図７】Ｇｅ基板の一定深さの領域にＢが存在する場合における、不純物濃度プロファイルの熱処理前後を示す図。
【図８】図２のＰの不純物プロファイルで、Ｂが無い場合とＢが基板の一部にある場合（図７）の拡散距離を比較した図。
【図９】図７の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１０】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間が３秒の場合。
【図１１】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１０のＢが無いものに対応する。
【図１２】図１０の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１３】図１１の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１４】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間９５秒の場合。
【図１５】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１４のＢが無いものに対応。
【図１６】図１４の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１７】図１５の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図１８】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間１００秒の場合。
【図１９】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図１８のＢが無いものに対応。
【図２０】図１８の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２１】図１９の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２２】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、拡散時間が１０秒の場合。
【図２３】Ｇｅ基板においてＢがＰの不純物濃度プロファイルに及ぼす影響を示す図で、図２２のＢが無いものに対応。
【図２４】図２２の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２５】図２３の不純物濃度プロファイルに対応するキャリア濃度プロファイル。
【図２６】ＰとＢの両方を導入して形成したＧｅ基板のキャリア濃度プロファイルで、（ａ）はＢのドーズ量が２×１０14ｃｍ-2、（ｂ）は１×１０15ｃｍ-2。
【図２７】第２の実施形態に係るｎ+Ｇｅ層を形成する方法で、イオン注入を用いた方法を説明するための断面図。
【図２８】図２７に続く工程の断面図。
【図２９】図２８に続く工程の断面図。
【図３０】図２９に続く工程の断面図。
【図３１】図３０に続く工程の断面図。
【図３２】第３の実施形態に係るｎ+Ｇｅ層を形成する方法で、ＣＶＤを用いた方法を説明するための断面図。
【図３３】図３２に続く工程の断面図。
【図３４】図３３に続く工程の断面図。
【図３５】図３４に続く工程の断面図。
【図３６】本発明の第４の実施形態に係るＭＩＳ型トランジスタの断面図。
【図３７】本発明の第５の実施形態に係るＣＭＩＳＦＥＴの断面図。
【図３８】本発明の第６の実施形態に係るＦｉｎＭＩＳＦＥＴの斜視図。
【図３９】第６の実施形態に係る素子領域を形成する方法を説明するための斜視図。
【図４０】図３９の次の工程を示す斜視図。
【図４１】Ｇｅ基板中にＰをイオン注入したままの状態での不純物濃度（ＳＩＭＳ）プロファイルを表す図。
【図４２】Ｇｅ基板中にＰをイオン注入して熱処理した場合の不純物濃度（ＳＩＭＳ）プロファイルを表す図。
【図４３】図４２のＧｅ基板中のＢとＰの不純物濃度プロファイルとその際に形成される半導体の導電型のプロファイルを説明する模式図。
【図４４】Ｇｅ基板中の高濃度のＢによってＰの拡散が抑制されることと、その際に形成される半導体の導電型のプロファイルを説明する模式図。
【発明を実施するための形態】
【００１４】
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。前述したように、極浅かつ高電子濃度からなるｎ+Ｇｅを形成するためには、熱処理時にｎ型不純物を拡散させないようにする技術が必要である。
【００１５】
Ｇｅにおいてｎ型不純物の拡散のメカニズムは次のように説明される（例えば、 H. Bracht, Phys. Rev. B 75, 035210 (2007)参照）。Ｇｅ中でのｎ型不純物Ａの拡散は、格子置換位置(substitutional site)にある正イオンＡ＋Ｓと二価の負電荷を持つ空孔Ｖ２-が
Ａ+Ｓ＋Ｖ2-⇔（ＡＶ）- … （２）
の、化学平衡［質量作用の法則］によって表される反応によってペアになり、（ＡＶ）-（dopant-vacancy pair）の形を取って拡散する。つまり、Ａ+Ｓによる直接の拡散はなく、（ＡＶ）-という形態(diffusion vehicle)を通して間接的に拡散する。Ａ+Ｓによる拡散と見なしたとき、拡散方程式は、実効的な拡散係数Ｄeffを持つ下記の式（３）、（４）で表現される。
【数１】
【００１６】
【数２】
【００１７】
ここで、Ｃs+（ｘ，ｔ）は、格子置換位置にあるｎ型不純物の正イオンの濃度であり、xはｎ型不純物の座標（本明細書では基板表面からの深さと定義）、ｔは拡散時間、ｎ（ｘ，ｔ）は電子濃度、ｎｉ（ｘ，ｔ；Ｔ）は真性キャリア濃度（温度Ｔに依存）、Ｄ＊（ｎｉ）はｎｉに依存した係数である。このように、ｎ型不純物の実効拡散係数は、電子濃度ｎの自乗の依存性を持っている。これは、Ａ+Ｓと（ＡＶ）-の電荷状態の差に由来している。Ｇｅ中のｎ型不純物は、このＤeffの電子濃度の自乗の依存性によって、特異な拡散現象を示す。Ｇｅ中にｎ型不純物しかない場合、不純物濃度が高くなるほど、それに伴って電子濃度も高くなると考えて良い。それゆえ、（４）式より、不純物濃度が高いときにはＤeffは大きくなり、不純物濃度が低くなるとＤeffは小さくなる。
【００１８】
図４１は、燐（Ｐ）をＧｅにイオン注入して熱処理したときの不純物濃度プロファイルをＳＩＭＳによって分析したものである。Ｐのドーズ量は５×１０15ｃｍ-2、加速エネルギーは３０ｋｅＶであり、窒素雰囲気で６００℃、３０分の熱処理を施している。比較のために、熱処理を加える前、つまりイオン注入しただけの場合のシミュレーションによる結果も示した。熱処理前は、ピーク濃度で略１０21ｃｍ-3あり、濃度が１×１０19ｃｍ-3である深さは約１００ｎｍである。
【００１９】
一方で、熱処理後は、ピーク濃度で２×１０19ｃｍ-3程度までに大きく減少し、また濃度が１×１０19ｃｍ-3である深さは４００ｎｍを超えるほど拡散してしまう。ここで特徴的なのはその箱形というべきプロファイルの形状である。表面から４００ｎｍ程度までは緩やかに濃度は減少するが、それよりも深くなると急峻に濃度が減少する。これは、Ｄeffがｎ2に比例しているためである。つまり、濃度が高いとＤeffが大きいため拡散が速く、濃度が低くなるとＤeffが小さくなるため、特徴的な箱形プロファイルになると説明できる。
【００２０】
このように、Ｇｅ中のｎ型不純物の拡散が（ＡＶ）-という形態を通して拡散し、電子濃度の自乗ｎ2に依存する拡散係数を持つのならば、この負電荷を打ち消せば拡散が抑制できるかもしれない，と本発明者らは考えた。そこで、ｎ型不純物を補償するｐ型不純物としてボロン（Ｂ）を選び、Ｇｅ基板に導入して、Ｐの拡散が抑制できるかを確かめた。その結果が図４２である。Ｂを導入したＧｅにおけるＰの不純物プロファイルをＳＩＭＳ分析によって求めた。Ｇｅ基板にＢをドーズ量５×１０15ｃｍ-2、加速エネルギー３０ｋｅＶで導入したあと、図４１と同じ条件でＰを導入して熱処理している。
【００２１】
その結果によると、まず、Ｂのピーク濃度は約１×１０21ｃｍ-3であり、またそのプロファイルから熱処理を加えても拡散していないことがわかる。従来までに、ＢＦ2をドーズ量４×１０15ｃｍ-2、加速エネルギー２０ｋｅＶでＧｅにイオン注入し、６５０℃，１０秒の熱処理を施した場合でも、Ｂは全く拡散しない、という報告があり（C. O. Chui et al., Appl. Phys. Lett. 83, 3275 (2003)参照））、本発明での結果と矛盾がない。
【００２２】
また、Ｐの濃度が１×１０19ｃｍ-3である深さは約１００ｎｍであって、これは熱処理前のプロファイルと同じである。つまりＰは全く拡散していない。Ｂがない場合には、Ｐの濃度は２×１０19ｃｍ-3まで低下してしまったが（図４１）、Ｂがある場合にはＰはピークで約７×１０20ｃｍ-3という高濃度を維持している。尚、熱処理前と比較してＰの表面付近における濃度がわずかに低下しているのは、Ｐが基板表面から外方拡散しているためであり、基板内奥側への拡散は抑えられている。適切なキャップ層を基板表面に形成すれば、Ｐの外方拡散が抑えられ、Ｐの不純物濃度はほぼ熱処理前と同じだけ高濃度に維持され、高い電子濃度にできると考えられる。
【００２３】
こうして、Ｇｅにおけるｎ型不純物の拡散メカニズムに基づき、ｎ型不純物の拡散形態である（ＰＶ）-を打ち消すようにｐ型不純物を導入すれば、ｎ型不純物の拡散が完全に抑制できることを発見した。しかし、ＢによってＰの拡散は完全に抑えられるが、図４３からわかるように、基板の全体でＰよりもＢの濃度が高いため、ｐ+Ｇｅが形成されている。Ｐの拡散が抑制できても、ｎ+Ｇｅが形成されないのでは意味がない。
【００２４】
Ｐの拡散を抑制しながらｎ+Ｇｅを形成する方法としては、例えば、図４４のような方法が考えられる。ｐ型不純物としてＢを基板の奥に高濃度に導入し、ｎ型不純物としてＰを基板の表面付近に導入する。熱処理を加えると、Ｂは拡散しないが、Ｐは基板の奥に拡散し、Ｐの濃度に較べてＢの濃度が充分に高ければ、ＢによってＰの拡散が抑制される。Ｐの不純物濃度が高くできるので、電子濃度も高くでき、基板の表面にｎ+Ｇｅが形成されることになる。しかし、この構造では、ｎ+Ｇｅが形成されるかもしれないが、高濃度のＢが存在するためｐ+Ｇｅも同時に形成されることになる。つまり、ｎ+Ｇｅ／ｐ+Ｇｅ構造ができてしまい、これではソース／ドレインには適用できない。
【００２５】
本発明者らは、上記発見に伴う問題を解決し、ｐ+Ｇｅを存在させずに、極浅かつ高キャリア（電子）濃度であるｎ+Ｇｅ構造を形成する方法を見出した。またそれによって形成された理想的なｎ+Ｇｅ構造を見出すことができた。これを以下に実施形態として説明する。本発明の実施形態について図面を参照しながら説明するが、各実施形態を通して共通の構成には同一符号を付すものとし、重複する説明は省略する。また、各図の中には本発明の説明とその理解を促すための模式図があり、その形状や寸法、比などが実際の装置と異なる個所があっても、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００２６】
なお、本明細書において「Ｇｅを主成分とする」とは、Ｇｅの含有量が８５ａｔ．％以上であることをさす。例えば、Semicond. Sci. Technol. 12(1997)1515-1549には、Ｓｉの伝導帯の最小値はΔ点であり、Ｇｅの伝導帯の最小値はＬ点であり、ＳｉＧｅは組成比に依存して、ＳｉxＧｅ1-xの場合、ｘ＜０．８５でΔとなり、ｘ＞０．８５でＬ点となることが報告されている。
【００２７】
（第１の実施形態）
ここでは、本発明の第１の実施形態に係わる極浅かつ高電子濃度からなるｎ+Ｇｅ層を有する半導体装置（基板）とその製造方法を説明する。図１は、Ｇｅ基板における不純物プロファイルを表す模式図である。
【００２８】
図１（ａ）は熱処理前を示している。一定で低濃度のｐ型不純物を含む基板に、基板濃度に較べれば高濃度の、ｎ型不純物とｐ型不純物の二つを導入する。そのとき、ｐ型不純物は基板の内奥側に導入し、ｎ型不純物はそれよりも表面側に導入する。ここで、典型的な例として、ｎ型不純物はＰ、ｐ型不純物はＢを選んだ。このとき、Ｇｅ中の各不純物が電気的に活性化していれば、図に示すように、ｎ+Ｇｅ／ｐ+Ｇｅ／ｐ-Ｇｅ構造が形成される。尚、熱処理前にこのように不純物が電気的に活性化している必要は無い。各不純物の濃度は、図４１の場合と異なり、Ｐのピーク濃度の方が、Ｂのそれよりも充分に高くなっていることが特徴である。
【００２９】
この構造に熱処理を加えると、前述したように、Ｇｅにおけるｎ型およびｐ型不純物の特性から、Ｐは拡散するが、Ｂは拡散しない。またＧｅ中におけるＰは、（ＰＶ）−という形態を通して間接的に拡散するため、プロファイルは箱形の、濃度が急峻に変化するものになる。そして、高濃度にＢが存在する領域をＰが拡散するとき、Ｂによって負電荷が打ち消されるため、（ＰＶ）−という形態での拡散が起こりにくくなり、Ｐの拡散が遅くなる。さらに熱処理を続けると、Ｐは図１（ｂ）のように、Ｂが高濃度に存在する領域全体に拡散する。Ｇｅ中でＢよりも常にＰの濃度を高くできるので、ｎ+Ｇｅを形成できる。
【００３０】
つまり、最初はｐ型不純物を用いてｎ型不純物の拡散を抑制し、最終的にｎ型不純物をｐ型不純物よりも高くできるので、ｐ+Ｇｅ領域を残さずに、浅くて高電子濃度からなるｎ+Ｇｅ構造を形成できる。
【００３１】
次に、本発明によるｎ+Ｇｅが定量的にどのように形成され、どのような構造になるかを説明する。前述したように、Ｇｅにおけるｎ型不純物の拡散は、（２）〜（４）式の拡散方程式で表現される。ｐ型不純物も共存する場合は、それらに加えて次のことを考慮すれば良い。まず、ｐ型不純物は熱処理をしても拡散しないと仮定する。また、Ｇｅは電荷中性条件である（５）式をを満たすと仮定する。
【００３２】
ｎ＋（ＮA−pA）＝ｐ＋（ＮD−ｎD） … （５）
ここで、ｎは電子濃度、ｐはホール濃度、ＮAはｐ型不純物濃度、ＮDはｎ型不純物濃度、ｐAはアクセプターレベルに存在するホール密度、ｎDはドナーレベルに存在するドナー密度である。ｎ，ｐ，ｐA，ｎDは通常の平衡系の統計力学で表現できるとする。この（５）式を用いて、Ｇｅ基板の各座標、拡散の各時間におけるｎを求めながら、（３）式によって、Ｇｅにおけるｎ型不純物の拡散を計算した。ｎ型不純物と共存するｐ型不純物の影響は、（５）式から決まるｎを通して反映されている。
【００３３】
＜ｎ+Ｇｅ層にｎ型不純物だけが存在している場合＞
図２は、本実施形態によるｎ+Ｇｅが形成される過程を計算した一例であり、不純物濃度と深さの関係である。計算するには拡散係数などが必要であり、それらは実験値とフィッティングして求めた。図２は、ｎ型不純物だけがＧｅに存在している場合である。ここで、ｎ型不純物の例としてＰを選んだ。Ｐの初期プロファイル（熱処理前のプロファイル）は、Ｇｅ基板表面から射影飛程（Projected Range）Ｒｐが５．０ｎｍ、標準偏差１．０ｎｍ、ドーズ量１×１０15ｃｍ-2のガウス分布であると想定した。熱処理は短時間（１秒）のスパイクアニールを想定している。温度は７７３Ｋである。熱処理中の時間発展を十等分（０，０．１，０．２，…，１．０）にして、Ｐの不純物濃度プロファイルの経時変化を示した。
【００３４】
本例のようにＢが無い場合には、図２のプロファイルの経時変化からわかるように、最初に大きく拡散し、徐々にゆっくりになって拡散していく。熱処理前に濃度が１×１０19ｃｍ-3の位置はＲｐから３．５ｎｍであるが、０．１秒後は１３．２ｎｍまで広がり、０．２秒後では１６．８ｎｍ、０．３秒後では１９．０ｎｍと広がり、１秒後では２７．２ｎｍまで拡散する。
【００３５】
図３は、図２と同じ条件のものであり、その電子濃度プロファイルを示したものである。図２と同様に、熱処理中の時間発展を十等分にして、Ｐの電子濃度プロファイルの変化を示した。図３を図２と較べるとわかるように、７×１０17ｃｍ-3以上で不純物と電子濃度はほぼ一致している。これはＧｅ中にｎ型ドーパントであるＰだけが存在するからであり、表面から約３３ｎｍの深さまで電子だけからなるｎ+Ｇｅになっている。
【００３６】
尚、ここでの電子濃度は、７７３Ｋという不純物が拡散する温度のときのものである。そのため、不純物濃度が電子濃度とほぼ同じ、つまりほぼ１００％イオン化していると考えている。一方で、室温では不純物が不完全イオン化を起こし、電子濃度が不純物濃度よりも低くなることがある。しかし、不純物が高濃度の場合には金属絶縁体転移により不純物の不完全イオン化はなく、つまり室温でも不純物濃度と電子濃度はほとんど同じと考えて良い。電子濃度が７×１０17ｃｍ-3の一定領域は、真性キャリア濃度ｎiによるものであり、室温では基板濃度より低くなり、基板が通常の濃度のｐ型であれば、ホール濃度一定の領域が室温では現れる。
【００３７】
＜ｎ+Ｇｅ層にｎ型不純物とp型不純物が同時に存在している場合＞
図４は、ｎ型不純物と共にp型不純物も同時に存在している場合である。図２の場合に加えて、p型不純物がＧｅ基板全体に２．５×１０20ｃｍ-3の高濃度で共存している。ここではp型不純物の例としてＢを選んだ。
【００３８】
ＢがＧｅ基板全体にある場合でも、Ｂが無い場合と同様に、最初は大きく拡散し、徐々にゆっくり拡散していく。しかしながら、Ｂがある場合には、Ｂが無い場合に較べて、その拡散速度は相対的にゆっくりである。熱処理前に濃度が１×１０19ｃｍ-3の位置はＲｐら３．５ｎｍであり、０．１秒後は９．０ｎｍまで広がり、０．２秒後では１０．６ｎｍ、０．３秒後では１１．４ｎｍと広がり、１秒後では１４．２ｎｍまで拡散する。
【００３９】
図５は、Ｂ無しの場合（図２）と有りの場合（図４）のＰの拡散距離を比較したものである。濃度が１×１０19ｃｍ-3の場合の、同じ拡散時間におけるそれぞれの拡散距離（Ｒｐを原点に取ったときの深さ）をプロットした。図から明らかなように、Ｂがあることによって拡散距離が短くなっており、それは距離が大きくなるほど、言い換えれば拡散時間が長くなるほど、その差は大きくなっていく。このように、Ｂがあることによって拡散が抑えられることがわかる。
【００４０】
図６は、図４と同じ条件のものであり、その電子濃度プロファイルを示したものである。ＢがＧｅ基板全体に２．５×１０20ｃｍ-3という高濃度で存在しているため、熱処理前の状態でＰ濃度がＢ濃度より低い場所では、電子濃度は２．８×１０15ｃｍ-3になる。（４）式からわかるように実効拡散係数は電子濃度の自乗に比例しているため、電子濃度が低いほど拡散が遅くなる。Ｂが無い場合には８．４×１０17ｃｍ-3であるが、Ｂがある場合には２．８×１０15ｃｍ-3であり、電子濃度が２桁以上低くなる。それゆえ、Ｂの存在によって実効拡散係数が小さくなり、拡散がゆっくりになる。
【００４１】
こうして、ＢがあることによってＰの拡散を抑えることができ、Ｂが無いときに較べて、浅くて高濃度のｎ+Ｇｅが表面に形成されることになる。しかし、図４からわかるように、ＰよりＢの濃度が高い領域があるため、これはｎ+Ｇｅ／ｐ+Ｇｅである。ｐ+Ｇｅにおけるホール濃度ｐは、図６と質量作用の法則ｎｐ＝ｎｉ2（ｎは電子濃度）の関係式から求められ、それは１．７５×１０20［＝（７×１０17）2／（２．８×１０15）］ｃｍ-3という高濃度である。また、さらに、高濃度のＰが存在していてもＢによって補償されるため、Ｐの不純物濃度に較べて電子濃度が低くなっている。
【００４２】
＜ｐ+Ｇｅ層を作らずにｎ+Ｇｅを形成する方法＞
ｐ+Ｇｅ層を作らず、また表面での電子濃度を下げずに浅くて電子が高濃度のｎ+Ｇｅを形成するには、Ｂのプロファイルを調整すればよい。図７はＢのプロファイルを調整したものである。図３のように全体にＢを入れず、２．５×１０20ｃｍ-3の一定濃度であるという条件は同じままに、表面から７．３ｎｍ〜１８．９ｎｍまでの深さにだけＢが存在するようにした。Ｐのプロファイルは、図７からわかるように、図４のＰのプロファイルとほとんど差がない。また、このように一部にだけＢがある場合とＢが無い場合のＰの拡散距離を比較したものが図８であるが、図５とほぼ同じである。つまり、Ｂを基板全体に入れずに、一部だけに入れてもＰの拡散抑制の効果が同じくらいあるということを意味している。そして、一部だけにＢを入れるために、図４からわかるように、熱処理後に最終的に得られるＰのプロファイルは、Ｂよりも基板全体で濃度を高くすることができる。
【００４３】
図９は、図７と同じ条件のものであり、その電子濃度プロファイルを示したものである。図９以降の類似図面には、熱処理前と熱処理後の注記の記載を省略するが、図２と同様に、放物線状の曲線が熱処理前、テラス状の曲線が熱処理後を示す。図６とは異なり、基板の内奥側では真性キャリア濃度になっていて、Ｂが無い場合の図３と同じである。つまり、基板の内奥側にはｐ+Ｇｅではなく、もともとのＧｅ基板の状態、例えば通常程度の不純物を含んだｐＧｅ基板になっていることがわかる。また、図６と較べて、表面側において電子濃度が高くなっている。これは表面にＢが存在しないため、電子濃度の減少、損失などが起こらず、したがって、電子濃度がＰの不純物濃度とほぼ同じ濃度になっているためである。ＰはＢによる拡散抑制効果により高い不純物濃度が維持されているので、Ｂが無い場合よりも高い電子濃度が実現されている。
【００４４】
このように、Ｂを表面と基板の内奥側に入れず、最適な場所に最適な濃度で導入すれば、ＢによってＰの拡散を抑制し、Ｂがあってもｐ+Ｇｅを残さず、また表面の電子濃度を低くすることなく、浅くて高濃度の電子からなるｎ+Ｇｅ層を形成することができる。
【００４５】
＜ｎ型不純物を抑制するために必要なｐ型不純物の濃度＞
つづいて、n型不純物を抑制するためには、どのくらいの濃度のp型不純物が必要かを説明する。ここでもｎ型不純物としてＰ，ｐ型不純物としてＢを選んだ。Ｐの初期プロファイル（熱処理前のプロファイル）は、Ｇｅ基板表面からＲｐが５．０ｎｍ、標準偏差１．０ｎｍ、ドーズ量１×１０14ｃｍ-2のガウス分布であると想定した。拡散温度は７７３Ｋである。Ｂの濃度を３通りに変化させた場合を示した。ＢはＧｅ基板表面からＰのＲｐの位置まで存在しない場合を想定した。
【００４６】
まず、図１０はＢを５×１０19ｃｍ-3の濃度で、Ｒｐ（５ｎｍ）から１０ｎｍまで入れた場合である。拡散時間は３秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には１０．４ｎｍまで拡散しており、熱処理前後の差で１．６ｎｍだけ拡散している。
【００４７】
図１０の場合からＢだけを無くしたものが図１１である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．８ｎｍであり、熱処理後には１４．８ｎｍまで拡散している。拡散した距離は６．０ｎｍである。つまり、Ｂが無い場合には６．０ｎｍ拡散しているが、５×１０19ｃｍ-3のＢがあることによって１．６ｎｍ拡散するだけで抑えられている。
【００４８】
このときの図１０，１１の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図１２，１３である。Ｂが無い場合（図１３）には、不純物濃度プロファイル（図１１）に対応して、電子濃度が１×１０18ｃｍ-3の位置は１０．４ｎｍである。一方で、Ｂがある場合（図１２）には、不純物濃度プロファイル（図１０）に対応して、１４．８ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００４９】
図１４は、図１０よりもＢ濃度を減らして、１×１０19ｃｍ-3にした場合である。ＢはＲｐから２５．３ｎｍまで入れた。ここまでの内容から予想されるように、Ｂ濃度が低くなれば、Ｐが拡散する領域も広くなるため、Ｂを入れる領域も広くした方が良いからである。拡散時間は９５秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には２５．４ｎｍまで拡散しており、熱処理前後の差で１７．０ｎｍだけ拡散している。
【００５０】
図１４の場合からＢだけを無くしたものが図１５である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．４ｎｍであり、熱処理後には３２．２ｎｍまで拡散している。拡散した距離は２３．２ｎｍである。つまり、Ｂが無い場合には２３．２ｎｍ拡散しているが、１×１０19ｃｍ-3のＢがあることによって１７．０ｎｍ拡散するだけで抑えられている。
【００５１】
このときの図１４，１５の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図１６，１７である。Ｂが無い場合（図１７）には、不純物濃度プロファイル（図１５）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３２．２ｎｍである。
【００５２】
一方で、Ｂがある場合（図１６）には、不純物濃度プロファイル（図１４）と対応して、２５．４ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００５３】
図１８は、図１０，図１４よりもさらにＢ濃度を減らして、１×１０18ｃｍ-3にした場合である。ＢはＲｐから３１．８ｎｍまで入れている。前述したように、Ｂ濃度が低くなれば、Ｐが拡散する領域も広くなるため、Ｂを入れる領域も広くした方が良いからである。拡散時間は１００秒とした。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には３１．６ｎｍまで拡散しており、熱処理前後の差で２２．８ｎｍだけ拡散している。
【００５４】
図１８の場合からＢだけを無くしたものが図１９である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．８ｎｍであり、熱処理後には３２．６ｎｍまで拡散している。拡散した距離は２３．８ｎｍである。つまり、Ｂが無い場合には２３．８ｎｍ拡散しているが、１×１０18ｃｍ-3のＢがあることによって２２．８ｎｍ拡散するだけで抑えられている。
【００５５】
このときの図１８，図１９の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図２０，図２１である。Ｂが無い場合（図２１）には、不純物濃度プロファイル（図１９）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３２．６ｎｍである。一方で、Ｂがある場合（図２０）には、不純物濃度プロファイル（図１８）と対応して、電子濃度が１×１０18ｃｍ-3の位置は３１．６ｎｍである。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度ｎｉより電子濃度ｎが低く（ホール濃度ｐが高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなり、つまりｐ+Ｇｅ領域が無くて、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できている。
【００５６】
このように、Ｐの拡散距離を短くするには、Ｂ濃度が高いほど良い。Ｐの拡散を抑制してｎ+Ｇｅを形成するＢ濃度の上限は、極限的には、熱処理前のＰの濃度Ｃｎ（ｘ，０）よりわずかに低くしておく（Ｃｎ（ｘ，０）＞Ｃｐ（ｘ，０））、あるいは、熱処理後に拡散してＢよりＰ濃度が高くなるようにする（Ｃｎ（ｘ，ｔ）＞Ｃｐ（ｘ，ｔ））。ここで、Ｃｎ（ｘ，ｔ）,Ｃｐ（ｘ，ｔ）は、それぞれ、Ｐ，Ｂの深さｘ，拡散時間ｔにおける不純物濃度である。熱処理前には、拡散する方向であれば、ＰよりＢ濃度を高くしても構わない。また、Ｐの拡散を抑制する最低限のＢ濃度Ｃｐ（ｘ，０）は、拡散温度Ｔにおける真性キャリア濃度ｎｉ（ｘ，０；Ｔ）より高ければ効果がある（Ｃｐ（ｘ，０）＞ｎｉ（ｘ，０；Ｔ））。
【００５７】
Ｐの拡散を抑制するためのＢのプロファイルとして、一定濃度の矩形領域を考えたが、これは前述したように、Ｇｅ中のｎ型不純物拡散メカニズムにより、ｎ型不純物のプロファイルが一定濃度の領域から急峻に濃度が減少する、いわば箱形プロファイルになるからである。より望ましくは、ｐ型不純物のプロファイルを、最終的に得たいｎ型不純物のプロファイルに近づけると、さらに浅くて高濃度の電子からなるｎ+Ｇｅが形成できる。
【００５８】
ここまでは、ＢによるＰの拡散抑制が最も適した時間の例を示してきた。ここでは、最適な時間を大きく超えた場合に、Ｐのプロファイルがどのようになるかを示す。図２２は、図１０と拡散時間だけが違う場合である。図１０では拡散時間が３秒であったが、図２２では１０秒である。図２２からわかるように、図１０よりＰの拡散が進んでいる。例えば、Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前には８．８ｎｍであったのが、熱処理後には１３．８ｎｍまで移動しており、熱処理前後の差で５．０ｎｍだけ拡散している。
【００５９】
図２２の場合からＢだけを無くしたものが２３である。Ｐ濃度が１×１０18ｃｍ-3の位置は、熱処理前は同じ８．４ｎｍであり、熱処理後には１８．９ｎｍまで拡散している。拡散した距離は１０．５ｎｍである。つまり、Ｂが無い場合には１０．５ｎｍ拡散してしまうが、１×１０19ｃｍ-3のＢがあることによって５．０ｎｍ拡散するだけで抑えられている。ここで注目すべきは、図２２から明らかなように、ＰがＢのある領域を大きく超えて拡散しても、Ｂの濃度がＰの濃度を超えることはない、ということである。
【００６０】
図２２，図２３の不純物濃度プロファイルに対応する電子濃度プロファイルは、それぞれ、図２４，２５である。Ｂが無い場合（図２５）には、不純物濃度プロファイル（図２３）と対応して、電子濃度が１×１０18ｃｍ-3の位置は１８．９ｎｍである。一方で、Ｂがある場合（図２４）には、不純物濃度プロファイル（図２２）と対応して、１３．８ｎｍまでｎ+Ｇｅの領域が広がっている。また図からわかるように、拡散している途中はＢによって補償されるため、真性キャリア濃度より電子濃度が低く（ホール濃度が高く）、つまりｐ+Ｇｅが形成されている。そのとき、電子濃度が低いのでゆっくり拡散し、最終的には電子濃度が真性キャリア濃度より低い領域が無くなる。そしてこの場合にはＢが無い基板内奥側の領域にさらにＰは拡散していくが、この位置ではＰの濃度が低くなっているため、Ｐの拡散はゆっくりである。
【００６１】
また、Ｂがある領域から無い領域に遷移する場所で、電子濃度の若干の低下が見られるが、それでも真性キャリア濃度よりも高く、室温では基板濃度よりも充分に電子濃度が高い。尚、これは急峻に高濃度からゼロに落ち込むようなＢのプロファイルを想定したからであり、現実には連続的に濃度は変化するため、電子濃度がこのように特異的に低くなることは無い。
【００６２】
このように、Ｐの拡散を抑制する最適な時間を大きく超えても、ｐ+Ｇｅが形成されることはなく、Ｂ無しの場合に較べて充分に拡散抑制の効果もあり、極浅かつ高濃度の電子濃度からなるｎ+Ｇｅだけが形成できる。
【００６３】
＜ＰとＢが導入されたＧｅのキャリア濃度プロファイル＞
図２６は、ＰとＢの二つを導入して形成したＧｅのキャリア濃度プロファイルである。Spreading resistance probe分析により求めた。Ｐのドーズ量は５×１０15ｃｍ-2であり、窒素雰囲気で３０分の熱処理を施したものである。図２６（ａ）、（ｂ）は、それぞれＢのドーズ量が２×１０14、１×１０15ｃｍ-2である。熱処理温度は、４００，５００，６００℃の３通りで行った。また、すべての条件において、Ｂが無い場合のキャリア濃度プロファイルも調べた。基板表面側に高濃度に存在するキャリアはすべて電子であり、また、基板の内奥側に存在する濃度一定領域は基板に含まれる不純物（Ｇａ）により生じたホールである。
【００６４】
まず、図２６（ａ）、（ｂ）から、４００，５００，６００℃と温度を高くするほど、電子が高濃度に存在する領域が基板の内奥側に広がっていくことがわかる。また、Ｂがある場合と無い場合を比較すると、Ｂがある方が拡散を抑えられている。その傾向はＢのドーズ量に強く依存していて、Ｂのドーズ量が２×１０14ｃｍ-2より１×１０15ｃｍ-2の方が、各熱処理温度で拡散が抑制される。また、この高濃度領域はすべて電子であり、Ｂがあっても、ｐ+Ｇｅの無いｎ+Ｇｅが形成できている。
【００６５】
（第２の実施形態）
第２の実施形態では、ｎ型不純物層の形成方法の実施形態を説明する。まず、ｐ型Ｇｅ基板１にＢをイオン注入する（図２７）。このとき、イオン注入の加速エネルギーを調整し、基板表面よりも内奥側に注入する。すると、ｐ型Ｇｅ基板１の表面より内奥側にＢの高濃度層２が形成される（図２８）。続いて、ｐ型Ｇｅ基板１にＰをイオン注入する（図２９）。加速エネルギーを調整し、Ｂの高濃度層２よりも表面側に注入する。ｐ型Ｇｅ基板１には表面側にＰの高濃度層３が形成され、それよりも基板奥側にＢの高濃度層４が形成される（図３０）。そして、この基板を熱処理すると、Ｐは拡散するがＢにより拡散が抑制され、最終的にはＰがＢよりも濃度が高くなるため、ｐ+Ｇｅ領域が無くなり、浅くて高濃度の電子濃度からなるｎ+Ｇｅ層が形成される（図３１）。このｎ+Ｇｅ層には基板１に含まれるよりも多くのｐ型不純物が含まれている。
【００６６】
（第３の実施形態）
第３の実施形態では、ｎ型不純物拡散層の別の形成方法を示す。まず、ｐ型Ｇｅ基板１にＢをドープしたＧｅをＣＶＤによって堆積する（図３２）。すると、ｐ型Ｇｅ基板１表面にｐ+Ｇｅ層６が形成される（図３３）。つづいてＰをドープしたＧｅをＣＶＤによって堆積する。ｐ+Ｇｅ層６の上にｎ+Ｇｅ層７が形成される（図３４）。このとき基板を加熱しながら堆積、あるいは堆積してから熱処理すると、前述の効果により浅くて高濃度の電子からなるｎ+Ｇｅ層８が形成される（図３５）。このプロセスで、図３３のｐ+Ｇｅ６を形成せずに、図３４のｎ+Ｇｅ層７を堆積すると、ｎ型不純物の拡散が速いため、ｐ型Ｇｅ基板１の内奥側に拡散してしまい、浅くて高濃度の電子からなるｎ+Ｇｅ８が形成できない。本プロセスのように、ｐ＋Ｇｅ層６を形成すれば、ＰをドープしたＧｅを堆積するときに、Ｐの基板奥側への拡散を防ぐことができる。
【００６７】
以上第１〜第３の実施形態によれば、ｐ型不純物の濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型領域を形成することができる。
【００６８】
（第４の実施形態）
図３６は、上述のｎ+Ｇｅ層を用いた半導体装置（ＭＩＳＦＥＴ）の模式断面図である。第４の実施形態の半導体装置は、基板の上に形成されたＧｅを主成分とするｐ型半導体１０と、ｐ型半導体１０の上に形成されたゲート絶縁層１２と、ゲート絶縁層１２の上に形成されたゲート電極１４と、ｐ型半導体１０のゲート絶縁層１２との境界領域をゲート長方向の両側から挟むようにｐ型半導体１０の表面に選択的に形成された一対のｎ型不純物拡散領域（ソース・ドレイン領域）１８とを備えている。この半導体装置は、ｎ型不純物拡散領域１８の全部または一部に、ｎ型不純物を含有すると同時に、ｐ型半導体に含有されるよりも高濃度のｐ型不純物を含有している。ｎ型不純物拡散領域の表面には、コンタクト電極１６が接合されている。
【００６９】
ｐ型半導体１０は、基板全体がＧｅ、あるいは少なくとも基板表面はＧｅを主成分としており、ｐ型不純物を含有している。また、ｐ型不純物はｎ型不純物領域全体にあっても良いが、電子濃度を高くしてコンタクト抵抗を低くするために、基板表面にはないことが望ましい。さらに、ｎ型不純物領域の周りに追加して、いわゆるＬＤＤやｎ型エクステンション、halo層を形成しても良い。
【００７０】
本実施形態によれば、ｐ型不純物の濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型ソース・ドレイン領域１８を形成することができる。この結果、微細Ｇｅチャネル半導体装置において、短チャネル効果を抑制するとともに寄生抵抗を少なくすることが可能となり、電流駆動力の高いＭＩＳＦＥＴを提供できる。
【００７１】
（第５の実施形態）
図３７は、上述のｎ+Ｇｅ層およびｐ+Ｇｅ層を用いたＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor：相補型金属／酸化物／半導体型電界効果トランジスタ）の模式的断面図である。
【００７２】
より詳細には、図３７はＧｅチャネルを有するＣＭＩＳＦＥＴのゲート長方向の断面図を表す。基板１００の上部表面（主表面）に、Ｇｅからなるｐ型ウェル領域１０２及びｎ型ウェル領域１０４が、素子分離層１０６によって電気的に分離されて形成される。基板１００は、Ｇｅ基板や、Ｓｉ基板や、Ｓｉ基板上にＧｅ層を形成したものや、Ｓｉ基板上にＳｉＧｅ層の中間層を形成しさらにその上にＧｅ層を形成したものであってもよい。素子分離層１０６は、例えばＳｉＯ2 によって形成される。ｐ型ウェル領域１０２には、ｎチャネルＭＩＳトランジスタが形成され、ｎ型ウェル領域１０４にはｐチャネルＭＩＳトランジスタが形成される。
【００７３】
ｎチャネルＭＩＳトランジスタの構成としては、ｐ型ウェル領域１０２内に、電流通路となる領域（チャネル領域）のゲート長両側に一対のｎ型エクステンション領域１０８が形成され、これらの外側に一対のｎ型ディープ領域１１０が形成される。ｐ型ウェル領域１０２の上部表面には、対向するｎ型エクステンション領域１０８、１０８のゲート長方向内側の端部にかかるようにしてチャネル領域上にゲート絶縁膜１１６が形成される。ゲート絶縁膜１１６の上部表面には、ゲート電極１１８が積層形成される。ゲート絶縁膜１１６及びゲート電極１１８の両側には、ゲート側壁１２４が形成される。
【００７４】
ｎ型ディープ領域１１０は、ｎ型エクステンション領域１０８よりもｐ型ウェル領域１０２との接合深さが深くなるように構成される。ｎ型エクステンション領域１０８及びｎ型ディープ領域１１０は、ｎチャネルＭＩＳトランジスタのソース・ドレイン領域となる。
【００７５】
同様に、ｐチャネルＭＩＳトランジスタの構成としては、ｎ型ウェル領域１０４内に、電流通路となる領域（チャネル領域）のゲート長方向両側に一対のｐ型エクステンション領域１１２が形成され、これらの外側に一対のｐ型ディープ領域１１４が形成される。ｎ型ウェル領域１０４の上部表面には、一対のｐ型エクステンション領域１１２、１１２のゲート長方向内側の端部にかかるようにしてチャネル領域上にゲート絶縁膜１２０が形成される。ゲート絶縁膜１２０の上部表面には、ゲート電極１２２が積層形成される。ゲート絶縁膜１２０及びゲート電極１２２の両側には、ゲート側壁絶縁膜１２６が形成される。
【００７６】
ｐ型ディープ領域１１４は、ｐ型エクステンション領域１１２よりもｎ型ウェル領域１０４との接合深さが深くなるように構成される。ｐ型エクステンション領域１１２及びｐ型ディープ領域１１４は、ｐチャネルＭＩＳトランジスタのソース・ドレイン領域となる。
【００７７】
ｎチャネルＭＩＳトランジスタ及びｐチャネルＭＩＳトランジスタは、層間絶縁膜１３０によって覆われている。
【００７８】
本実施形態において、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０のどちらか、あるいは両方は、前述の実施形態により形成されたものであり、ｐ型ドーパントを含んでいる。尚、このｐ型ドーパントは、ｐ型エクステンション領域１１２、ｐ型ディープ領域１１４に含まれているｐ型ドーパントと同じものにすることも可能である。
【００７９】
次に、図１７を参照して上記のＣＭＩＳＦＥＴの製造方法について説明する。まず、基板１００の主表面上に素子分離層１０６を形成する。基板は、Ｇｅ基板や、Ｓｉ基板や、Ｓｉ基板の上にＧｅ層を形成したものや、Ｓｉ基板上にＳｉＧｅ層の中間層を挟みＧｅ層を形成したものであってよい。素子分離層１０６の形成方法は、局所酸化法や、ＳＴＩ（Shallow Trench Isolation）法であってもよく、素子分離層１０６の形状は、メサ型でもよい。素子分離層１０６を形成した後、ｐ型ウェル領域１０２及びｎ型ウェル領域１０４を形成する。ｐ型ウェル領域１０２及びｎ型ウェル領域１０４の形成には、Ｇｅ層に対する通常のイオン注入法を用いてもよいし、Ｇｅ層をエピタキシャル成長させた後にイオン注入を行ってもよい。
【００８０】
次に、ｐ型ウェル領域１０２及びｎ型ウェル領域１０４の上部表面にゲート絶縁膜１１６及び１２０を形成する。ゲート絶縁膜１１６及び１２０の形成方法については、例えば、Ｇｅ酸化物膜を熱酸化法で形成してもよく、Ｇｅ酸窒化膜をプラズマ酸窒化法で形成してもよく、Ｈｆ，Ｚｒ，Ｌａ，Ｙ，Ａｌなどから選ばれる金属元素を含む酸化物からなる高誘電率膜をＣＶＤ（Chemical Vapor Deposition：化学気相蒸着）法で堆積させてもよい。その後、既存の成膜技術を用いて、ゲート絶縁膜１１６及び１２０の上部表面にゲート電極１１８及び１２２となる単層または多層の導電膜を形成する。ここでは、一例として次の手法を用いる。ゲート電極１１８（ｎチャネルＭＩＳトランジスタ用）にタンタルカーバイドを、ゲート電極１２２（ｐチャネルＭＩＳトランジスタ用）にタングステンを、ＰＶＤ（Physical Vapor deposition：物理気相蒸着）により１０ｎｍ成膜する。その後、その上部表面にチタンナイトライドをＰＶＤにより１０ｎｍ成膜する。さらにその後、その上部表面に多結晶Ｓｉ層を減圧ＣＶＤ法により５０ｎｍ成膜する。
【００８１】
ゲート電極１１８（ｎチャネルＭＩＳトランジスタ用）には、タンタルシリサイド、窒化タンタルシリサイド、窒化チタンシリサイド、タングステンシリサイド、窒化タングステンシリサイド等を用いることができる。また、ゲート電極１２２（ｐチャネルＭＩＳトランジスタ用）には、ルテニウム、窒化チタン、窒化チタンアルミニウム、白金、白金イリジウム等を用いることができる。
【００８２】
その後、フォトリソグラフィ技術によるパターニングを行い、異方性エッチングにより不要な膜を削除し、ゲート電極１１８及び１２２を形成する。その後、例えば、前述の実施形態による方法を用いて、側壁絶縁膜１２４、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０を形成する。
【００８３】
次に、自己整合ゲート方式により、ｐチャネルＭＩＳトランジスタのソース・ドレイン領域を形成する。ここで、「自己整合ゲート方法」とは、まずゲート積層を形成し、その後イオン注入等によってソース・ドレイン領域を形成する、という手法である。すなわち、ゲート電極１２２を傘として用いてボロン（Ｂ）のイオン注入を行い、ｐチャネル型ＭＩＳトランジスタのｐ型エクステンション領域１１２を形成する。その後、ゲート電極１２２とソース・ドレイン領域（ｐ型エクステンション領域１１２及びｐ型ディープ領域１１４）の間の絶縁のための側壁絶縁膜１２４を形成する。その後、ｐ型エクステンション領域１１２を作製した場合よりも大きな加速電圧によりボロン（Ｂ）のイオン注入を行い、ｐ型ディープ領域１１４を形成する。
【００８４】
ソース・ドレイン領域（ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０、ｐ型エクステンション領域１１２、及びｐ型ディープ領域１１４）の活性化プロセス温度としては、ゲート積層部（ゲート絶縁膜１１６、ゲート電極１１８、ゲート絶縁膜１２０、及びゲート電極１２２）及びソース・ドレイン領域のｎｐ接合部の特性を劣化させない温度が望ましく、例えば６００℃とすることができる。
【００８５】
また、ソース・ドレイン領域の活性化処理方法としては、フラッシュランプアニール、レーザアニール等を用いることもできる。これらによれば、より短時間の処理で半導体中の不純物の活性化を実現できるため、ゲート電極１１８、１２２／ゲート絶縁膜１１６、１２０／半導体（ｐ型ウェル領域１０２、ｎ型ウェル領域１０４、ｎ型エクステンション領域１０８、ｎ型ディープ領域１１０、ｐ型エクステンション領域１１２、及びｐ型ディープ領域１１４）の構造を有する半導体装置の熱による劣化を低減することができる。
【００８６】
その後、減圧ＣＶＤにより層間絶縁膜１３０となるＳｉ酸化膜を堆積し、ＣＭＰ（Chemical Mechanical Planarization：化学機械平坦化）によりゲート電極１１８及び１２２の上端を露出させる。その後、スパッタ法等によりゲート電極１１８及び１２２の上面にニッケル層を５０ｎｍ成膜する。その後、５００℃の低温熱処理を行うことによって、ニッケルと多結晶Ｓｉとの界面領域からシリサイドが形成され、Ｎｉ2Ｓｉが形成される。ここで、本実施形態においては多結晶Ｓｉが全てシリサイドへと変換されているが、Ｎｉの膜厚をより薄くすることによって多結晶Ｓｉの一部だけをシリサイド化してもよい。その後、硫酸と過酸化水素水との混合溶液等を用いて未反応のＮｉを除去する。
【００８７】
以上説明した製造方法により、図３７に表す構造のＣＭＯＳＦＥＴ半導体装置が作製される。ｐ型ドーパントの濃度および分布を制御することによって、極浅く、かつ高濃度キャリア密度を有するｎ型ソース・ドレイン領域（ｎ型エクステンション領域１０８及びｎ型ディープ領域１１０）を形成することができる。この結果、微細Ｇｅチャネル半導体装置において、短チャネル効果を抑制するとともに寄生抵抗を少なくすることが可能となり、電流駆動力が高くなる。
【００８８】
（第６の実施形態）
図３８は、第６の実施形態に係るＦｉｎＭＩＳＦＥＴの模式的斜視図である。本実施形態は、前述のｎ+Ｇｅ／ｐＧｅ構造をＦｉｎＭＩＳＦＥＴに応用した例である。より詳細には、図３８において、２０８は支持基板、２０９は絶縁層、２１０はＧｅ層であり、２０８〜２１０でＧＯＩ（Germanium on Insulator）基板２１１を形成している。ＧＯＩ層２１０を加工して線状（直方体状）の素子領域２０２が形成されている。素子領域２０２の中央部分には、ゲート絶縁膜２０３を介してゲート電極２０４が形成されている。ゲート電極２０４を挟む素子領域２０２の部分がソース・ドレイン領域２０５となる。
【００８９】
次に、本実施形態のＦｉｎＭＩＳＦＥＴの製造方法を説明する。まず図３９に示すように、ＧＯＩ層２１０に対し、例えばＢイオンを１００ｋｅＶ、２．０×１０12ｃｍ-2で注入し、その後に、例えば５００℃、３０秒の熱工程を施す。続いて、例えばＲＩＥ法(反応性イオンエッチング法)等の異方性エッチングを施す事により、素子領域２０２以外の領域のＧＯＩ層２１０を除去し、素子領域２０２を形成する。
【００９０】
次に図３９に示すように、例えばＣＶＤ法(化学的気相成長法)等の方法を用いることにより、例えば厚さ５ｎｍのＨｆＯ2膜２１２を形成する。次に、図４０に示すように、ＨｆＯ2膜２１２の上に、例えばＣＶＤ法により、例えば厚さ１００ｎｍの、例えばタングステン等の高融点金属膜を堆積し、例えばＲＩＥ法等の異方性エッチングを施すことにより、高融点金属膜を加工してゲート電極２０４を形成する。続いて、例えばＲＩＥ法等の異方性エッチングを施すことにより、ＨｆＯ2膜２１２を加工して、ゲート絶縁膜２０３を形成する。
【００９１】
次に、第１の実施形態と同様に、例えば、Ｂを基板上方より全面に注入し、続いてＰを注入する。ＰとＢの注入の順序は逆でも良い。またこのとき、Ｐ注入の後にＲＩＥ法等によってゲート電極２０４，ゲート絶縁膜２１２をさらに細く加工してもよい。その後にＢを注入すれば、ＧＯＩ層２１０のチャネル側にＢだけを導入できる。そして熱工程によりｎ+Ｇｅからなるソース・ドレイン領域５を形成すれば、ＭＯＳＦＥＴが形成される。このようにすれば、表面を高キャリア濃度のｎ+Ｇｅにすることができ、またＰの拡散を抑制できるので、チャネル領域への横方向への拡散も抑制できる。以後は通常の層間絶縁膜形成工程、配線孔開孔工程、配線工程等を経て半導体装置が形成される。
【００９２】
本実施形態によれば、ｎ+Ｇｅからなるソース・ドレイン領域５を極浅かつ高キャリア濃度に形成することができ、高性能のＦｉｎＭＩＳＦＥＴを提供することができる。
【００９３】
なお実施形態を通じ、ｎ型不純物としてＰを例に取ったが、他のものでも良く、例えば、Ａｓ，Ｓｂ，Ｂｉなどの一つ以上であっても良い。ｐ型不純物も同様であり、他のものでも良く、例えば、Ｂ，Ａｌ，Ｇａ，Ｉｎなどの一つ以上であっても良い。また本発明ではＢが拡散しない温度７７３Ｋを想定したが、Ｐよりも拡散が遅ければＢが拡散する高い温度でも効果があるし、もちろん低い温度でも効果があり、温度には制限がない。不純物を導入する方法として、ＣＶＤ、イオン注入の例を示したが、その他の方法でも構わない。
【００９４】
基板としてＧｅ主成分とするｐ型半導体を例に取り説明したが、ｎ型半導体でもよく、あるいは化合物半導体などの他の半導体でも構わない。その半導体にとってｎ型不純物となるものが、本発明で説明したＧｅにおけるｎ型不純物の拡散メカニズムと同様に、空孔とペアになり、それが電荷を帯びているのならば、その電荷を打ち消すｐ型不純物を本発明と同様に用いれば、本発明と同様の効果があり、ｎ型不純物の拡散が抑制され、極浅かつ高キャリア濃度のｎ型不純物領域が形成できる。
【００９５】
また半導体として、Ｇｅ主成分とする半導体を例に取り示したが、化合物半導体でも構わない。化合物半導体としては、例えば、ＩＩＩ−Ｖ族半導体があり、ＧａＡｓ、ＩｎＰ，ＩｎＳｂ，ＧａＮ，ＩｎＧａＡｓなどがある。ＧａＡｓにおいてｐ型ドーパントは、例えばＺｎ、ｎ型ドーパントは、例えばＳｉが用いられる。ＧａＡｓ中でのＺｎの拡散は、次の化学平衡で表されるkick-outメカニズムによって説明される[例えば、H. Bracht et al., Physica B, 308, 831 (2001)参照]。
【００９６】
Ｚｎ+i ⇔ Ｚｎ-Ga＋Ｉ2+Ga （６）
ここで、Ｚｎ+i は格子間 (interstitial)のＺｎ、Ｚｎ-GaはＧａのサイトを占めるＺｎ、Ｉ2+Gaはself-interstitialのＧａである。Ｚｎ+i は格子間を拡散し、Ｇａが格子間にkick-outされて（Ｉ2+Ga）、Ｇａのサイトが空いたところにＺｎが入り込む（Ｚｎ-Ga）。Ｚｎが１０20ｃｍ-3を超える高濃度では、kink-and-tailメカニズムに従うという報告もあるが、いずれにしても、ｐ型ドーパントとして働くＺｎの拡散を防ぐためには、電荷を補償、つまり打ち消すように、ｎ型ドーパントとして働くＳｉを導入してやればよい。Ｚｎの拡散係数は大きいので、拡散係数の小さいＳｉと組み合わせれば、本発明の効果によって、最初はＺｎの拡散をＳｉによって抑え、最終的には浅くて高キャリア濃度のｐ+ＧａＡｓが形成できる。
【００９７】
また、ｐ型不純物層はＧｅ基板の内奥側に形成した場合を述べたが、ｐ型半導体基板の表面側にｐ型不純物層を形成して、熱処理の際におけるｎ型不純物の外方拡散、すなわち表面から外側への拡散を抑制するバリア層としても用いることができる。このとき、ｐ型不純物層は、ｐ型不純物を含むＧｅでも良いし、Ｓｉでもよく、あるいはＳｉＯ2などでも構わない。熱処理後、ｐ型不純物層は除去しても良い。
【００９８】
さらにｐ型不純物層は、ｎ型不純物の基板内奥側への拡散抑制だけでなく、チャネルのある横方向への拡散を抑えるように形成しても良い。その場合には、ｎ型不純物拡散層のチャネル側にｐ型不純物が含まれることになる。また素子分離の方向へｎ型不純物が抜けて不純物濃度が低下するのを防ぐようにｐ型不純物を用いても良い。その場合には、ｎ型不純物拡散層は、素子分離側にｐ型不純物を含む構造になる。このようにｐ型不純物は、ｎ型不純物の拡散を防ぐ方向に形成し、拡散を抑制した後、ｎ型不純物に補償させて、ｎ+Ｇｅだけが形成されるように用いることができる。
【００９９】
また、今までの説明を、ｎとｐとを反対に置き換え、正負の符号を逆に取れば、ｎ+層形成に限らず、ｐ+層形成にも適用できる。ｎ型不純物がｐ型不純物よりも拡散が速ければ、ｐ型不純物はｎ型不純物の拡散抑制に利用できるし、反対にｐ型不純物がｎ型不純物よりも拡散が速ければ、ｎ型不純物はｐ型不純物の拡散抑制に利用できるからである。つまり、拡散の遅い不純物を利用して、拡散の速い不純物の拡散を抑制することで、拡散の速い不純物からなる浅くて高キャリア濃度の不純物拡散層の形成が可能になる。
【０１００】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１０１】
また、前述した実施形態は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【０１０２】
１…p型Ｇｅ基板、２…高濃度のＢが存在するＧｅ層、３…高濃度のＰが存在するＧｅ層
４…高濃度のＰとＢが共存するＧｅ層、５…ｐ型不純物を含むｎ+Ｇｅ層、６…ｐ+Ｇｅ層、
７…ｎ+Ｇｅ層、８…ｐ型不純物を含むｎ+Ｇｅ層、１０…ｐ型半導体基板、１２…ゲート絶縁層、１４…ゲート電極、１６…コンタクト電極、１８…ｎ型不純物拡散領域、１００…基板、１０２…ｐ型ウェル領域、１０４…ｎ型ウェル領域、１０６…素子分離層、１０８…ｎ型エクステンション領域、１１０…ｎ型ディープ領域、１１２…ｐ型エクステンション領域、１１４…ｐ型ディープ領域、１１６…ゲート絶縁膜、１１８…ゲート電極、１２０…ゲート絶縁膜、１２２…ゲート電極、１２４、１２６…ゲート側壁絶縁膜、１３０…層間絶縁膜、２０２…素子（半導体）領域、２０３…ゲート絶縁膜、２０４…ゲート電極、２０５…ソース・ドレイン領域、２０８…支持基板、２０９…埋め込み絶縁層、２１０…Ｇｅ層、２１１…ＧＯＩ基板、２１２…ＨｆＯ2 膜
【特許請求の範囲】
【請求項１】
ｎ型とｐ型のうちの一方の導電型の半導体基板と、
前記半導体基板表面に選択的に設けられ、前記一方の導電型と異なる導電型の一対の不純物拡散領域と、
前記一対の不純物拡散領域により挟まれた前記半導体基板上に設けられたゲート絶縁層と、
前記ゲート絶縁層の上に設けられたゲート電極と、
を備え、前記不純物拡散領域の少なくとも一部は、前記基板に含まれる不純物と同じ導電型で、かつ前記基板の不純物濃度より高い不純物濃度を有していることを特徴とする半導体装置。
【請求項２】
Ｇｅを主成分とするｐ型半導体層と、
前記ｐ型半導体層の表面に選択的に設けられた一対のｎ型不純物拡散領域と、
前記一対のｎ型不純物拡散領域により挟まれた前記ｐ型半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
を備え、前記ｎ型不純物拡散領域の少なくとも一部は、前記ｐ型半導体のｐ型不純物濃度よりも高いｐ型不純物濃度を有していることを特徴とする半導体装置。
【請求項３】
前記ｎ型不純物拡散領域に含有される前記ｐ型不純物濃度は、前記ｎ型拡散領域の表面側よりも内奥側において高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
Ｇｅを主成分とする半導体層の表面に、高濃度の不純物拡散領域を形成する方法であって、
前記半導体層の表面に、ｎ型不純物およびｐ型不純物を導入する工程と、
前記ｎ型不純物とｐ型不純物を導入後、熱処理して、前記半導体層内にｎ型不純物拡散領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記ｎ型不純物およびｐ型不純物を導入する工程において、前記ｎ型不純物は、前記ｐ型不純物に比して、前記半導体層の表面側に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ｎ型不純物およびｐ型不純物を導入する工程において、前記ｎ型不純物を導入した後に、前記ｐ型不純物を導入することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記ｎ型不純物拡散領域に含有される前記ｐ型不純物は、前記熱処理の温度における真性キャリア濃度よりも高いことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記半導体層はｐ型不純物を含有し、前記ｎ型不純物拡散領域の少なくとも一部は、前記半導体層のｐ型不純物濃度よりも高いｐ型不純物濃度を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項１】
ｎ型とｐ型のうちの一方の導電型の半導体基板と、
前記半導体基板表面に選択的に設けられ、前記一方の導電型と異なる導電型の一対の不純物拡散領域と、
前記一対の不純物拡散領域により挟まれた前記半導体基板上に設けられたゲート絶縁層と、
前記ゲート絶縁層の上に設けられたゲート電極と、
を備え、前記不純物拡散領域の少なくとも一部は、前記基板に含まれる不純物と同じ導電型で、かつ前記基板の不純物濃度より高い不純物濃度を有していることを特徴とする半導体装置。
【請求項２】
Ｇｅを主成分とするｐ型半導体層と、
前記ｐ型半導体層の表面に選択的に設けられた一対のｎ型不純物拡散領域と、
前記一対のｎ型不純物拡散領域により挟まれた前記ｐ型半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
を備え、前記ｎ型不純物拡散領域の少なくとも一部は、前記ｐ型半導体のｐ型不純物濃度よりも高いｐ型不純物濃度を有していることを特徴とする半導体装置。
【請求項３】
前記ｎ型不純物拡散領域に含有される前記ｐ型不純物濃度は、前記ｎ型拡散領域の表面側よりも内奥側において高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
Ｇｅを主成分とする半導体層の表面に、高濃度の不純物拡散領域を形成する方法であって、
前記半導体層の表面に、ｎ型不純物およびｐ型不純物を導入する工程と、
前記ｎ型不純物とｐ型不純物を導入後、熱処理して、前記半導体層内にｎ型不純物拡散領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記ｎ型不純物およびｐ型不純物を導入する工程において、前記ｎ型不純物は、前記ｐ型不純物に比して、前記半導体層の表面側に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ｎ型不純物およびｐ型不純物を導入する工程において、前記ｎ型不純物を導入した後に、前記ｐ型不純物を導入することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記ｎ型不純物拡散領域に含有される前記ｐ型不純物は、前記熱処理の温度における真性キャリア濃度よりも高いことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記半導体層はｐ型不純物を含有し、前記ｎ型不純物拡散領域の少なくとも一部は、前記半導体層のｐ型不純物濃度よりも高いｐ型不純物濃度を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【公開番号】特開２０１２−９９５１０（Ｐ２０１２−９９５１０Ａ）
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２００９−５５２６７（Ｐ２００９−５５２６７）
【出願日】平成２１年３月９日（２００９．３．９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト／次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト（一般会計）／新構造極限ＣＭＯＳトランジスタ「関連技術開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２１年３月９日（２００９．３．９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト／次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト（一般会計）／新構造極限ＣＭＯＳトランジスタ「関連技術開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]