【課題】レジスト層、中間層、レジスト層のパターン形状をさらに良好にする半導体装置の製造方法を提供する。
【解決手段】下層フォトレジスト７、無機材料の中間層８、上層フォトレジスト９を形成し、上層フォトレジスト９をパターニングして上層レジストパターン9aを形成し、半導体基板１をチャンバー内の下部電極上に設置し、チャンバー内に二酸化硫黄ガス、酸素ガスを有する第１反応ガスを導入してプラズマを発生させるとともに下部電極への高周波電力の供給を切断して上層レジストパターン9aをトリミングし、第１反応ガスを第２反応ガスに置換するとともに下部電極に高周波電力を供給して上層レジストパターン9aをマスクにして中間層８をエッチングして中間層パターン8aを形成し、第２反応ガスを第３反応ガスに置換してプラズマを発生させるとともに下部電極に高周波電力を供給して中間層パターン8aをマスクにして下層フォトレジスト層７をエッチングする。 （もっと読む）

【課題】高耐圧を確保できながら、逆方向リーク電流および順方向電圧を低減することができる半導体装置を提供すること。
【解決手段】その表面１２にショットキーメタル２２が形成されたエピタキシャル層６を備えるショットキーバリアダイオード１において、エピタキシャル層６の表面１２に沿う方向に互いに間隔を空けて配列され、それぞれが表面１２から裏面１１へ向かってエピタキシャル層６の厚さ方向に延びるｐ型ピラー層１７を形成することにより、エピタキシャル層６にスーパージャンクション構造を形成する。また、エピタキシャル層６の表面１２の近傍に、ｐ型ピラー層１７よりも不純物濃度の高い電界緩和層１９を選択的に形成する。 （もっと読む）

【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を、酸化物半導体層上のゲート絶縁層及び絶縁層の開口を埋め込むように設ける。ソース電極層を設けるための開口とドレイン電極層を設けるための開口は、それぞれ異なるマスクを用いた個別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、酸化物半導体層の下に第１の電極層および第２の電極層を設けてコンタクト抵抗の低減を図る。 （もっと読む）

【課題】ヘテロ構造電界効果トランジスタに関して、電流崩壊、ゲートリークおよび高温信頼性などの課題を解消する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの装置、方法およびシステムであって、該ＩＣデバイスは、基板１０２上で形成されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つを含み、バッファ層１０４上に形成されたバリア層１０６と、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含み、バリア層１０６上に形成されたキャップ１０８層と、キャップ層１０８に直接連結され、その層上に形成されたゲート１１８と、を含む。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。半導体装置を歩留まりよく作製し、高生産化を達成する。
【解決手段】ゲート電極層、ゲート絶縁膜、インジウムを含む酸化物半導体膜、ゲート電極層と重畳する酸化物半導体膜上に接する絶縁層が順に積層され、酸化物半導体膜及び絶縁層に接するソース電極層及びドレイン電極層が設けられたトランジスタを有する半導体装置において、絶縁層表面における塩素濃度を１×１０^１９／ｃｍ^３以下とし、かつインジウム濃度を２×１０^１９／ｃｍ^３以下とする。 （もっと読む）

【課題】耐圧バラツキを抑制し、歩留りを向上させることが可能となる横型素子を有する半導体装置を提供する。
【解決手段】横型ＦＷＤなどの横型素子に備えられるＳＲＦＰ２１について、の不純物濃度を１×１０¹⁸ｃｍ^-3以上となるようにする。このように、横型ＦＷＤ７などに備えられるＳＲＦＰ２１について、の不純物濃度を１×１０¹⁸ｃｍ^-3以上とすることにより、耐圧バラツキを抑制することが可能となり、的確に目標とする耐圧を得ることができる製品とすることが可能になる。したがって、製品の歩留りを向上させることが可能となる。 （もっと読む）

【課題】所定の安定した特性を有するＮ−ＭＩＳＦＥＴとＰ−ＭＩＳＦＥＴとを備えた半導体装置を容易に実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１０１の上に高誘電体膜１２１と、第１の膜１２２と、犠牲導電膜１２３と、第２の膜１２４とを順次形成した後、第２の膜１２４におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を第１の薬液を用いて選択的に除去する。この後、第２の膜１２４に含まれる第２の金属元素を犠牲導電膜１２４におけるＰ−ＭＩＳＦＥＴ形成領域１０１Ｐに形成された部分に拡散させる。続いて、犠牲導電膜１２４及び第１の膜１２２におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を、それぞれ第２の薬液及び第３の薬液を用いて選択的に除去する。第３の膜１２５を形成した後、第３の膜１２５に含まれる第３の金属元素を高誘電体膜１２１中に拡散させる。 （もっと読む）

【課題】大量生産上、大型の基板に適している液滴吐出法を用いた製造プロセスを提供す
る。
【解決手段】液滴吐出法で感光性の導電膜材料液を選択的に吐出し、レーザ光で選択的に
露光した後、現像またはエッチングすることによって、レーザ光で露光した領域のみを残
し、吐出後のパターンよりも微細なソース配線およびドレイン配線を実現する。ＴＦＴの
ソース配線およびドレイン配線は、島状の半導体層を横断して重ねることを特徴としてい
る。 （もっと読む）

【課題】 酸素含有層を窒素濃度が高い酸窒化層又は窒化層に改質することで、ポリシリコン膜の耐酸化性を向上させる。
【解決手段】 酸素含有層が形成されたポリシリコン膜を有する基板が搬入される処理室と、処理室内に設けられ、基板を加熱する加熱部と、処理室内に窒素及び水素を含む処理ガスを供給するガス供給部と、処理室内に供給された処理ガスを励起する励起部と、加熱部により基板を所定の温度に加熱させ、ガス供給部により供給させた処理ガスを励起部により励起させ、励起した処理ガスを基板に供給させ、酸素含有層を酸窒化層又は窒化層に改質させるように、少なくとも加熱部、ガス供給部及び励起部を制御する制御部と、を備える。 （もっと読む）

【課題】本発明は、シリコン層上に、抵抗値が低く、かつ平坦性の良好なニッケルモノシリサイド層を形成可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】基板に形成されたシリコン層を覆ように白金を含むニッケル層を堆積する工程であって、シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、白金を含むニッケル層を堆積する工程Ｓ０５と、基板を加熱することで、シリコン層と白金を含むニッケル層との界面にニッケルモノシリサイド層を形成する工程Ｓ０７と、を有する。 （もっと読む）

【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】酸化物半導体層、第１の導電層及び第２の導電層の積層によって構成されるソース電極層又はドレイン電極層、ゲート絶縁層、及びゲート電極層が順に積層されたコプレナー型のトランジスタにおいて、該ゲート電極層は、該第１の導電層と該ゲート絶縁層を介して重畳し、該第２の導電層と前記ゲート絶縁層を介して非重畳とする。 （もっと読む）

【課題】微細化しても高いオン電流を得ることができるトランジスタを用いた、半導体装置。
【解決手段】トランジスタが、絶縁表面上の一対の第１導電膜と、一対の第１導電膜上の半導体膜と、一対の第１導電膜にそれぞれ接続されている一対の第２導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第３導電膜とを有する。また、半導体膜上における第３導電膜の端部と、一対の第２導電膜が設けられた領域とは、離隔している。 （もっと読む）

【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】ソース電極層４０５ａ及びドレイン電極層４０５ｂの端部と、ゲート電極層４０１の端部とを重畳させ、更に酸化物半導体層４０３のチャネル形成領域となる領域に対して、ゲート電極層４０１を確実に重畳させることで、トランジスタのオン特性を向上させる。また、絶縁層４９１中に埋め込み導電層を形成し、埋め込み導電層４８１ａ，４８１ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂとの接触面積を大きくとることで、トランジスタのコンタクト抵抗を低減する。ゲート絶縁層４０２のカバレッジ不良を抑制することで、酸化物半導体層４０３を薄膜化し、トランジスタの微細化を実現する。 （もっと読む）

【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）

【課題】薄膜均一性および高い生産性を維持しつつ、低抵抗の良質なＷ膜の成膜を可能とするマグネトロンスパッタリング装置を提供する。
【解決手段】ターゲットと交差する方向に磁化された２つの磁石部材を、ターゲット側に向く磁極が互いに逆向きとなるようにして隣接配置したマグネットピース２２を複数備えた磁石ユニットを設けたマグネトロンスパッタリング装置とし、磁石ユニットによって作り出されるターゲット表面の水平磁束密度を高くすることによって、ターゲットへ加速されるＡｒイオンのイオンエネルギーを小さくする。すなわち、ターゲット表面の水平磁束密度を高くするとターゲット表面で生成されるプラズマ密度が増加し、同一のＤＣ電力を投入した場合に、プラズマ密度が増加した分だけプラズマインピーダンスが低下してターゲット電圧が低下し、Ｗ膜に取り込まれる反射Ａｒの含有量を小さくすることによりＷ膜の低抵抗化を実現する。 （もっと読む）

【課題】ゲート電極膜に注入したイオンがチャネル領域に達してＭＩＳＦＥＴの電気特性に影響を与えていた。
【解決手段】半導体基板の主面上にゲート絶縁膜を介して形成されるとともに、第１導電型となる不純物を含んだシリコンを主体とする第１ゲート電極膜と、前記第１ゲート電極膜上に形成されるとともに、酸素及び窒素のうち一方又は両方を含んだシリコンを主体とする介在層と、前記第１ゲート電極膜上に前記介在層を介して形成されるとともに、前記第１導電型となる不純物を含んだシリコンを主体とする第２ゲート電極膜と、を含む電界効果トランジスタを有する。 （もっと読む）

【課題】頻繁なリフレッシュ動作が不要で、正常な読み出しを行うことのできる２トランジスタ型のＤＲＡＭを備えた半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、ゲートが第１配線に接続され、第１ソース／ドレインの一方が第２配線に接続された第１トランジスタと、ゲート絶縁膜、ゲート電極、および前記ゲート絶縁膜と前記ゲート電極との間に設けられしきい値を変調するしきい値変調膜を有するゲート構造と、第２ソース／ドレインとを備え、前記ゲート電極が前記第１トランジスタの前記第１ソース／ドレインの他方に接続され、前記第２ソース／ドレインの一方が第３配線に接続され、前記第２ソース／ドレインの他方が第４配線に接続された第２トランジスタと、を備えている。 （もっと読む）

【課題】ワード線抵抗を低減し、かつ、周辺回路のトランジスタの特性変化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、複数のメモリセルと、周辺回路とを備える。メモリセルは、半導体基板の上方に設けられたフローティングゲートと、フローティングゲート上に設けられたゲート間絶縁膜と、ゲート間絶縁膜上に設けられたコントロールゲートとを含む。周辺回路は、互いに電気的に接続されたフローティングゲートおよびコントロールゲートと、少なくともフローティングゲートとコントロールゲートとの間の電気的接触部分に設けられ該フローティングゲートと該コントロールゲートとの間の電気的接続を妨げない絶縁薄膜とを含むトランジスタを含む。複数のメモリセルは、コントロールゲート内に絶縁薄膜を含まない。メモリセルおよび周辺回路において、コントロールゲートの少なくとも上部はシリサイド化されている。 （もっと読む）

【課題】内蔵する環流ダイオードの順方向電圧が低く、高耐圧で、低オン抵抗の、ノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、基板１、第１の窒化物半導体層３、第２の窒化物半導体層４、及び第２の窒化物半導体層上４に設けられた、ソース電極５、ドレイン電極６、第１のゲート電極９、ショットキー電極１０、第２のゲート電極１２、を備える。第２の窒化物半導体層４と第１の窒化物半導体層３との界面には、２次元電子ガスが形成される。第１のゲート電極９はノーマリオフ型ＦＥＴ２０のゲート電極であり、ソース電極５とドレイン電極６との間に設けられる。ショットキー電極１０は、第１のゲート電極９とドレイン電極６との間に設けられる。第２のゲート電極１２はノーマリオン型ＦＥＴ２１のゲート電極であり、ショットキー電極１０とドレイン電極６との間に設けられる。 （もっと読む）

【課題】短チャネル効果の抑制およびオフリーク電流の抑制が可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、半導体基板において素子分離領域によって仕切られた素子領域と、前記素子領域を横切る所定の方向に沿って前記素子領域の表層に設けられたゲートトレンチにより分離されて前記素子領域の表層に形成されたソース領域およびドレイン領域とを備える。また、実施形態の半導体装置は、少なくとも一部が前記ゲートトレンチ内にゲート絶縁膜を介して埋め込まれて前記ソース領域およびドレイン領域よりも深い位置まで形成されたゲート電極を備える。ドレイン領域における前記ゲート絶縁膜と接触する界面は、前記ゲート電極側に突出した凸部を有する。 （もっと読む）