【課題】製造工程の増大を抑制し、コンタクト抵抗および界面抵抗の増大を防止する。
【解決手段】実施形態において、シリコン層は、ゲートラストスキームを用いた機能的ゲート電極の製造後に、形成される。初期的な半導体構造物は、半導体基板上に形成された少なくとも一つの不純物領域、不純物領域の上に形成された犠牲膜、犠牲膜の上に形成された絶縁層、絶縁層の上に形成された絶縁層を備える。ビアは、初期の半導体構造物の絶縁層へ、および、コンタクト開口部が絶縁層に形成されるように絶縁層の厚さを通り抜けて、パターン化される。次に、絶縁層の下にある犠牲膜は、絶縁層の下に空隙を残して除去される。次に、金属シリサイド前駆体は、空隙スペースに配置され、金属シリサイド前駆体は、アニールプロセスを通じてシリサイド層に変換される。 （もっと読む）

【課題】薄膜トランジスタなどの素子動作層をなす導電性インジウム含有酸化物半導体層に電気的接触抵抗が小さい金属電極を形成できるようにする。
【解決手段】インジウム含有酸化物半導体層とその層の上方に設けた素子動作電流を流通させる金属電極層との間に、酸化物半導体層をなすインジウム酸化物などを化学的に還元でき、且つ易酸化性の金属からなる金属膜を素材とした金属酸化物層と金属層とを設け、更に、金属酸化物層と金属層との境界には還元されたインジウムを蓄積したインジウム濃化層を設ける構成とする。 （もっと読む）

【課題】絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される配線構造にて電気的特性を向上することのできる配線形成方法、及び該方法を用いる配線形成装置を提供する。
【解決手段】
下部配線層３２に積層された絶縁層３４を貫通するホール３５に、その内表面の全体が含まれるように触媒層３６，３７を形成した後、ホール３５の内部にシースＳｈが形成され、且つホール３５の内壁面３５ａに対するシースの厚さがホール３５の底壁面３５ｂに対するシースＳｈの厚さよりも小さくなるようにプラズマを生成する。そして、ホール３５の内壁面３５ａに形成された触媒層３６，３７をプラズマ中のスパッタ粒子Ｓｐによって除去した後、ホール３５の底壁面３５ｂに残された触媒層３６，３７を用いて該底壁面３５ｂからカーボンナノチューブ３８を形成する。 （もっと読む）

【課題】ｐ型ＳｉＣ領域と金属との低抵抗コンタクトの実現を可能とする半導体装置を提供する。
【解決手段】実施形態の半導体装置は、導電性材料を用いた電極２４０と、導電型がｐ型の炭化珪素（ＳｉＣ）半導体部２２０と、を備えており、かかるｐ型のＳｉＣ半導体部２２０は、前記第１の電極２４０に接続され、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）のうちの少なくとも１種類の元素が前記電極との界面部に面密度がピークになるように含有されたことを特徴とする。 （もっと読む）

【課題】接触抵抗を低減した有機電子素子用電極、及びこれを利用した有機トランジスタ素子を提供することを課題とする。
【解決手段】カーボンナノホーンを含んで構成された有機電子素子用電極、及び当該電極を、ソース電極１８、及びドレイン電極２０として適用した有機トランジスタ素子。 （もっと読む）

【課題】高輝度、高効率、高信頼性を達成する半導体発光素子を提供する。
【解決手段】実施形態に係る半導体発光素子は、積層構造体と、電極と、を備える。積層構造体は、窒化物系半導体からなる第１導電形の第１半導体層と、窒化物系半導体からなる第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する。電極は、第１金属層、第２金属層及び第３金属層を有する。第１金属層は、第２半導体層の発光層とは反対側に設けられ、銀または銀合金を含む。第２金属層は、第１金属層の第２半導体層とは反対側に設けられ、金、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む。第３金属層は、第２金属層の第１金属層とは反対側に設けられる。第３金属層の第１半導体層から第２半導体層に向かう方向に沿った厚さは、第２金属層の前記方向に沿った厚さ以上である。 （もっと読む）

【課題】有機半導体に対する接触抵抗を低減した有機電子素子用電極、及びこれを利用した有機トランジスタ素子を提供することを課題とする。
【解決手段】金属層２４Ａと、金属層２４Ａの表面の少なくとも一部に付着したカーボンナノチューブ２４Ｂと、を有する有機電子素子用電極、及び当該電極を、ソース電極１８、及びドレイン電極２０として適用した有機トランジスタ素子。 （もっと読む）

【課題】４５０〜６００℃程度の高温下に曝されてもヒロックが発生せず高温耐熱性に優れており、膜自体の電気抵抗（配線抵抗）も低く、アルカリ環境下の耐食性にも優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】Ｇｅを０．０１〜２．０原子％と、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｃｒ、Ｎｂ、Ｍｏ、Ｉｒ、Ｐｔ、Ｒｅ、およびＯｓよりなる群（Ｘ群）から選択される少なくとも一種の元素とを含み、４５０〜６００℃の加熱処理を行なったとき、下記（１）の要件を満足する表示装置もしくは半導体装置用Ａｌ合金膜である。
（１）Ａｌと、前記Ｘ群から選択される少なくとも一種の元素と、Ｇｅとを含む第１の析出物について、円相当直径５０ｎｍ以上の析出物が２００，０００個／ｍｍ²以上の密度で存在する。 （もっと読む）

【課題】
ドーパントが注入されたＳｉＣ基板がオーミックコンタクトの形成前に薄くされる場合には、オーミックコンタクトを形成するために堆積された金属は、基板上に堆積されたときにオーム特性を持たないことがある。
【解決手段】
炭化ケイ素半導体デバイスを形成する方法は、第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、前記第１の表面にキャリア基板を取り付けるステップとを含む。さらに、前記炭化ケイ素基板を、前記第１の厚さ未満の厚さまで薄くするステップ、前記第１の表面とは反対側の前記薄くされた炭化ケイ素基板の表面に金属層を形成するステップ、前記金属層を局所的にアニールするステップを含む。前記炭化ケイ素基板は、個片化された半導体デバイスを提供するために、個片化される。 （もっと読む）

【課題】炭化珪素ジャンクションバリアショットキーダイオードの製造において、ハードマスクを使用せずに、ｐウェル上に選択的にｐ⁺領域を形成し、また金属電極とｐ⁺領域とコンタクト抵抗を低減する。
【解決手段】ｎ型のエピタキシャル層２の上部全体に高温イオン注入によってｐ⁺領域４ａを形成し、当該ｐ⁺領域４ａを選択的にエッチングしてｐ⁺領域４ａ下のｎ型領域を部分的に露出させることにより、そのｎ型領域の上面より上方へ突出したｐ⁺半導体凸部４を形成する。アノード電極は、上記のｎ型領域の露出した部分およびｐ⁺半導体凸部４を覆うように形成される。 （もっと読む）

【課題】コンタクトとアクティブエリアとの間のショートマージンを確保できる半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板の上層部分に形成され、前記上層部分を第１方向に延びる複数本のアクティブエリアに区画する複数本の素子分離絶縁体と、前記アクティブエリアに接続されたコンタクトと、を備える。そして、各前記アクティブエリアの上面のうち、前記第１方向における一部の領域には、前記第１方向に対して直交する第２方向において前記アクティブエリアの全体にわたって凹部が形成されている。前記第１方向において、隣り合う前記アクティブエリアにそれぞれ接続された２本の前記コンタクトの位置は相互に異なる。前記コンタクトは前記凹部の側面に接し、底面には接していない。 （もっと読む）

【課題】実施形態によれば、ホールの深さのばらつきを防ぐ半導体装置の製造方法及び半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、複数の第１の開口と第１の開口よりも密に並んだ複数の第２の開口とを有するマスクを用いて層間絶縁層６１をドライエッチングし、第１の開口の下で下地層１０に達する第１のホールと、第２の開口の下で下地層１０に達する第２のホール４１とを同時に形成する工程を備えている。第１のホールは他の第１のホールとは接することなく下地層１０に達する。ドライエッチングの開始後、複数の第２の開口のそれぞれの下に複数のホールｈが形成され、ドライエッチングの進行に伴って、複数のホールｈは少なくとも開口端を含む上部４２で互いにつながる。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】低温で高品質な生成膜の生成を可能とし、デバイスの性能の向上を図ると共に歩留りの向上を図る半導体装置の製造方法を提供する。
【解決手段】処理室に基板を搬入する工程と、処理室及び基板を所定の温度に加熱する工程と、処理室に所定のガスを給排するガス給排工程とを含み、ガス給排工程は、シラン系のガスと水素ガスとを処理室に供給する第１の供給工程と、少なくともシラン系のガスを処理室から除去する第１の除去工程と、塩素ガスと水素ガスとを処理室に供給する第２の供給工程と、少なくとも塩素ガスを処理室から除去する第２の除去工程とを、所定回数繰返して実行させる。 （もっと読む）

【課題】電気特性の変動が生じにくく、且つ電気特性の良好な半導体装置、およびその作製方法を提供することである。
【解決手段】基板上に下地絶縁膜を形成し、下地絶縁膜上に第１の酸化物半導体膜を形成し、第１の酸化物半導体膜を形成した後、第１の加熱処理を行って第２の酸化物半導体膜を形成した後、選択的にエッチングして、第３の酸化物半導体膜を形成し、第１の絶縁膜および第３の酸化物半導体膜上に絶縁膜を形成し、第３の酸化物半導体膜の表面が露出するように絶縁膜の表面を研磨して、少なくとも第３の酸化物半導体膜の側面に接するサイドウォール絶縁膜を形成した後、サイドウォール絶縁膜および第３の酸化物半導体膜上にソース電極およびドレイン電極を形成し、ゲート絶縁膜およびゲート電極を形成する。 （もっと読む）

【課題】電気特性の変動が生じにくく、且つ電気特性の良好な半導体装置の作製方法を提供することである。
【解決手段】基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、酸化物半導体膜を形成し、第１の酸化物半導体膜を形成した後、加熱処理をして第２の酸化物半導体膜を形成し、第１の導電膜を形成し、厚さの異なる領域を有する第１のレジストマスクを形成し、第１のレジストマスクを用いて第２の酸化物半導体膜および第１の導電膜をエッチングして第３の酸化物半導体膜および第２の導電膜を形成し、第１のレジストマスクを縮小させて、第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電膜の一部を選択的に除去することでソース電極およびドレイン電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】電気的特性が良好で加工性が良好な電極を有する半導体発光素子及びその製造方法を提供する。
【解決手段】実施形態によれば、第１導電形の第１半導体層と、第２導電形の第２半導体層と、発光部と、第１導電層と、第２導電層と、を備えた半導体発光素子が提供される。前記発光部は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１導電層は、第１平均粒径を有する多結晶を含み、前記発光部から放出される光に対して透過性である。前記第２導電層は、前記第２半導体層と前記第１導電層との間において前記第２半導体層と前記第１導電層とに接し、前記第１平均粒径よりも小さく１５０ナノメートル以下の第２平均粒径を有する多結晶を含み、前記光に対して透過性である。 （もっと読む）

【課題】高エネルギ効率でレーザアニールを行う方法及び装置を提供する。
【解決手段】（ａ）不純物がイオン注入により添加されたＳｉＣ基板を準備する。（ｂ）ＳｉＣ基板に、炭酸ガス（ＣＯ２）レーザ発振器から出射された反射率の低い９μｍ〜１０．３μｍの範囲内のいずれかの波長のレーザビームを照射して、ＳｉＣ基板に添加された不純物を活性化させる。 （もっと読む）

【課題】材料の選択幅が広く、生産性が高いＴＦＴ、アクティブマトリクス基板、およびそれらの製造方法を提供すること。
【解決手段】本発明にかかる薄膜トランジスタは、ゲート電極２と、半導体層５と、半導体層５の上に設けられ、半導体層５と電気的に接続されたソース電極７、及びドレイン電極８と、を備えた薄膜トランジスタであって、半導体層５が、透光性半導体膜５ａと、透光性半導体膜５ａ上に配置され、透光性半導体膜５ａよりも光透過率の低いオーミック導電膜５ｂと、を有し、オーミック導電膜５ｂが、透光性半導体膜５ａからはみ出さないように形成され、オーミック導電膜５ｂが、ソース電極７とドレイン電極８の間のチャネル部９を挟むように分離して形成され、ソース電極７、及びドレイン電極８が、オーミック導電膜ｂを介して、透光性半導体膜５ａに接続されているものである。 （もっと読む）

【課題】十分なチャネル移動度と製造コストの低減とを両立することが可能な半導体装置を提供する。
【解決手段】ＭＯＳＦＥＴ１００は、｛０００１｝面に対するオフ角が５０°以上６５°以下である主面１Ａを有する炭化珪素基板１と、主面１Ａ上に形成された活性層７と、活性層７上に接触して形成されたゲート酸化膜９１と、活性層７においてゲート酸化膜９１と接触する領域を含むように形成され、導電型がｐ型であるｐ型ボディ領域４と、ｐ型ボディ領域４内において活性層７の炭化珪素基板１とは反対側の主面を含むように形成され、導電型がｎ型であるｎ^＋領域５と、活性層７上にｎ^＋領域５と接触するように形成されたソースコンタクト電極９２とを備え、ｐ型ボディ領域４におけるｐ型不純物密度は５×１０^１７ｃｍ^−３以上であり、ソースコンタクト電極９２とｐ型ボディ領域４とは直接接触している。 （もっと読む）