【課題】ｐチャネル型電界効果トランジスタのＮＢＴＩをウエハ面内において漏れなく評価することにより、信頼性評価の充実を図り、信頼性の高いｐチャネル型電界効果トランジスタを提供する。
【解決手段】劣化過程、回復過程、および再劣化過程をストレス試験の１サイクルとし、１つのｐチャネル型電界効果トランジスタに対して上記１サイクルを複数回繰り返し行い、複数の劣化過程におけるしきい値電圧の劣化量または動作電流の劣化量を抽出して回復レス劣化評価を行い、複数の回復過程におけるしきい値電圧の劣化量および動作電流の劣化量を抽出して回復レス劣化評価を行う。 （もっと読む）

【課題】 厚みが薄い試験対象ウエハであっても撓みなく支持できるとともに、簡単な構造で試験対象ウエハの裏面電極にプローブ針を確実かつ簡便に接触させることができる半導体測定装置を提供することを課題とする。
【解決手段】 試験対象ウエハを支持する支持面を備えたウエハチャックと；
前記ウエハチャックを上下方向に貫通する少なくとも３本のチャックピンと；前記チャックピンを上下方向に移動させる第１移動機構と；前記チャックピンの内側に内挿される少なくとも１本の下プローブ針と；前記下プローブ針を上下方向に移動させる第２移動機構と；前記ウエハチャックを上下方向及び水平方向に移動させる第３移動機構と；前記上プローブ針及び前記下プローブ針と電気的に接続されるテスタ装置とを有している半導体測定装置を提供することによって解決する。 （もっと読む）

【課題】プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させること。
【解決手段】半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜３４と前記金属膜より硬い材料の層３６とを備え、上視した場合前記層と前記金属膜とが配置された第１領域４０と、前記金属膜が配置され前記層が形成されない第２領域４２とを備えるパッド１６と、を具備する半導体装置。 （もっと読む）

【課題】 熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とＳｉウェハの表面に形成された測定パッドとの位置ずれが小さく、異物付着による外観不良の極めて少ないプローブカード用セラミック配線基板とこれを用いたプローブカードを提供する。
【解決手段】 セラミック焼結体が、該セラミック焼結体中に含まれるＡｌをＡｌ_２Ｏ_３換算およびＳｉをＳｉＯ_２換算した合計量を１００質量部としたときに、前記ＭｎをＭｎ_２Ｏ_３換算で２．０〜４．０質量部、前記ＴｉをＴｉＯ_２換算で４．０〜８．０質量部および前記ＭｏをＭｏＯ_３換算で０．４〜２．１質量部含有する。 （もっと読む）

【課題】ＬＳＩ試験において測定対象のチップの有無に応じて、機械的な動作で放電ギャップ長を制御して、コンタクトプローブ間の放電をより確実に回避することができる高電圧検査装置を提供する。
【解決手段】先端が突出したコンタクトプローブ２，３と、コンタクトプローブ２に導通して一方放電球４ａが配設された放電ギャップの他方放電球４ｂがコンタクトプローブ３に導通するように配設された除電用プローブ５と、ウェハを搭載するウェハステージを動作させて、コンタクトプローブ２，３をウェハの各端子にそれぞれ接続させるチップコンタクト時のオーバドライブ動作に連動したコンタクトプローブ３の移動により、オーバドライブ動作の変位量を放電ギャップの放電ギャップ長に変換する放電ギャップ長変換機構とを有している。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】検査室を省スペース化すると共にアライメント機構を複数の検査室で共用することができるウエハＷ検査用インターフェースを提供する。
【解決手段】本発明のウエハＷ検査用インターフェースＩＦは、プローブカード１９と、ウエハＷをプローブカード１９へ吸着させる吸着手段２０と、プローブカード１９が吸着されるウエハ吸着用シール部材２１と、ウエハ吸着用シール部材２１をカードホルダ２２に対して固定する固定リング２３と、を備え、吸着手段２０は、排気手段と、右端部が密閉空間で開口し左端部が固定リング側で開口する第１の通気路１９Ｃと、右端部が第１の通気路１９Ｃの左端部の開口に対向して開口し左端部が排気手段と接続するために開口する第２の通気路２３Ａと、第１の通気路１９Ｃと第２の通気路２３Ａを連通する孔２１Ａと、を備えている。 （もっと読む）

【課題】ソース電極を共通とするトランジスタ対の、各ドレイン電極から出力される電圧の差を評価するトランジスタ対の特性評価装置であって、その特性差を高精度でかつ簡便に測定できる特性評価装置および特性評価方法を提供することを課題とする。
【解決手段】２つの可変抵抗を有し、各可変抵抗の一方の端部は共通に接続され、他端部はそれぞれ各ドレイン電極に接続するドレイン端子を有し、各ドレイン端子の出力を測定する測定装置を有することを特徴とする。 （もっと読む）

【課題】スキップロットサンプリングに関する仮定が成立しない場合であっても、抜取検査を容易且つ高精度に設計する。
【解決手段】検査工程をスキップする頻度を示すスキップ頻度と、スキップ頻度に基づいて決まる非検査ロットの直前に連続するｉ（ｉは２以上の整数）個のロットのうち、少なくともｑ（ｑは２以上且つｉ以下の整数）個のロットが不合格であった場合に次の非検査ロットを検査ロットに変更するというスキップ条件と、を受け付け、スキップ条件を用いて検査工程を実行したと仮定したときの第１合格率を計算し、スキップ頻度及びスキップ条件を用いて検査工程を実行したと仮定したときのロットの総数に対する検査ロットの数の割合である検査率を計算し、製造ラインが停滞しない場合には、スキップ頻度をサンプリングプランとして決定し、製造ラインが停滞する場合には、スキップ頻度を変更し、サンプリングプランとして決定する。 （もっと読む）

【課題】ＲＴＮに関する絶縁膜の品質判定、製造工程の良否判定、回路設計などをより高精度に実施すること。
【解決手段】本発明に係る半導体装置の評価方法は、ゲート絶縁膜を有するＭＩＳ型ＦＥＴを備える半導体装置の評価方法であって、複数のＭＩＳ型ＦＥＴのＲＴＮを測定し、ＲＴＮの測定結果に基づいて、ゲート絶縁膜中のトラップの位置、トラップのエネルギー、ＲＴＮの時定数、及びＲＴＮ振幅のうち少なくとも２つパラメータを抽出し、当該２つのパラメータの相関関係を求めるものである。 （もっと読む）

【課題】複数の接触端子と複数のチップ電極の接触圧力を均一化する。
【解決手段】薄膜シート（第１シート）２は、複数のコンタクタ（接触端子）３が形成された接触端子形成面、および接触端子形成面の反対側に位置する裏面２ｂを有する。また、薄膜シート２は、接触端子形成面を有する第１絶縁膜（ポリイミド膜）と、第１絶縁膜と裏面２ｂの間に形成される配線と、裏面２ｂを有し、第１絶縁膜および配線上に形成されたポリイミド膜（第２絶縁膜）２６と、裏面２ｂに形成された突出部２ｄを含んでいる。そして、突出部２ｄは、平面視において、複数のコンタクタ３が配列されるコンタクタ群（第１接触端子群）３Ａの隣に、コンタクタ群３Ａに沿って延在するように配置されている。 （もっと読む）

【課題】半導体デバイスの電気試験を高速化する。
【解決手段】半導体デバイスプロービング装置は、試験チャンバを定めるように構成されたハウジング、ハウジング内に配置され、少なくとも１つの被試験デバイス６２を載せるように構成されたデバイスホルダ７０及びハウジング内に配置された少なくとも１つのプローブステージ５０を備える。プローブステージ５０は、ベース５２、ベース５２に軸旋回可能な態様で結合され、少なくとも１つのプローブ５８を保持するように構成された保持部９２を有する保持アーム９０及びベース５２上に配置されたステッパ８０を備える。ステッパ８０は、電気信号に応答して、保持アーム９０でプローブ５８を下方に移動させて被試験デバイス６２にコンタクトさせ、保持アーム９０でプローブ５８を上方に移動させて被試験デバイス６２から離し、よってプローブ５８の上下移動を６サイクル毎秒より高頻度で行えるように構成される。 （もっと読む）

【課題】試験精度及び接続信頼性の向上を図ることが可能な試験用個片基板を提供する。
【解決手段】半導体ウェハの試験に用いられる試験用個片基板３０は、本体部３１と、本体部３１から延在すると共に、本体部よりも相対的に薄い薄肉部３２１，３２２と、薄肉部３２１，３２２に設けられたバンプ３３と、を備えている。 （もっと読む）

【課題】ウェハテストを必要とする半導体装置を縮小化を可能にすること。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドに電気的に接続されたボンディングワイヤと、ボンディングワイヤがボンディングパッドに接続される前のウェハ状態において電気的特性が試験される被試験回路と、被試験回路の試験のための端子となると共に、ボンディングパッドに隣接して配置され、ボンディングワイヤと接触している試験用パッドと、被試験回路の試験時に試験用パッドと被試験回路とを電気的に接続する試験用配線と、被試験回路の試験後に被試験回路と試験用パッドとの電気的接続を遮断する遮断機構と、を備える。 （もっと読む）

【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。
【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。 （もっと読む）

【課題】異種金属からなる線材を接合して構成される検査用プローブにおける接合箇所の品質を向上した検査用プローブの製造方法を提供する。
【解決手段】少なくとも一方の先端部に検査用接触部が形成される第１の線材１１０及び第２の線材１２０を接合して構成される検査用プローブの製造方法を、第１の線材と第２の線材の外周面に異なったエネルギ量のレーザ光を照射することによってレーザ溶接し、その後外周面を研磨する構成とする。 （もっと読む）

【課題】不良箇所を容易に特定し得る半導体装置及びその形成方法並びにその設計方法を提供する。
【解決手段】配線パターン３２ａと、ダミーパターン３２ｂと、一方の端部が配線パターンに電気的に接続され、他方の端部がダミーパターンに電気的に接続されたヒューズ３２ｃとを有している。 （もっと読む）

【課題】内部で発生する雑音（ノイズ）は極力抑え、修理のために針交換が可能であり、半導体デバイスのパッドに付く傷跡はできるだけ小さく、また方向を制御することが可能なプローブカードを提供する。
【解決手段】電源針配線と信号針配線とを互いにほぼ直交させ、針支持板の針を通すマイクロホール周りに座刳りを施し、針を通した状態で樹脂を用いて固定する。また、下面板・上面板ずらしと上面板・針支持板ずらしの２種類のずらしを導入することにより、針のたわみ方向を制御でき、半導体デバイスパッド上での針の滑りを制御することで傷跡を小さくできる。 （もっと読む）

【課題】隣位するプローブピン同士が接触するなど、傾斜型垂直カンチレバー形状のプローブピンを備えるプローブカードに生じていた種々の問題点を解決することができるプローブカードおよびその製造方法を提供する。
【解決手段】本発明のプローブカード１Ａは、配線板２と、配線板２に対して水平方向の一方（傾斜方向ＳＤ）へ傾斜する傾斜型垂直カンチレバー形状であってその幅が配線板に近づくほど拡大する末広形状に形成されている複数個のプローブピン３とを備えている。 （もっと読む）

【課題】工程数を増やさずに、安価な装置を用いてプロ―ビング位置の目視観察を可能にする。
【解決手段】本発明の半導体装置は、多層配線層（図示せず）と、多層配線層の最上層に形成され、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２とを含むボンディングパッド２００を有する。ボンディングパッド２００には、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２との境界を表す凹部２０２が形成されている。 （もっと読む）