【課題】製造が容易で小型化しやすい、低損失でエネルギーを伝送できる高結合度トランスを構成する。
【解決手段】高結合度トランス３５はアンテナ素子１１と給電回路３０との間に接続される。高結合度トランス３５は、給電回路３０に接続された第１インダクタンス素子Ｌ１と、第１インダクタンス素子Ｌ１に結合した第２インダクタンス素子Ｌ２とを備え、第１インダクタンス素子Ｌ１の第１端は給電回路３０に、第２端はアンテナ素子１１にそれぞれ接続されていて、第２インダクタンス素子Ｌ２の第１端はアンテナ素子１１に、第２端はグランドにそれぞれ接続される。 （もっと読む）

【課題】内部導体の周囲のフェライトに残留する応力を低減して、良好な特性を備えたフェライト積層電子部品を効率よく製造することが可能なフェライト積層電子部品の製造方法を提供する。
【解決手段】Ｆｅ₂Ｏ₃粉末およびＮｉＯ粉末と、有機バインダーとを含む配合物を用いてグリーンシートを作製し、このグリーンシートを用いて、未焼成の内部導体を内蔵するグリーンシート積層体を形成した後、所定の条件で熱処理して、グリーンシート積層体の脱脂を行い、得られる脱脂後積層体を焼成することによりフェライト積層電子部品を製造するにあたって、Ｆｅ₂Ｏ₃粉末として、平均粒径が０．１〜０．５μｍ、比表面積が１０ｍ²／ｇ以上のＦｅ₂Ｏ₃粉末を用いる。
脱脂後積層体中の残留カーボン量が、重量基準で５５０〜１０００ｐｐｍとなるような条件で脱脂を行う。
上記グリーンシートの作製に用いられる配合物として、仮焼工程を経ていない配合物を用いる。 （もっと読む）

【課題】はんだ付け実装する際のセルフアライメント性の向上が図られた電子部品を提供する。
【解決手段】積層チップインダクタは、直方体形状の外形を有し、対向する両端面それぞれに、角部Ｃを挟んで隣り合う端面の一部と底面１ｃの一部とを連続的に覆う断面Ｌ字状の外部電極が設けられた積層チップインダクタであって、端面には、四角形状の外部電極の端面部２ｂと、角部Ｃの稜線方向（Ｘ方向）において外部電極の端面部２ｂを挟む位置に等幅の一対のギャップ部ｇとが設けられており、角部Ｃの稜線方向における端面の幅Ｗとギャップ部ｇの幅ｄとの比ｄ／Ｗが０＜ｄ／Ｗ≦０．２である。 （もっと読む）

【課題】 コイルパターンの径を大きくし、かつ積層体の外周面に絶縁膜を形成した積層型コイルにおいて、絶縁性をより確実にする。
【解決手段】 積層型コイル１００は、矩形状の絶縁層１と、コイルパターン２とが、それぞれ複数、交互に積層され、一体化されてなる積層体３と、スルーホール４ａと、コイルパターン２が、スルーホール４ａを介して相互に接続されて、積層体３の内部に形成されたコイル５と、外部電極６ａ、６ｂと、積層体３の外周面に形成された絶縁膜７とを備え、スルーホール４ａの少なくとも１つが、積層体３の表面に部分的に露出しているが、そのスルーホール４ａは、絶縁層１の外周縁のうちの１辺に接しているが、その１辺以外の他の辺には接しないように形成した。 （もっと読む）

【課題】スルーホール等の貫通接続導体を用いずに積層体内部に複数層に亘ってインダクタを形成することにより製造工程の簡略化と電気特性の向上を図る。
【解決手段】第一積層体と、表面配線層を備えかつ第一積層体に接合した第二積層体とを含む積層型電子部品で、第一積層体と第二積層体の配線層は互いに直交し、第一積層体は、第一配線層に配した第一インダクタ用導体と、第二配線層に配した第二インダクタ用導体とを有し、第二積層体は、第一インダクタ用導体と第二インダクタ用導体がコイル状のインダクタを形成するように第一積層体との接合面において第一インダクタ用導体の端部と第二インダクタ用導体の端部を電気的に接続する接続導体を有する。 （もっと読む）

【課題】 焼成時にフェライト層２の透磁率が低減することを抑制できるコイル内蔵配線基板を提供すること。
【解決手段】 複数のフェライト層２と、フェライト層２の表面および内部に形成された配線導体３と、複数のフェライト層２の層間および内部に、配線導体３と電気的に接続されたコイル導体４とを備えたコイル内蔵配線基板であって、コイル導体４は、コイル導体４の幅方向の断面の断面視で、フェライト層２の一部を囲むように形成されていることを特徴とするコイル内蔵配線基板である。コイル導体４の外周部のフェライト層２への応力を低減できるので、フェライト層２の透磁率の低下を低減できる。また、フェライト層２や絶縁層１のクラックやデラミネーションの発生を抑制できる。 （もっと読む）

【課題】コモンモードの信号に対する周波数特性の広帯域化を図ることができるとともに、有効なノーマルモードの信号が除去されることを低減できるフィルタ回路及び電子部品を提供することである。
【解決手段】グランド経路Ｇ１，Ｇ２はそれぞれ、外部電極１４ｅ（グランド）と信号経路Ｓｉｇ１，Ｓｉｇ２のそれぞれとを接続している。信号経路Ｓｉｇ１は、コイルＬ１を含んでいる。信号経路Ｓｉｇ２は、コイルＬ１とコモンモードチョークコイルＬ１０１を構成しているコイルＬ２を含んでいる。グランド経路Ｇ１は、コイルＬ３及びコイルＬ３に直列接続されているコンデンサＣ１を含んでいる。グランド経路Ｇ２は、コイルＬ３とコモンモードチョークコイルＬ１０２を構成しているコイルＬ４及びコイルＬ４に直列接続されているコンデンサＣ２を含んでいる。 （もっと読む）

【課題】 高周波回路等に使用されるコイル装置製造方法に関して、L値を悪化させることなく、高周波性能の向上が可能なコイル装置の製造方法を提供する。
【解決手段】 第１絶縁層を形成する第１工程と、前記第１絶縁層上に、第１導電配線パターンを形成する第２工程と、前記第１導電配線パターン上に、パッドとして機能する第２導電配線パターンを形成する第３工程と、前記第１、第２導電配線パターンを含む第１絶縁層上に、感光性材料からなる第２絶縁層を形成する第４工程と、前記第２絶縁層における前記パッドと対応する位置に、ビアホールをフォトリソグラフィにより形成する第５工程と、前記第２絶縁層上に、第３導電配線パターンを形成するとともに、ビアホールの内部に導電材を充填してビアを形成する第６工程を実行する。これらの工程で形成した積層体を基材から剥離し、カット、脱脂、焼成を経て、外部電極を形成しチップ型コイル装置を得る。 （もっと読む）

【課題】 コモンモードフィルタおよび製造方法において、素子の厚さを効果的に削減することにより、公知のコモンモードフィルタにある欠点を克服するとともに、製造コストを削減する。
【解決手段】 薄型コモンモードフィルタ１０は、絶縁性の可撓性シート１１と、第１の磁性材料層１２１と、第１のコイルリード層１３と、コイル本体積層構造１４と、第２のコイルリード層１５と、第２の磁性材料層１７１とを備える。第１のコイルリード層１３は、可撓性シート１１の第１の面１１１上に形成されており、また第１の磁性材料層１２１は可撓性シート１１における第１の面１１１の反対にある第２の面１１２上に形成されている。またコイル本体積層構造１４、第２のコイルリード層１５および第２の磁性材料層１７１は第１のコイルリード層１３上に順次積層されている。 （もっと読む）

【課題】小型化を図りつつ、磁気結合を高めることができるコイル部品を提供する。
【解決手段】コモンモードフィルタ１では、基板１０〜１７を積層することにより第１コイル６１及び第２コイル６２が構成され、第１コイル６１及び第２コイル６２は、基板１３と基板１５との間に配置される第１接続部１４ａ，１４ｂ及び第２接続部１４ｃによって形成される空間Ｓに挿入されたコア７１，７２にバイファイラ巻きされている。これにより、コイル数を増やす場合には、基板において第１〜第４導体３１〜３４を長手方向に増加させればよいので、従来のように基板の積層数を増やす必要がない。そのため、基体２の寸法の増大を抑制することができる。また、第１コイル６１及び第２コイル６２は、コア７１，７２にバイファイラ巻きされているので、磁気結合を高めることができる。 （もっと読む）

【課題】コイルのインダクタンス値を極力低下させることなく、コイルの抵抗値を低減できるチップ型コイル部品を提供する。
【解決手段】磁性体層２０は、積層体を構成している。内部電極２６は、磁性体層２０上に積層されると共に、それぞれが接続されることによりコイルＬを形成しており、ｚ軸方向から平面視したときに、互いに重なりあって、長方形状の軌道を形成している。補助内部電極３０は、内部電極２６が積層されている磁性体層２０上に積層されている。補助内部電極３０は、補助内部電極３０が積層されている磁性体層２０とは異なる磁性体層２０上に積層されている内部電極２６に対して並列接続されている。補助内部電極３０は、長方形状の軌道の２つの辺以上に跨っている。 （もっと読む）

【課題】 ＤＣ−ＤＣコンバータのＩＣから出力される信号は、高電流、かつ高速の三角波が重畳されており、そのエネルギーの変化速度も数百ＭＨｚになるといわれ、このエネルギーによるノイズも発生し易くなっている。ＤＣ−ＤＣコンバータのＩＣに接続されるコイルやコンデンサを電子機器の配線基板上で接続した場合、配線基板の配線パターンによって、コイルとコンデンサの接続点に、それぞれ寄生インダクタンスが発生し、ＤＣ−ＤＣコンバータの効率が悪化すると共に、ノイズが発生し易くなる。
【解決手段】 絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とが積層される。これらの積層体内には、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成される。 （もっと読む）

【課題】導体パターン同士の間の絶縁体層にクラックが生じることを防止し、信頼性を向上させることのできる積層型インダクタを提供する。
【解決手段】第一部分２６の端面３１の幅方向における連結端４１Ａ，４１Ｂは、積層方向から見て第二部分２７の側面２７Ａ，２７Ｂと重なっていない。連結端４１Ａ，４１Ｂが、応力集中領域ＷＡ，ＷＢ以外の位置に配置されている。すなわち、磁性体層Ａ３〜Ａ１０または非磁性体層Ｂ１，Ｂ２と側面２７Ａ，２７Ｂとの間には、応力が集中し易い第一部分２６の連結端４１Ａ，４１Ｂに代えて、積層体１２の磁性体膜Ｆ１〜Ｆ１０が配置される。従って、第二部分２７の側面２７Ａ，２７Ｂからの応力は、磁性体膜Ｆ１〜Ｆ１０によって緩和される。 （もっと読む）

【課題】電磁界の発生を抑制し、一方で小型化の要求に即した回路基板装置を提案する。
【解決手段】本発明の回路基板装置１００において、第１配線層１１０は、第１インダクタ１２と第２インダクタ１４とを有する。誘電体層１１５は、第１インダクタ１２および第２インダクタ１４のそれぞれに電気的に接続する第１ビア７０および第２ビア７２を有する。第２配線層１２０は、第１ビア７０および第２ビア７２を電気的に接続するブリッジ線路３０と、ブリッジ線路３０の周囲に設けられて、第１配線層１１０における第１配線パターンおよび第２配線パターンの外縁を越えた位置に外縁をもつ導体パターン５０とを有する。ブリッジ線路３０は、コプレナー線路として機能し、電磁界の発生を抑制する。 （もっと読む）

集積回路インダクターは、直列に接続されている上部ループ形状のライン部分と下部ループ形状のライン部分とを有し得る。上部部分および下部部分は、４５°曲がりを有し得、６角形または８角形のループを形成する。各ループ部分は、１つ以上のターンを有し得る。金属ルーティング層の介在する金属フリー領域が、容量性カップリングを低減させるために、２つの層の間に形成され得る。各ループ部分は、ビアによって並列にショートされた２つ以上の金属ラインのセットを有し得る。上部ループおよび下部ループは、容量性カップリングを低減させるために、横にオフセットされ、または入れ子にされ得る。
（もっと読む）

【課題】 ２巻きの渦巻き状であって１箇所において立体的に交差する薄膜インダクタ素子を備え、該薄膜インダクタ素子の両端部側から見たときの特性がほぼ均等となるようにする。
【解決手段】 薄膜インダクタ素子１３は、絶縁膜上に１箇所が欠けた環状に設けられた外側上層配線１４と、絶縁膜上において外側上層配線１４の内側に同一側の１箇所が欠けた環状に設けられた内側上層配線１５と、絶縁膜下に外側上層配線１４の一端部及び内側上層配線１５の一端部に接続されて設けられた下層配線１６とを有する。この場合、外側上層配線１４の長さと内側上層配線１５の長さは同じかほぼ同一で、その差が小さいので、薄膜インダクタ素子１３の両端部側から見たときの特性をほぼ均等とすることができる。 （もっと読む）

本発明のデジタルＣＭＯＳ工程で周波数合成器に用いられるソレノイドインダクタは、所定の幅を有し、両側が垂直方向に積層され、ソレノイド構造を有する多数の配線金属と、両側に積層された多数の配線金属の相互間を連結する配線金属連結部とを備え、両側に積層された多数の配線金属のうち、所定数の下位層配線金属と、下位層配線金属の相互間を連結する配線金属連結部とがそれぞれ連結され重なる。本発明によると、デジタルＣＭＯＳ工程で４〜５ＧＨｚ以上の周波数帯域で動作する周波数合成器を具現するためにソレノイドインダクタを用いることで、ＲＦ ＣＭＯＳ工程でのみ具現可能な数ＧＨｚ帯域の周波数合成器を具現することができる効果がある。
（もっと読む）

【課題】 第１インダクターおよび第２インダクターを有する３ポートのスパイラルコイルにおける特性の対称性を確保し、かつ、３つのポートを、スパイラルコイルの中心を通る直線を基準として同じ側に配置すること。
【解決手段】 第１ポートと第３ポートとの間に設けられる第１インダクターと、第２ポートと前記第３ポートとの間に設けられる第２インダクターとを含むスパイラルコイルの配線構造であって、スパイラルコイルの中心を通る直線を基準として、前記第１ポートおよび第２ポートは同じ側に配置され、第１ポートから引き出される第１配線と、第２ポートから引き出される第２配線とが、スパイラルコイルの中心を通る直線を基準として、第１ポートおよび第２ポートの側において交差することによって第１交差部が設けられる。 （もっと読む）

【課題】複数の入力ポートと少なくとも1つの出力ポートとを備え、高い変圧器結合効率及び高い電力合成効率を達成するオンチップ変圧器電力合成器を提供する。
【解決手段】変圧器電力合成器は、複数の一次巻線導体と複数の二次巻線導体とを含む。一次巻線導体は、入力ポートにそれぞれ電気的に接続される。加えて、各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続されている。二次巻線導体は、一次巻線導体にそれぞれ磁気的に結合される。二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。 （もっと読む）

【課題】 コイル構造体を小型化でき、インダクタンスを容易に変更することのできるインダクタを提供することを課題とする。
【解決手段】 各々が絶縁材で包囲されて互いに絶縁され、表面と裏面との間を貫通して延在する多数の微細な柱状導電体２を含むコア基板４を準備する。コア基板４の表面と裏面に絶縁層６，８を形成する。絶縁層６，８を貫通する少なくとも２つの接続導電体６ａ，８ａを形成する。接続導電体６ａ，８ａ同士を電気的に接続する配線１０，１２を絶縁層６，８上に形成する。配線１０，１２と、接続導電体６ａ，８ａと、柱状導電体２とが接続されて立体的にコイルが形成される。 （もっと読む）