３次元オンチップインダクタ、変圧器、及び無線周波増幅器が開示される。無線周波増幅器は、一対の変圧器及びトランジスタを含む。変圧器は、少なくとも２つの誘導結合されたインダクタを含む。インダクタは、第１金属層の複数のセグメントと、第２金属層の複数のセグメントと、第１インダクタ入力部と、第２インダクタ入力部と、前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記第１金属層の複数のセグメント及び前記第２金属層の複数のセグメントを結合する複数の貫通シリコンビアと、を含む。インダクタは対称又は非対称な形状を有することができる。第１金属層はチップのバックエンドオブライン部分における金属層であり得る。第２金属層はチップの再分配層部分に配置され得る。
（もっと読む）

【課題】コイルのインダクタンス値を極力低下させることなく、コイルの抵抗値を低減できるチップ型コイル部品を提供する。
【解決手段】磁性体層２０は、積層体を構成している。内部電極２６は、磁性体層２０上に積層されると共に、それぞれが接続されることによりコイルＬを形成している。補助内部電極３０は、内部電極２６が積層されている磁性体層２０上に積層されている。補助内部電極３０は、同一の磁性体層２０上に積層されている内部電極２６と絶縁されていると共に、補助内部電極３０が積層されている磁性体層２０とは異なる磁性体層２０上に積層されている内部電極２６に対して並列接続されている。 （もっと読む）

【課題】並列接続用スルーホール導体が焼成時に接続導体から外れることを防止し、信頼性が向上された積層型電子部品を提供する。
【解決手段】第一接続導体２１及び第二接続導体２３が、絶縁体層１０の角部側の導体端部２１ａ，２３ａから周回中心線ＲＬ側の導体端部２１ｂ，２３ｂへ直線状に延びており、第一並列接続用スルーホール導体６５は、引出導体用スルーホール導体７１よりも小さい直径を有する構成とする。絶縁体層１０を斜め方向に直線状に延びる構成とすることで、第一接続導体２１の導体端部２１ｂ及び第二接続導体２３の導体端部２３ｂが、内層側に大きく沈むことができる。また、第一並列接続用スルーホール導体６５が、引出導体用スルーホール導体７１よりも小さい直径を有しているため、第一並列接続用スルーホール導体６５が第二接続導体２３及び第一接続導体２１に食い込むことができる。 （もっと読む）

【課題】直流抵抗を下げつつも、接続導体がコイルの内周側の領域に入り込むことを抑制し、信頼性が向上された積層型電子部品を提供する。
【解決手段】引出導体用スルーホール導体７１に比して、第一並列接続用スルーホール導体６５の直径を大きくすることで、第一並列接続用スルーホール導体６５を、積層圧着時に引出導体用スルーホール導体７１の食い込みを受け止める支持部材として機能させる。これによって、第一接続導体２１の導体端部２１ｂ及び第二接続導体２３の導体端部２３ｂの沈みを抑制する。更に、第一並列接続用スルーホール導体６５が第二接続導体２３の導体端部２３ｂに対して当接する部分の面積を大きくすることによって導体端部２３ｂに作用する圧力を分散させる。従って、第二接続導体２３の導体端部２３ｂに対する第一並列接続用スルーホール導体６５の食い込み量を低減する。 （もっと読む）

制御信号に応じて設定可能インダクタンスを有する切換可能インダクタネットワークを提供するための技術。前記切り替え可能インダクタネットワークは、差動モード動作の寄生素子の影響を低減するために完全に対称的なアーキテクチャを採用することができる。前記切り替え可能インダクタネットワークは、特に、マルチモード通信回路への用途、例えば、電圧制御発振器（ＶＣＯ）またはそのような回路におけるアンプもしくはバッファに適している。 （もっと読む）

【課題】専有面積の小さいトランス素子を提供すること。
【解決手段】トランス素子１は、半導体基板上において上下方向に平行な第１及び第２の配線層を使って形成され、第１のインダクタンス２及び第２のインダクタンス３を備える。第１及び第２のインダクタンス２及び３は、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成される。 （もっと読む）

【課題】従来技術の問題を解決する。
【解決手段】セラミック基板内に変圧器（１１８）を形成する方法。方法は、非焼成セラミック基板（１００）内に定められる非焼成セラミックトロイダルコア領域（１２０ａ，１２０ｂ）についての複数の巻線を含む少なくとも１つの伝導性コイル（１１９ａ，１１９ｂ）を形成するステップを含み得る。方法は、セラミック基板内に少なくとも部分的に埋設される伝導性コイルを備える一体的なセラミック基板構造を形成するために、非焼成セラミックトロイダルコア領域（１２０ａ，１２０ｂ）、非焼成セラミック基板（１００）、及び、伝導性コイル（１１９ａ，１１９ｂ）を同時焼成するステップも含む。 （もっと読む）

【課題】Ｘ線を用いた透視により方向を識別できる電子部品を提供する。
【解決手段】積層体１２ａは、絶縁体層１６ａ〜１６ｍが積層されてなる。コイルＬは、コイル導体１８ａ〜１８ｇ及びビアホール導体ｂ１〜ｂ６が接続されてなり、積層体１２ａに内蔵されている。ビアホール導体Ｂは、コイルＬよりもｚ軸方向の負方向側に設けられている絶縁体層１６ｊを、ｚ軸方向に貫通している。 （もっと読む）

【課題】接続導体にクラックが発生すること及び外部電極の形成不良が発生することを低減できると共に、製造コストを低く抑えることができる電子部品を提供することである。
【解決手段】積層体１２は、絶縁体層１６が積層されてなる。コイルＬは、積層体１２に内蔵されている。外部電極は、積層体１２の上面及び下面に設けられている。接続部Ｃ１，Ｃ２は、コイルＬと２つの外部電極とを接続している。接続部Ｃ１，Ｃ２は、２５０μｍより短い長さを有し、かつ、ｚ軸方向に延在している複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４と、複数のビアホール導体Ｖ１，Ｖａ〜Ｖｄ，Ｖ１４を接続し、かつ、絶縁体層１６上に設けられている接続導体層２０，２２と、を含んでいる。ビアホール導体Ｖａ〜Ｖｄは、複数の絶縁体層１６を貫通している。 （もっと読む）

【課題】製造工程を簡素化できる電子部品及びその製造方法を提供する。
【解決手段】積層体１２は、磁性体からなる絶縁体層１６、及び、非磁性体からなる絶縁体層１８が積層されてなる。コイルＬは、積層体１２内において、複数のコイル導体２０が複数のビアホール導体ｂ１〜ｂ１３により接続されることにより構成されている螺旋状のコイルであって、ｚ軸方向から平面視したときに、絶縁体層１８と重なっている。全ての絶縁体層１８は、ｚ軸方向から平面視したときに、ｚ軸方向においてコイルＬが形成している軌道Ｒ及び軌道Ｒの外側に設けられていると共に、ビアホール導体ｂ１〜ｂ１３と重なっていない。 （もっと読む）

【課題】大きなインダクタンス値を得ることができ、かつ、抵抗値のばらつきを低減できる電子部品を提供する。
【解決手段】コイルは、ｚ軸方向から平面視したときに、互いに重なり合って環状の軌道Ｒを形成している。軌道Ｒは、絶縁体層１６ａの対角線Ｃ１，Ｃ２の交点Pを通過し、かつ、絶縁体層１６ａの短辺に平行な直線Ｌ１によって、軌道Ｒ１と軌道Ｒ２とに区分されている。軌道Ｒ１が直線Ｌ１に対して線対称に移動することにより得られる軌道を軌道Ｒ３とした場合に、軌道Ｒ２の一部分（軌道ｒ２）は、軌道Ｒ３の一部分（ｒ３）に重なっており、軌道Ｒ２の残余の部分（軌道ｒ４）は、軌道Ｒ３の残余の部分（軌道ｒ５）よりも交点Ｐの近くに位置している。ビアホール導体Ｖ１は、軌道ｒ４と軌道ｒ５とにより形成される領域Ｅに設けられている。 （もっと読む）

データ記憶装置のデータ変換器に使用するための三次元（３Ｄ）微細構造コイルを含むがこれに限定されない、多次元微細構造を形成するための方法を提供する。いくつかの実施例に従って、本方法は概して、第１の誘電材料に埋込まれた第１の導電性経路を有するベース領域を設けるステップと、各々が、埋込まれた第１の導電性経路に接触する第１のシード層で部分的に充填された複数のビア領域を、第１の誘電材料にエッチングするステップと、複数のビア領域の各々に導電性支柱を形成するように第１のシード層を使用するステップとを含み、各導電性支柱は、ベース領域の上方の第１の距離まで延在する実質的に垂直の側壁を有する。
（もっと読む）

【課題】コイル間の絶縁性の低下を抑制できる電子部品及びその製造方法を提供する。
【解決手段】積層体１２は、多硬質の複数の絶縁体層１６が積層されてなる。コイルＬ１は、積層体１２内に設けられ、かつ、ｚ軸方向から平面視したときに、環状の軌道Ｒをなしている。コイルＬ２は、積層体１２内においてコイルＬ１よりもｚ軸方向の負方向側に設けられ、かつ、ｚ軸方向から平面視したときに、軌道Ｒと重なる軌道をなしている。コイルＬ１，Ｌ２は、コモンモードチョークコイルを構成している。ダミー導体２２ａ，２２ｂはそれぞれ、積層体１２においてコイルＬ１よりもｚ軸方向の正方向側、及び、コイルＬ２よりもｚ軸方向の負方向側に設けられ、かつ、ｚ軸方向から平面視したときに、軌道Ｒと重なっている。ダミー導体２２ａ，２２ｂは、外部電極、コイルＬ１，Ｌ２のいずれにも電気的に接続されていない。 （もっと読む）

【課題】大きなインダクタンス値及び高いＱ値を得ることができる電子部品及びその製造方法を提供する。
【解決手段】コイルＬは、積層体１２に内蔵されている複数のコイル導体２０ａ，２０ｂ、複数のコイル導体２０ａ，２０ｂに設けられている複数のランド部２２ａ，２２ｂ、及び、複数のランド部２２ａ，２２ｂを接続するビアホール導体ｂ１により構成されている。引き出し導体２４ａ，２４ｂは、積層体１２に内蔵され、かつ、コイルＬと外部電極とを接続している。複数のコイル導体２０ａ，２０ｂは、ｚ軸方向から平面視したときに、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している。複数のランド部２２ａ，２２ｂは、ｚ軸方向から平面視したときに、軌道Ｒの短辺Ｌ１上において軌道Ｒの外側に突出し、かつ、引き出し導体２４ａ，２４ｂと重なっていない。 （もっと読む）

【課題】共振周波数におけるインピーダンスの変化をなだらかにすることができると共に、広帯域にわたって使用できる電子部品を提供することである。
【解決手段】積層体１２ａは、絶縁体層からなる。螺旋状のコイルＬは、積層体１２ａ内に内蔵されているコイルであって、ｚ軸方向の正方向側にいくにしたがって、コイル径が小さくなっていく形状を有している。外部電極１４ａ，１５ａは、積層体１２ａの表面に設けられ、コイルＬの両端に接続されている。抵抗体Ｒは、外部電極１４ａ，１５ａ間において、コイルＬと並列に接続されている。 （もっと読む）

【課題】小さいパッケージにおいて高電圧絶縁性能特性および高電圧ブレークダウン性能特性を提供するように構成され、電磁干渉（ＥＭＩ）のピックアップを低減したコイルトランスデューサシステムを提供する。
【解決手段】送信機回路９０および受信機回路１００をコイルトランスデューサ２０に電気的に接続するワイヤ９２，９４、９６，９８の長さ、高さ、および、水平距離を、電磁干渉（ＥＭＩ）をピックアップするのを最小化するように設定する。 （もっと読む）

【課題】積層デバイスを低背化すること。
【解決手段】本発明の積層デバイスは、第１グランド電極層１２と、第１グランド電極層１２の上に形成された第１誘電体シート１ｃと、この第１誘電体シート１ｃの上に形成された中間電極層２１と、この中間電極層２１の上に形成された第２誘電体シート１ａと、この第２誘電体シート１ａの上に形成された第２グランド電極層１１と、この第２誘電体シート１１を貫通すると共に中間電極層２１と第２グランド電極層１１とを電気的に接続するように形成されたビア状インダクタ導体３１とを備え、中間電極層２１は、第１グランド電極層１２に対向する容量電極領域と、第１グランド電極層１２に対向しない引出電極領域とを有し、ビア状インダクタ導体３１は、中間電極層２１の引出電極領域に接続された構成とする。 （もっと読む）

【課題】大電流に対応することができ、かつ、低背化を図ることができる積層型電子部品を提供する。
【解決手段】積層インダクタは、積層された内部電極層Ｃ１〜Ｃ１０によって、コイル部１３と、引き出し部１５と、が形成された導電部９を備え、積層方向に隣接する内部電極層同士は、積層方向から見て少なくとも一部が重複することで接続されており、コイル部１３は、積層方向に連続した３層の内部電極層Ｃ５，Ｃ６，Ｃ７の一部同士が積層方向から見て３つとも重複してなる三重重複部２１を備えており、三重重複部２１を形成する３層の電極層Ｃ５，Ｃ６，Ｃ７は、３つとも互いに異なる形状である。 （もっと読む）

【課題】１ターンの長さを有するコイル導体により構成されているコイルを内蔵する積層インダクタにおいて、コイルを流れる直流電流が小さいときには高いインダクタンス値が得られ、かつ、コイルを流れる直流電流が大きくなってもインダクタンス値が急激に低下しない直流重畳特性を得る。
【解決手段】コイル導体１４は、ｚ軸方向から平面視したときに、環状の軌道Ｒ上に位置している端部ｔ４，ｔ５，ｔ８，ｔ９を含む接続部１６ｂ〜１６ｅ及び該環状の軌道Ｒ外に位置している接続位置ｔ３，ｔ６，ｔ７，ｔ１０を含む接続部１７ｂ〜１７ｅを有している。磁性体層１８は、ｚ軸方向から平面視したときに、接続部１６ｂ〜１６ｅ，１７ｂ〜１７ｅにより囲まれている所定の領域と重なり、かつ、ｚ軸方向において、コイルＬと重なるように設けられていると共に、磁性体層１２よりも高い透磁率を有する。 （もっと読む）

【課題】差動信号波形の品質低下を抑制しつつ、携帯電話のドライバとレシーバとの間におけるコモンモードノイズ対策及びノーマルモードノイズ対策に適したノイズフィルタを提供する。
【解決手段】ＬＣフィルタＬＣ１は、コイルＬ１を含んでいる。ＬＣフィルタＬＣ２は、コイルＬ２を含んでいる。積層体１２ａは、ＬＣフィルタＬＣ１，ＬＣ２を内蔵していると共に、複数の誘電体層１４ａ〜１４ｆ，１６ａ〜１６ｑが積層されて構成されている。コイルＬ２は、ｚ軸方向において、コイルＬ１と重なっていると共に、ｚ軸方向から平面視したときに、コイルＬ１と重なっている。 （もっと読む）