【課題】 炭化珪素の半導体装置において、電極材料と、内部配線の材料とが異なるとき、これら異種金属の接触界面における不具合のおそれを無くして、長期間使用後にも高い信頼性を得ることができる、半導体装置等を提供する。
【解決手段】 炭化珪素１４，１８に接触する接触電極１６と、該接触電極と導通する配線１９とを備え、接触電極１６が、チタン、アルミニウム、および珪素を含有する合金で形成され、配線１９は、アルミニウムまたはアルミニウム合金で形成され、該配線は接触電極と接触することで該接触電極と導通をとることを特徴とする。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】 貫通電極を有する半導体装置の信頼性及び歩留まりの向上を図る。
【解決手段】 本発明の半導体装置は、半導体チップ１０Ａと、前記半導体チップ１０Ａの表面上に第１の絶縁膜１１を介して形成されたパッド電極１２と、前記パッド電極１２の一部上及び前記第１の絶縁膜１１上に形成され、かつ前記パッド電極１２を露出する開口部１４を有した第２の絶縁膜１３と、前記開口部１４を通して前記パッド電極１２と電気的に接続されて前記第２の絶縁膜１１の一部上に延びる第１の配線層１５と、前記パッド電極１２を介して前記開口部１４に対峙し、前記半導体チップ１０Ａの裏面から当該パッド電極１２に到達し、かつ前記開口部１４と実質的に同等の開口径を有するビアホール１６と、前記ビアホール１６内に形成され、かつ当該ビアホール１６を通して前記パッド電極１２と電気的に接続された貫通電極２０と、を備えることを特徴とする。 （もっと読む）

【課題】第１回路と第２回路の信号電圧が異なる場合でも、第１回路と第２回路の間の絶縁を容易に確保することができるようにする。
【解決手段】半導体チップ１０は、第１回路１００、及び第１インダクタ３０２を有している。半導体チップ２０は、第２回路２００、及びチップ側接続端子５４５を有している。 配線基板６０は、半導体チップ１０上から半導体チップ２０に渡って取り付けられている。配線基板６０は、第２インダクタ３０４、及び基板側接続端子６１０を有している。第２インダクタ３０４は第１インダクタ３０２の上方に位置している。チップ側接続端子５４５と２つの基板側接続端子６１０は、第１ハンダボール７００を介して接続している。 （もっと読む）

【課題】外部から侵入する水分に起因した再配線どうしのショートが防止された半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１２と、半導体基板１２上に形成された第１樹脂層３０と、第１樹脂層３０の上面に形成されてパッド部４４を構成する再配線４８と、この再配線４８および第１樹脂層３０の上面を被覆する第２樹脂層３２とを備えている。そして、パッド部４４は、第２樹脂層の開口部１３から露出する露出領域４４Ａと、第２樹脂層３２により被覆される被覆領域４４Ｂとから成り、この被覆領域４４Ｂの幅（Ｌ１）を１０μｍ以上としている。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）

【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とがある条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。 （もっと読む）

この発明は、基板接触、特に半導体基板（２１）の端子面を接触させるためのコンタクト配置（４７，４８，４９，５０，５５，５６，５７）に関し、基板の底部端子面によって基板表面に形成された、コンタクト配置の少なくとも１つの内側コンタクト（２５）と、内側コンタクトの外側端縁領域と周辺部とを少なくとも被覆するパッシベーション層（３４，３５）と、内側コンタクト（２５）から横方向に離れるようにパッシベーション層（３４，３５）の上に延在する少なくとも１つの下側コンタクトストリップ（３６）と、下側コンタクトストリップの上に延在するもう１つの上側のコンタクトストリップ（３７，３８，３９）とを含み、このもう１つのコンタクトストリップは、コンタクトメタライゼーションによって形成されており、このコンタクトメタライゼーションは、ニッケル（Ｎｉ）層からまたはニッケルとパラジウム（Ｐｄ）とを含有する層構造（３８，３９）から実質的に構成される。
（もっと読む）

【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

【課題】微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。
【解決手段】半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 （もっと読む）

【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）

【課題】表面に段差部分を有する構造物を覆う上部絶縁膜を基板全面に亘って均一に表面平坦化し、上部絶縁膜の表面平坦化及び膜厚均一化を共に実現して、所期の半導体素子を安定且つ確実に形成する。
【解決手段】半導体基板１上に、多層配線構造の下層部分２を適宜形成した後、半導体基板１のベベル部１ａを覆うように、下層部分２と略同等の膜厚に縁部絶縁膜１４を形成し、上部絶縁膜１１ａをＣＭＰで表面研磨して平坦化する。 （もっと読む）

半導体構成部品（９０）を製造する方法が、回路面（５４）と、裏面（５６）と、導電性ビア（５８）とを有する半導体基板（５２）を提供するステップと、導電性ビア（５８）の端子部分（７６）を露出するために、基板（５２）の一部分を裏面（５６）から除去するステップと、端子部分（７６）を封入するポリマー層（７８）を裏面（５６）に堆積するステップと、次いで、ポリマー層（７８）および端子部分（７６）の端部を平坦化して、ポリマー層（７８）に埋め込まれた自己整合導体を形成するステップとを含む。導電性ビア（５８）に電気的に接触させて、端子接点（８６）や裏面再分配導体（８８）等の追加の裏面要素を形成することもできる。半導体構成部品（９０）は、半導体基板（５２）と、導電性ビア（５８）と、およびポリマー層（７８）に埋め込まれた裏面導体とを有する。積重ね半導体構成部品（９６）が、電気的に互いに通じる位置の整合した導電性ビア（５８）を有する複数の構成部品（９０-１、９０-２、９０-３）を有する。
（もっと読む）

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】シリコン・チップ中のプログラム可能ヒューズ式スルーシリコン・ビア（ＴＳＶ）を、同一のチップ中の非プログラム型ＴＳＶと併せ提供する。
【解決手段】該プログラム可能ヒューズ式ＴＳＶには、該ＴＳＶ構造内に、チップ表面コンタクト・パッドに隣接するＴＳＶの導電路の断面を限定する側壁スペーサを有する部域を用いることができる。プログラミング回路による十分な電流の印加により、金属のエレクトロマイグレーションが生じ、コンタクト・パッド中にボイド、しかしてオープン回路、が生成される。プログラミングは、多階層チップ・スタック中の２つの隣接するチップ上の相補的回路によって実行することができる。 （もっと読む）

【課題】配線層に新たな機能を有する素子を設けた半導体装置を提供する。
【解決手段】半導体基板上に形成された第１配線層１５０、及び半導体素子２００を備える。第１配線層１５０は、絶縁層１５６と、絶縁層１５６の表面に埋め込まれた第１配線１５４とを備える。半導体素子２００は、半導体層２２０、ゲート絶縁膜１６０、及びゲート電極２１０を備える。半導体層２２０は、第１配線層１５０上に位置する。ゲート絶縁膜１６０は、半導体層２２０の上又は下に位置する。ゲート電極２１０は、ゲート絶縁膜１６０を介して半導体層２２０の反対側に位置する。 （もっと読む）

【課題】Ｑ値の高いモノリシックインダクタ素子を備える半導体装置及びその製造方法を提供する。
【解決手段】半導体装置５０は、半導体基板１と、半導体基板１上に設けられた層間絶縁膜６と、層間絶縁膜６の上部に埋め込むように設けられ、スパイラルパターンを有する第１インダクタ配線層７と、層間絶縁膜６上及び第１インダクタ配線層７上を覆うように設けられ、第１インダクタ配線層７に沿って延びる少なくとも一つの溝状接続孔１０を有するバリア絶縁膜９と、バリア絶縁膜１０上に、第１インダクタ配線層７に沿って延びるように形成されると共に、溝状接続孔１０を埋め込んで第１インダクタ配線層７に電気的に接続された第２インダクタ配線層１１とを備える。第２インダクタ配線層１１は、その長さ方向に延びるように上面側に設けられた少なくとも一つの溝状凹部１２を有する。 （もっと読む）

【課題】断線が発生することを抑制可能な配線構造を提供する。
【解決手段】始めに、半導体装置の表面にアルミニウム金属膜５を形成する。次に半導体装置の表面に窒化チタン膜６を形成する。そして最後に半導体装置の表面にアルミニウム金属膜７を形成する。すなわち、シリコン基板１と電極４とを接続する電気配線を金属膜の３層構造により段階的に形成する。これにより、シリコン基板１と絶縁膜２との間に形成される段差の底部部分において金属膜の被覆率が低くなることによって断線が生じることを防止できる。 （もっと読む）

【課題】従来の透過型液晶パネル向け半導体装置を小型化し、マイクロディスプレイを実現しようとするとき、半導体装置と透明電極とを接続するビアホールの径が縮小するため、接触抵抗が高くなるという問題があった。また、接触抵抗低減のために、半導体装置と透明電極との間に中間金属層を設けると、画素の開口率が低下し、画面が暗くなるという課題があった。
【解決手段】本発明の半導体装置は、半導体装置と透明電極との間に設ける中間金属層に切欠部を有する。この切欠部により、中間金属層の側面の面積を拡大し、透明電極との接触面積を従来よりも大きくすることができる。また、中間金属層の側面部面積を利用するため、画素表面に対する投影面積を小さく設定でき、画素の開口率を大きくすることができる。このため、十分な明るさをもつ、超小型のマイクロディスプレイを提供できる。 （もっと読む）

【課題】パッド電極の直下でのクラックの発生を抑制できるようにした半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１と、シリコン基板１上に形成されたＬＯＣＯＳ膜３と、ＬＯＣＯＳ膜３上に形成されたポリシリコン膜５と、ＬＯＣＯＳ膜３上に形成されたＩＬＤ膜７と、ＩＬＤ膜７に形成され、ポリシリコン膜５を底面とする第１の開口部と、第１の開口部内に形成され、ポリシリコン膜５と接するパッド電極９と、を有する。ポリシリコン膜５は、ＩＬＤ膜７よりも強度があり、衝撃に対する耐性が高いため、プローブ検査の際にクラックの発生を抑制することができる。 （もっと読む）