【課題】半導体装置の配線を高信頼性化する。
【解決手段】半導体装置７０には、キャップ膜３上の層間絶縁膜４に第１の開口部が設けられ、第１の開口部には、バリアメタル膜５とＣｕ（銅）からなる配線層６が埋設される。層間絶縁膜４及び配線膜６上のキャップ膜７及び層間絶縁膜８に第３の開口部が設けられ、層間絶縁膜８上の層間絶縁膜９に第３の開口部に接するように第２の開口部が設けられる。第２及び第３の開口部はＴ字型開口部を形成する。Ｔ字型開口部には、バリアメタル膜１０とＣｕ（銅）からなる配線層１１が埋設される。配線層６は、Ｃｕ（銅）よりも応力が高い高応力膜２６と熱処理により膜中の原子空孔（Vacancy）が排出される。配線層１１は、Ｃｕ（銅）よりも応力が高い高応力膜３６と熱処理により膜中の原子空孔（Vacancy）が排出される。 （もっと読む）

【課題】無駄を省いた状態で、所望とする微細なパターンに電着による膜が形成できるようにする。
【解決手段】まず、容器１５１内に電着液１５２を収容し、電着液１５２の中で、白金からなる対向電極１５３に基板１０１の金属パターン１０４形成面を対向させて配置する。この状態で、定電圧源１５４により、対向電極１５３に正電圧を印加し、シード層１０２に負電圧を印加する。ここで、金属パターン１０５に必要な配線を接続することで、シード層１０２に対する負電圧の印加を行う。このようなカチオン電着により、金属パターン１０４および金属パターン１０５の露出している面（上面）に、電着液１５２中の電着成分が付着（析出）し、電着絶縁膜１０６が形成される。 （もっと読む）

【課題】ＴＥＧ上のパッド部の浸食を防止し、また、実デバイスのパッド部の半田のぬれ性や半田形成後のシェア強度の向上を図る。
【解決手段】半導体ウエハのチップ領域ＣＡの第３層配線Ｍ３およびスクライブ領域ＳＡの第３層配線Ｍ３を、それぞれ、ＴｉＮ膜Ｍ３ａ、Ａｌ合金膜Ｍ３ｂおよびＴｉＮ膜Ｍ３ｃで構成し、チップ領域ＣＡの再配線４９上の第２パッド部ＰＡＤ２を洗浄し、もしくはその上部に無電界メッキ法でＡｕ膜５３ａを形成する。さらに、Ａｕ膜５３ａ形成後、リテンション検査を行い、その後、さらに、Ａｕ膜５３ｂを形成した後、半田バンプ電極５５を形成する。その結果、ＴｉＮ膜Ｍ３ｃによってＴＥＧであるスクライブ領域ＳＡの第３層配線Ｍ３の第１パッド部ＰＡＤ１のメッキ液等による浸食を防止でき、また、Ａｕ膜５３ａ、５３ｂによって第２パッド部ＰＡＤ２の半田のぬれ性や半田形成後のシェア強度の向上を図ることができる。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通電極で接続するにあたって、貫通孔底部の角部におけるリーク電流の発生や絶縁膜のクラック等を抑制する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。貫通孔３は半導体基板２の第１の面２ａに開口された第１の開口３ａの開口径が第２の面２ｂに開口された第２の開口３ｂに近い側の内径より大きくなるように、第１の面２ａの近傍を拡張させる拡張部４を備える。半導体基板２の第１の面２ａには第１の絶縁層５と第１の配線層６とが設けられている。貫通孔３には拡張部４を充填しつつ内壁面を覆う第２の絶縁層７が設けられており、さらに第１および第２の絶縁層５、７の開口を介して第１の配線層６と接続された第２の配線層８が設けられている。 （もっと読む）

【課題】 シリコン貫通ビア構造およびシリコン貫通ビアを製作する方法を提供する。
【解決手段】 この方法は、（ａ）シリコン基板（１００）内にトレンチ（１４０）を形成するステップであって、トレンチ（１４０）が基板（１００）の上面（１０５）に対して開いているステップと、（ｂ）トレンチ（１４０）の側壁上に二酸化シリコン層（１４５）を形成するステップであって、二酸化シリコン層がトレンチ（１４０）を充填しないステップと、（ｃ）トレンチ内の残りの空間をポリシリコン（１６０）で充填するステップと、（ｄ）（ｃ）の後に、基板（１００）内にＣＭＯＳデバイス（２００）の少なくとも一部分を製作するステップと、（ｅ）トレンチ（１４０）からポリシリコン（１６０）を除去するステップであって、誘電体層（１４５）がトレンチの側壁上に残存するステップと、（ｆ）トレンチ（１４０）を導電性コア（２５５）で再充填するステップと、（ｇ）（ｆ）の後に、基板（１００）の上面（１０５）の上に１つまたは複数の配線層（２６０）を形成するステップであって、基板（１００）に隠されている１つまたは複数の配線レベルのうちの１つの配線レベル（２５５）の１つの電線（２６０）が導電性コア（２５５）の上面に接触するステップとを含む。 （もっと読む）

【課題】破壊検査をしなくても、形成された貫通孔に係る良否の状態を推定することができ、貫通電極の品質が保証された半導体装置を提供する。
【解決手段】本発明に係る半導体装置１は、半導体基板２の一方の面２ａに配された絶縁層３と、前記絶縁層上に配された導電層３と、前記半導体基板の他方の面２ｂから前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔６と、前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔７と、を少なくとも備えたことを特徴とする。 （もっと読む）

【課題】配線材との密着性が良く、バリア性の高い金属膜をもつ半導体装置、およびその製造方法を提供する。
【解決手段】基板上に絶縁膜、金属からなるバリアメタル膜、及びＣｕ配線金属膜がこの順で積層された積層構造を具備してなり、バリアメタル膜の酸化物のＸ線回折測定による回折強度が、バリアメタル膜とＣｕ配線金属膜との化合物の回折強度の１０倍以下である。 （もっと読む）

【課題】ダマシン法によるＣｕ配線構造の形成において、Ｃｕ−Ｍｎ合金をバリアメタル膜に組み合わせて欠陥の自己修復および密着性の向上を図る際に、Ｍｎの拡散によるＣｕ配線パターンの抵抗増加を抑制する配線の製造方法を提供する。
【解決手段】半導体基板上方に形成された酸素を含む絶縁膜２１と、前記絶縁膜に形成された凹部２１Ｔと、凹部の内壁に形成された高融点金属膜２２と、高融点金属膜上に形成された銅とマンガンと窒素を含む金属膜２３と、金属膜上に形成され、凹部を充填する銅膜２４Ａと、を含む構造とする。 （もっと読む）

【課題】絶縁膜とＣｕを含む配線との間に介在する下地膜であって、特に酸素のバリア性が高い下地膜を含む電子装置を提供する。
【解決手段】電子装置は、凹部の形成された絶縁膜と、凹部内に形成され、Ｃｕを含む配線層と、絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む下地膜とを有する。 （もっと読む）

【目的】膜切れの無い均一なシード膜を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。 （もっと読む）

【課題】小型の半導体装置においても静電容量の大きなキャパシタを配置することが可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、半導体素子８が形成された半導体基板２と、半導体基板２のパッシベーション膜１２を介して配置され１方向に長く形成された開口部４ａを有する平面型のスロットアンテナ４と、スロットアンテナ４と並列接続する共振用キャパシタ１５とを備え、共振用キャパシタ１５はチップ型素子となっている。 （もっと読む）

【課題】チップ裏面に貫通電極および裏面配線を形成すると、貫通電極の一部である裏面配線パッドおよび裏面配線によって、チップ裏面に凸部が形成される。これが原因で、チップ吸着時に空気のリークが起こりチップ吸着力の低下が起きる。
【解決手段】裏面配線パッド４ｄおよび裏面配線４ｅを形成する領域に、あらかじめ凹部１００を形成する。この凹部１００内部に裏面配線パッド４ｄおよび裏面配線４ｅを設ける。これにより、裏面配線パッド４ｄおよび裏面配線４ｅ厚さのため生じる凸部によって、チップ１Ｃ裏面の平坦性が確保され、チップ１Ｃを取り扱う際の吸着力の低下が起きない。 （もっと読む）

【課題】導電パターンと貫通電極の間の抵抗を低くし、かつ貫通電極と裏面電極であるバンプを一体に形成することができる半導体装置を提供する。
【解決手段】この半導体装置において、貫通孔１０２は、基板１００に形成され、導電パターン１２０の下に位置している。絶縁層１１０は、貫通孔１０２の底面に位置している。導電パターン１２０は、基板１００の一面側に位置している。開口パターン１１２は、貫通孔１０２と導電パターン１２０の間に位置する絶縁層１１０に形成されており、周から貫通孔１０２の中心軸までの距離ｒ₃が貫通孔１０２における距離ｒ₁より小さい。開口パターン１１２が設けられることにより、貫通孔１０２の底面に導電パターン１２０が露出している。バンプ３０２は、基板１００の裏面側に位置しており、貫通電極３００と一体に形成されている。 （もっと読む）

ＣＭＯＳイメージセンサにおいて相互接続の層間剥離によるヒルロックタイプのピデフェクトの発生を回避可能なＣＭＯＳイメージセンサの製造方法が開示されている。ＣＭＯＳイメージセンサの製造方法は、第１の金属相互接続を有する基板を準備するステップと、第１の金属相互接続上に中間層の絶縁層を形成するステップと、中間層の絶縁層をエッチングすることにより第１金属相互接続の一部を露光するためのコンタクトホールを形成するステップと、コンタクトホールの内側表面に沿って中間層の絶縁層上にバッファ層を形成するステップと、アニール処理を行うステップと、バッファ層をエッチングすることによりコンタクトホールの側壁にスペーサを形成するステップと、スペーサを有す、中間層の絶縁層の頂面に沿ってバリア金属層を形成するステップと、コンタクトホールがコンタクトプラグで埋められるようにバリア金属層上にコンタクトプラグを形成するステップと、および第２の金属相互接続がコンタクトプラグと接触するように中間層の絶縁層上に第２の金属相互接続を形成するステップとを含む。
（もっと読む）

【課題】デバイスの動作不良や消費電力の増大を抑制できる、金属シリサイド層を有する半導体装置を提供する。
【解決手段】この半導体装置は、シリコンを含み主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面に形成された不純物拡散層ＩＤＬ１，ＩＤＬ２と、不純物拡散層ＩＤＬ２上に形成された金属シリサイドＭＳと、金属シリサイドＭＳ上に順に積層されたシリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１とを備える。半導体装置には、シリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１を貫通して金属シリサイドＭＳの表面に至るコンタクトホールＣＨが形成されている。コンタクトホールＣＨの直下に位置する金属シリサイドＭＳの厚みは、コンタクトホールＣＨの周囲に位置する金属シリサイドＭＳの厚みよりも小さい。 （もっと読む）

【課題】Ｃｕを含む配線について、配線抵抗を低く維持しつつ、しかも、ストレスマイグレーション耐性の劣化を伴うことなく、エレクトロマイグレーション耐性を向上し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された層間絶縁膜３６と、層間絶縁膜３６内に形成されたＣｕより成る配線５０と、層間絶縁膜３６と配線５０の間に形成され、Ｔｉ膜４２とＴａ膜４４との積層膜より成るバリアメタル膜４６とを有し、配線５０表面に、ＴｉとＳｉとを含む界面層５４が形成されている。 （もっと読む）

【課題】基板上の受動素子を用いてインピーダンス制御を行うために、高精度の抵抗部を容易に形成する。
【解決手段】半導体装置１２１の能動面１２１ａの周縁部には、複数の電極パッド２４が配列形成され、半導体装置１２１の能動面全体に保護膜としてのパッシベーション膜２６が形成されており、上述した各電極パッド２４の表面に、パッシベーション膜２６の開口部２６ａが形成されている。パッシベーション膜２６上には、応力緩和性の高い有機樹脂膜が形成される。そのパッシベーション膜２６の表面であって、電極パッド列２４ａの内側には、樹脂突起１２が形成されている。樹脂突起１２は、半導体装置１２１の能動面１２１ａから突出して形成され、略同一高さで直線状に延在しており、電極パッド列２４ａと平行に配設されている。 （もっと読む）

【課題】貫通電極と導電パターンの間で接続不良が生じることを抑制できる半導体装置を提供する。
【解決手段】この半導体装置は、基板１００、層間絶縁膜２６０、導電パターンの一例である配線３４２、貫通電極４４０、及び接続端子の一例であるバンプ９００を備える。層間絶縁膜２６０は、基板１００の表面より上に位置している。配線３４２は、第１の層間絶縁膜２６０の表面に位置している。貫通電極４４０は、基板１００の裏面から層間絶縁膜２６０の表面まで貫通しており、一端が配線３４２に接続している。バンプ９００は基板１００の裏面側に設けられ、貫通電極４４０の他端に接続している。 （もっと読む）

【課題】層間絶縁膜にコンタクトホール有する回路基板を安価に提供する。
【解決手段】多層配線からなる回路基板であって、層間絶縁膜を介し下部電極と上部電極とが接続されるコンタクトホールがマトリックス状に二次元的に配列されている回路基板の形成方法において、二次元的に配列されている所定の形状のペースト吐出領域を有するスクリーン版であって、スクリーン版において近接する３つ以上のペースト吐出領域から吐出した絶縁ペースト同士がダレにより二次元的に接合することによりコンタクトホールが形成されるように印刷を行う印刷工程と、印刷された絶縁ペーストを硬化させる硬化工程とを含むことを特徴とする回路基板の形成方法を提供することにより上記課題を解決する。 （もっと読む）