【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】無機材料を用いてコストの低減を図りながら、応力集中によるクラックを回避しつつ、銅配線を覆うことができるパッシベーション膜を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、層間絶縁膜２５と、層間絶縁膜２５上に突出して形成され、銅を主成分とする材料からなる配線２７と、配線２７を覆うように形成されたパッシベーション膜３０とを含む。パッシベーション膜３０は、配線２７側から順に第１窒化膜３１、中間膜３３および第２窒化膜３２を積層した積層膜からなる。中間膜３３は、第１および第２窒化膜３１，３２とは異なる絶縁材料（たとえば酸化物）からなる。 （もっと読む）

【課題】バリアメタル膜の酸化を十分に抑制することができる半導体装置の製造方法及び成膜装置を提供する。
【解決手段】基板１の上方に導電膜５を形成し、導電膜５を覆う絶縁膜７を形成し、絶縁膜７のエッチングを行って、絶縁膜７に導電膜５の少なくとも一部を露出する開口部５１を形成する。また、還元ガス雰囲気中で開口部５１に紫外線を照射し、開口部５１内に絶縁膜７及び導電膜５に接するバリアメタル膜９を形成し、バリアメタル膜９上に導電膜１０を形成する。 （もっと読む）

【課題】埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能な薄膜の形成方法を提供する。
【解決手段】表面に凹部８を有する被処理体Ｗの表面に薄膜を形成する形成方法において、被処理体の表面に埋め込み用の金属膜１６して凹部を埋め込む埋め込み工程と、金属膜を覆うようにして被処理体の表面の全面に拡散防止用の金属膜１８を形成する拡散防止膜形成工程と、被処理体をアニールするアニール工程とを有する。これにより、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させる。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。更に、その回路基板とその他のチップとを積層して、それらをボンディングワイヤで絶縁基板に支持されないリードへ接続する。 （もっと読む）

【課題】配線溝パターンの深さを精密に制御でき、かつ当該配線溝パターンのダメージ形成を抑制できる半導体装置の製造方法を提供する。
【解決手段】拡散防止膜ＡＤＦ上に、第２の低誘電率膜ＬＯＷＫ２ｃ、第３の低誘電率膜ＬＯＷＫ３ｃ、マスク層となるべき膜がこの順に積層される。マスク層となるべき膜をエッチングし、底面が第３の低誘電率膜ＬＯＷＫ３ｃの表面により構成される配線溝パターンを形成することにより、マスク層ＳＩＯ２ｄが形成される。アッシング処理により第１のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第２の低誘電率膜ＬＯＷＫ２ｃとなるように、配線溝ＴＲＣＨが形成される。充填される銅金属ＣＵａの頂面から第３の低誘電率膜ＬＯＷＫ３ｃまでの層がＣＭＰ法により除去される。上記各低誘電率膜はＦＳＧよりも誘電率が低く、第２の低誘電率膜ＬＯＷＫ２ｃは第３の低誘電率膜ＬＯＷＫ３ｃよりも誘電率が低い。 （もっと読む）

【課題】ビアホール内のコンタクト材料としてカーボンナノチューブ（ＣＮＴ）を用いつつ、ビア抵抗の低減及びプロセスの容易化をはかる。
【解決手段】配線層間のビアにＣＮＴを用いた半導体装置であって、表面にＣｕ配線１７を有する基板上に設けられた層間絶縁膜１９と、層間絶縁膜１９に形成されＣｕ配線１７に接続されるビアホールと、ビアホール内に露出するＣｕ配線１７上に選択的に形成され、Ｃｕ配線１７に対するバリアとなり、且つＣＮＴの成長の助触媒となる第１の金属膜２１と、ビアホール内の少なくとも第１の金属膜２１上に形成された、ＣＮＴの成長の触媒となる第２の金属膜２２と、第１及び第２の金属膜２１，２２が形成されたビアホール内に形成されたＣＮＴ２３と、を備えた。 （もっと読む）

【課題】本発明は、半導体デバイス要素のメタライゼーション及び誘電体材料の不活性化に使用される障壁層に関する。
【解決手段】半導体デバイスメタライゼーション要素用の障壁層は、要素くぼみ中に形成されたシリコン窒化物薄膜とシリコン窒化物薄膜上に形成された耐熱性金属薄膜を供する。デバイス要素は誘電体材料及び誘電体中に形成されたくぼみを含む。くぼみ内の誘電体材料の表面は、制御されたパラメータ下で窒素に露出される。くぼみの内部に隣接した誘電体材料の部分は、シリコン窒化物に変換される。
耐熱性金属は次に、くぼみの側壁に沿って、適合して堆積される。次に、耐熱性金属薄膜上にシード層が堆積され、次にくぼみ内に導電性金属が堆積される。次に、くぼみの外の過剰の金属を除去し、デバイスを平坦化するため、デバイスを研磨する。 （もっと読む）

本願は、半導体デバイス及びその製造方法に関するものである。本発明の半導体デバイスの製造方法は、半導体基板を提供する工程と、半導体基板に、該半導体基板に形成されたゲート絶縁層及び該ゲート絶縁層に形成された犠牲ゲートを含むゲート領域と、ソース／ドレイン領域とを含むトランジスタ構造を形成する工程と、第１の層間絶縁層を堆積し、犠牲ゲートを露出させるように該第１の層間絶縁層に対して平坦化を行う工程と、犠牲ゲートを除去して、リプレースメントゲートホールを形成する工程と、第１の層間絶縁層におけるソース／ドレイン領域に対応する位置に、第１のコンタクトホールを形成する工程と、第１のコンタクトホール及びリプレースメントゲートホールに第１の導電材料を充填して、ソース／ドレイン領域に接触する第１のコンタクト部と、リプレースメントゲートとを形成する工程とを含む。本発明によれば、リプレースメントゲートと第１のコンタクト部は、同一の工程で同じ材料を堆積して形成することができるため、製造プロセスを簡単化できた。
（もっと読む）

【課題】 層間絶縁膜の厚膜化を抑制しつつ、周辺回路領域の配線層数を増加させることのできる光電変換装置を提供する。
【解決手段】 画素領域と、画素領域よりも多くの配線層を有する周辺回路領域とが配された半導体基板と、半導体基板の上部に配された配線部とを有する光電変換装置において、配線部は、第１の配線層と接続する第１の層間絶縁膜に配されたプラグを周辺回路領域に有し、第１の配線層よりも上部に配された第２の配線層と接続する第１の層間絶縁膜に配されたプラグと第２の層間絶縁膜に配されたプラグとを画素領域に有し、
半導体基板に最も近接して配された配線層は、周辺回路領域において第１の配線層であり、画素領域において第２の配線層である。 （もっと読む）

【課題】ボイド、ディッシング、及びエロージョンの発生を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に幅の異なる複数の開口部３６，３７を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層３８を形成し、次いで、第１の成長速度により、シード層の表面を覆う第１のめっき膜７１を形成し、次いで、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜の表面に第２のめっき膜７２を形成し、次いで、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜上に第３のめっき膜７３を形成し、その後、シード層及び第１乃至第３のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第１及び第２のめっき膜よりなる導電部を形成する。 （もっと読む）

【課題】積層される半導体ウェハのそれぞれの性能を十分に発揮して高性能化を図り、且つ量産性、コスト低減を図った、固体撮像装置等の半導体装置とその製造方法を提供する。また、固体撮像装置を備えたカメラ等の電子機器を提供する。
【解決手段】第１の半導体ウェハ３１と、第２の半導体ウェハ４５とを、基板間配線６８で接続する構成とする。基板間配線は、第１の半導体ウェハ３１表面の第１の多層配線層に形成される接続孔６６と、第２の半導体ウェハ４５表面の第２の多層配線層に形成された貫通接続孔６５とに、導電材料が埋め込まれて形成されている。そして、貫通接続孔６５は接続孔６６の直径よりも大きく形成されている。これにより、貫通接続孔６５の構内に導電材料を埋め込む際のボイドの発生を防ぐ。 （もっと読む）

【課題】誘電率が低くかつ金属との密着性に優れた絶縁層を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板（シリコン基板）と、基板上に設けられており、炭素−炭素結合を有し、かつ炭素原子数とシリコン原子数との比（Ｃ／Ｓｉ）が２以上である、多孔質ＳｉＯＣＨ膜１２ｂと、多孔質ＳｉＯＣＨ膜１２ｂに設けられた凹部と、凹部を埋め込むように設けられた金属膜（Ｃｕ膜２２ｂ）と、Ｃｕ膜２２ｂと接しており、凹部内の多孔質ＳｉＯＣＨ膜１２ｂの表面に設けられた、改質層３１ｂと、を備え、改質層３１ｂは、多孔質ＳｉＯＣＨ膜１２ｂの内部と比較して、Ｃ／Ｓｉ比が小さく、かつＯ／Ｓｉ比が同等である。 （もっと読む）

【課題】誘電率の低い絶縁膜であって、半導体装置の製造においてＣＭＰ法により当該絶縁膜上の膜を好適に除去することができるとともに、キャップ層を備えておらず、かつ、信頼性に優れた半導体装置の製造に好適に用いることができる絶縁膜を提供すること。
【解決手段】本発明の絶縁膜は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含む組成物を用いて形成された絶縁膜であって、０．０３〜２０μｍの膜厚を有し、ナノインデンターを用いて、膜厚の２分の１以上の最大押し込み深さにおいて、弾性率測定変位を膜厚の１０分の１とする測定から求められる弾性率が、４．０ＧＰａ以上であることを特徴とする。 （もっと読む）

【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。 （もっと読む）

【課題】シェアードコンタクトを備えた半導体装置において、コンタクトホールの開口不良やコンタクト抵抗の増大を防止しつつ、接合リーク電流の発生に起因する歩留まりの低下を防止する。
【解決手段】半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。シェアードコンタクトは、ソース／ドレイン領域１０６とは接続し且つゲート電極１０３とは接続しない下層コンタクト１１３と、下層コンタクト１１３及びゲート電極１０３の双方に接続する上層コンタクト１１８とを有する。 （もっと読む）

【課題】絶縁膜の比誘電率を容易かつ十分に低下させる。
【解決手段】半導体装置の製造方法では、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン化合物原料を混合した後で気化する。又は、それら２種類以上の有機シロキサン化合物原料の混合と気化とを一度に行うことによって、気化ガスを生成する。そして、その気化ガスをキャリアガスとともに反応炉に輸送する。そして、反応炉にてその気化ガスを用いたプラズマＣＶＤ法又はプラズマ重合法によって多孔質絶縁膜を成膜する。 （もっと読む）

【課題】小型化が可能な半導体装置を提供する。
【解決手段】半導体装置において、第１の導電性材料からなる第１のコンタクトと、第２の導電性材料からなり、下端部が第１のコンタクトの上端部に接続された第２のコンタクトと、第３の導電性材料からなり、下面が第１のコンタクトの下面よりも上方に位置し、上面が第２のコンタクトの上面よりも下方に位置し、第１及び第２のコンタクトから離隔した中間配線と、を設ける。そして、第２の導電性材料に対する第１の導電性材料の拡散係数は、第２の導電性材料に対する第３の導電性材料の拡散係数よりも小さい。 （もっと読む）

【課題】バリアメタルのステップカバレッジを向上させるボーダレスコンタクト構造を有する半導体装置を提供する。
【解決手段】低抵抗金属層と高融点金属元素を含む第１のバリアメタル膜を順次積層した構造の配線パタ―ン４２Ａと、配線パタ―ンを覆う層間絶縁膜４３と、層間絶縁膜中に形成され、配線パタ―ンの上面の一部と側壁面の一部を露出し、さらに配線パタ―ンに、露出上面および露出側壁面を連結して形成された斜面をも露出斜面４２ｄとして露出するビアホール４３Ａと、ビアホールの側壁面、露出上面および露出側壁面、さらに前記露出斜面に形成された、少なくとも低抵抗金属層の構成元素および高融点金属元素を含む導電性側壁膜４３ｂと、導電性側壁膜を覆い、高融点金属元素を含む第２のバリアメタル膜と、前記第２のバリアメタル膜を介して充填し、前記第２のバリアメタル膜に接する導電性プラグと、を含む。 （もっと読む）