【課題】配線構造における電気特性の向上を図る。
【解決手段】カーボンナノチューブ配線の製造方法は、第１導電層２００上に、絶縁膜１８を形成し、前記絶縁膜内に、前記絶縁膜を貫通するホール４０を形成し、前記ホール内の底面の前記第１導電層上および前記ホール内の側面の前記絶縁膜上に、触媒下地膜１９を形成し、前記ホール内の側面の前記触媒下地膜上に、触媒不活性膜２０を形成し、前記ホール内の底面の前記触媒下地膜上および前記ホール内の側面の前記触媒不活性膜上に、触媒膜２１を形成し、前記ホール内の底面の前記触媒膜上から複数のカーボンナノチューブ２２を成長させる。 （もっと読む）

【課題】ビア配孔内に形成したカーボンナノチューブを埋め込む埋め込み膜が基板に均一に形成されないため基板の平坦化処理工程において層間絶縁膜が不均一に研磨されて、下層配線と上部電極がビア配線以外で電気的につながってしまう場合が発生する。
【解決手段】半導体基板における層間絶縁膜内のビアホール内にカーボンナノチューブを形成した後、基板全体をフッ化処理することにより、カーボンナノチューブが存在するビアホールにのみ埋め込み膜が形成され、その後に基板全体の平坦化処理のために基板を研磨する工程において、層間絶縁膜が局所的に研磨されることを防止する。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】ダマシン構造を有するＣｕ配線において、バリア膜の拡散防止機能を低下させずにＣｕ配線内のＣｕの埋め込み性を改善し、半導体装置の歩留まりおよび信頼性を向上する。
【解決手段】ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。これにより、Ｃｕシード膜９ａを電極として電界メッキ法によりＣｕ膜９を形成した際に、配線溝Ｇ２およびビアホールＶ２内に空隙が形成されることを防ぐ。 （もっと読む）

【課題】特性が良好なトランジスタを提供する。
【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。 （もっと読む）

【課題】ビアに位置ずれが生じても、ビアがエアギャップにつながることを抑制できるようにする。
【解決手段】複数の配線２４０は例えばＣｕ配線であり、互いに平行に延伸している。側壁絶縁膜２１２は、複数の配線２４０それぞれの側壁に形成されている。エアギャップは、複数の配線２４０それぞれの相互間に形成され、複数の側壁絶縁膜２１２の間に位置している。絶縁膜３０２は、複数の配線２４０上、複数の側壁絶縁膜２１２上、およびエアギャップ２１４上に形成されている。ビア３４４は絶縁膜３０２を貫通しており、いずれかの配線２４０に接続している。そして側壁絶縁膜２１２は、絶縁膜３０２がエッチングされる条件では絶縁膜３０２よりエッチングレートが低い材料により形成されている。 （もっと読む）

【課題】ＣＭＰ法による研磨のばらつきを抑制できる半導体装置の製造方法を提供する。
【解決手段】ウェハ１の周辺領域２の第３層間絶縁膜に、ダミーパターン４１を形成する。ダミーパターン４１は、ウェハ１の接線及び法線に交差する斜パターン４２と、斜パターン４２に連結され、ウェハ１の周方向に延びる分離パターン４３とを有する。配線溝に導電性材料を埋め込んだ後に、ＣＭＰ法により余分な導電性材料を除去するときは、ダミーパターン４１に形成された溝を通って研磨剤が分散されるので、導電性材料や第３層間絶縁膜の研磨量が均一になる。 （もっと読む）

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置の製造方法は、基板の上方に絶縁膜を形成する工程と、絶縁膜を貫通する第１の溝及び絶縁膜の内部で終端する第２の溝を絶縁膜に形成する工程と、絶縁膜の内部で終端する配線溝を絶縁膜に形成する工程と、第１の溝の表面及び配線溝の表面に第１の金属膜を形成するともに、第２の溝の上方を覆うように第１の金属膜を形成する工程と、第１の溝及び配線溝に第２の金属膜を埋め込む工程と、を備える。 （もっと読む）

【課題】集積化が進む配線基板、又は半導体装置において、導通不良を軽減する。信頼性の高い配線基板、又は半導体装置を歩留まり良く作製する。
【解決手段】多層配線構造を有する配線基板、又は半導体装置において、該配線に用いる導電層の接続構造に曲面を有する導電層を用いる。周囲の絶縁層の除去によって露出された下層の導電層の先端部は曲面であり、下層の導電層上に積層する上層の導電層の被覆性を良好とすることができる。曲面な表面を有するレジストマスクを用いて導電層をエッチング加工することによって曲面な表面を有する導電層を形成する。 （もっと読む）

【課題】ディッシング及び埋め込み不良のないパッド構造を短時間で安定して形成する。
【解決手段】基板１００上に形成された第１の絶縁膜１０８Ｂに、複数のパッド配線１０９ｐを含むパッドが形成されている。第１の絶縁膜１０８Ｂ上に、前記パッドの少なくとも一部分の上に位置する開口部を有する第２の絶縁膜１１０が形成されている。複数のパッド配線１０９ｐのうち互いに隣り合う配線同士を電気的に接続するように配線接続部１０９ｑが設けられている。各パッド配線１０９ｐの幅Ｗ１は、各パッド配線１０９ｐの高さよりも小さく且つ配線接続部１０９ｑの幅Ｗ３よりも大きい。 （もっと読む）

【課題】機械的強度および密着力に優れた低誘電率の層間絶縁層を有する半導体装置を提供すること。
【解決手段】基板上に形成された、ＳｉＯ_２骨格を含む第１の多孔質層６と、第１の多孔質層６の直上に形成された、ＳｉＯ_２骨格を含む第２の多孔質層７と、第１の多孔質層６に埋め込まれたビア１０と、第２の多孔質層７に埋め込まれた配線１１と、を有し、第１の多孔質層６の孔密度ｘ_１は４０％以下であり、第２の多孔質層７の孔密度ｘ_２は、（ｘ_１＋５）％以上である半導体装置を提供する。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方法を提供することを目的の一とする。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、酸化物半導体膜上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲート電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配線を形成する、半導体装置の作製方法である。 （もっと読む）

【課題】 暗電流やリーク電流の発生を抑制することが可能な固体撮像装置を提供する。
【解決手段】 固体撮像装置は、光電変換素子が主面に配された第１基板と、導電体を含む第１の接合部を有する第１配線構造と、周辺回路の一部が主面に配された第２基板と、導電体を含む第２の接合部を有する第２配線構造と、を有する。そして、第１基板と、第１配線構造と、第２配線構造と、第２基板とがこの順に配置されるように第１の接合部及び第２の接合部とが接合されている。そして、第１の接合部の導電体と、第２の接合部の導電体とは、導電体に対する拡散防止膜で囲まれている。 （もっと読む）

【課題】研磨工程を含む新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜に、第１の深さを有するダミー溝と、第１の深さよりも深い第２の深さを有する配線溝と、配線溝の底面に配置されるビアホールとを形成する凹部形成工程と、ダミー溝内、配線溝内、ビアホール内、及び絶縁膜上方に、導電材を堆積させる工程と、絶縁膜上方の導電材を研磨除去する工程とを有する。 （もっと読む）

【課題】半導体素子のビア構造物及び導電構造物を提供する。
【解決手段】前記ビア構造物は、平坦部及び突出部を含む表面を有する。前記導電構造物は前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない。例えば、前記導電構造物は前記平坦部上のみに形成されて前記突出部上には全く形成されない。これによって、前記導電構造物と前記ビア構造物との間に高品質の接続を形成することができる。 （もっと読む）

【課題】半導体装置の歩留まりと信頼性を向上させる。
【解決手段】配線凹部に埋め込まれた部分以外のバリアメタル膜３ｂ上のＣｕ膜５ｂを化学機械研磨によって除去する。そして配線凹部内のＣｕ膜５ｂ上に、添加元素からなる層６ｂを形成する。添加元素を層６ｂからＣｕ膜５ｂ中に拡散させて、Ｃｕ表面、及びＣｕ結晶粒の粒界及び該粒界近傍の位置においてＣｕ結晶粒内部よりも添加元素の濃度が高い界面及びその近傍を形成するとともに、Ｃｕ膜５ｂ中の酸素を層６ｂにゲッタリングさせる。その後、余剰な層６ｂを除去し、さらに絶縁膜上のバリアメタル膜３ｂを除去する。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】歩留まりに優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板と、基板上に形成されており、配線および絶縁層により構成された配線層が複数積層された多層配線層と、平面視において、基板内の記憶回路領域に形成されており、多層配線層内に埋め込まれた少なくとも１以上の容量素子および周辺回路を有する記憶回路と、平面視において、基板内の憶回路領域とは異なる領域である論理回路領域に形成された論理回路と、を備え、容量素子は、下部電極、容量絶縁膜、上部電極、埋設電極および、上部接続配線で構成されており、上部接続配線と埋設電極とは、同一の材料かつ一体に構成されており、上部接続配線と下部電極との間には、論理回路を構成する前記配線が少なくとも１以上設けられており、上部接続配線の上面と、上部接続配線と同じ配線層に形成された論理回路を構成する配線の上面とが、同一面を構成する。 （もっと読む）

【課題】微小なコンタクトホールを形成し、集積回路を微細化することを目的とする。
【解決手段】スイッチング素子および各配線を覆う層間絶縁膜１１１として有機材料を用い、且つ、金属膜１１２のマスクを用い、ドライエッチング法によってコンタクトホールを形成し、配線１１４を形成する。 （もっと読む）

【課題】積層される半導体基板同士が、貫通孔の内部に埋め込まれる導電体により、電気的に良好に接続される半導体装置を提供する。
【解決手段】第１半導体基板ＳＣＰは、主表面を有する基板ＳＵＢと、基板ＳＵＢ内および基板ＳＵＢ上に形成された半導体素子ＴＲと、半導体素子ＴＲに電気的に接続された配線ＭＴＬと、基板ＳＵＢの主表面であり、互いに対向する第１主面と第２主面とを貫通し、配線ＭＴＬに達する貫通孔の内部に形成された導電層ＴＳＶとを有する。第１半導体基板ＳＣＰと第２半導体基板ＳＣＰとが積層され、導電層ＴＳＶは第２半導体基板ＳＣＰの配線ＭＴＬと電気的に接続される。導電層ＴＳＶの第２主面では、貫通孔の端部の周囲には凹部ＤＵＭが形成され、凹部ＤＵＭの底壁面は基板ＳＵＢの内部に存在する。導電層ＴＳＶを構成する導電材料ＣＵが凹部ＤＵＭの内部に充填される。 （もっと読む）