【課題】配線形成後に５００℃以上の高温プロセスが存在する場合に適用可能なＣｕ配線を形成すること。
【解決手段】５００℃以上の温度の処理をともなう後工程が施されるＣｕ配線の形成方法は、表面にトレンチおよび／またはホールを有する基板上の少なくともトレンチおよび／またはホールの底面と側面に、Ｃｕの格子面間隔との差が１０％以内の格子面間隔を有する金属からなる密着膜を形成する工程と、密着膜の上に前記トレンチおよび／またはホールを埋めるようにＣｕ膜を形成する工程と、 Ｃｕ膜形成後の基板に３５０℃以上のアニール処理を行う工程と、Ｃｕ膜を研磨してＣｕ膜のトレンチおよび／またはホールに対応する部分のみを残存させる工程と、研磨後のＣｕ膜にキャップを形成してＣｕ配線とする工程とを有する。 （もっと読む）

半導体基板に集積された回路と、基板と、ヒートシンクとしての支持体と、基板および支持体をはんだ付けにより接続する熱伝導性接続部とを備えた電子モジュールを提案する。ここでは、基板で用いられる後面金属化部として、まず第１の厚いＡｕ層（２３）、ついでバリア層（２４）、最後に第２の薄いＡｕ層（２５）が堆積される。バリア層の材料は、はんだ付け過程において、第２のＡｕ層の領域のＡｕＳｎ液相のＳｎないしＡｕＳｎが第１のＡｕ層（２３）へ浸入することを阻止するように選定される。また、基板の貫通孔にも、後面金属化部の積層体が堆積される。ここで、第２のＡｕ層の表面は、バリア層から拡散する材料によって、はんだ付け材料に対する低減された濡れ性を有する。
（もっと読む）

【課題】めっき動作を動的に制御することの可能な電気めっき方法を提供すること。
【解決手段】ウェハ２０上に銅層を形成する方法は、ウェハ２０を電気めっきチャンバ１０内に配置する段階であって、電気めっきチャンバ１０が少なくとも一つの電気コンタクト１８を通じてウェハ２０に電気的に接続される制御システム３４を有し、制御システム３４がウェハ２０に電力を提供する、段階と、ウェハ２０に給電して、ウェハ２０上に銅を電気めっきする段階と、電気めっき中にウェハ２０の電気特性を監視して、電気めっきチャンバ１０内の条件を変更すべきときを判断する段階とを備える。 （もっと読む）

【課題】スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体素子を有する半導体基板１と、半導体基板１の上方に形成され、配線１０ａ、１０ｂ、１０ｃ、１０ｄ、配線１０ｃ、１０ｄの周囲のエアギャップ１０１、およびエアギャップ１０１に連続するスルーホール１０２含む配線構造と、スルーホール１０２下に形成されたスルーホールストッパー１０３と、を有する。 （もっと読む）

【課題】電気的抵抗が低い相互接続構造、および、かかる相互接続構造を形成する方法を提供する。
【解決手段】相互接続構造は、少なくとも１つの開口を含む誘電物質を含む。少なくとも１つの開口内には、任意のバリア拡散層、結晶粒成長促進層、凝集めっきシード層、任意の第２のめっきシード層、および導電性構造が配置される。典型的にはＣｕである金属含有導電性物質を含む導電性構造は、バンブー微細構造を有し、平均グレイン・サイズが０．０５ミクロンよりも大きい。いくつかの実施形態では、導電性構造は、（１１１）結晶方位を有する導電性結晶粒を含む。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】信頼性の高い半導体基板上の回路基板を低コストで供給する。
【解決手段】開口部１０１を介してチップ取り出し電極２を含む半導体基板１の一部表面が露出するようメタルマスク１００を半導体基板１に被せ、イオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、半導体基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、半導体基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】Cu-Ti系スパッタ膜を従来よりも低い温度で熱処理しても、配線表面にTi系自己拡散バリア膜を形成できるようにする。
【解決手段】極薄のTi系膜を第一の膜２として基材１上に形成した後、Ti系材料のTi系材料とCu系材料との傾斜構造を持つ複合膜を第二の膜３として形成し、その上にCu系電極となる第三の膜４を形成することにより、３層構造の前駆体を形成する。この前駆体を450℃以下で熱処理することで、Ti系バリア膜を有するCu系電極を形成することが可能となる。 （もっと読む）

【課題】ハイブリッド誘電体を有する拡張型バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造を提供すること。
【解決手段】ビア・レベルでの層間誘電体（ＩＬＤ）は、ライン・レベルでのＩＬＤとは異なることが好ましい。好ましい実施形態では、ビア・レベルのＩＬＤを低ｋ ＳｉＣＯＨ材料で形成し、ライン・レベルのＩＬＤを低ｋポリマー熱硬化性材料で形成する。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】ハードマスク膜による焦点深度のマージンの低下及びアライメントマークの視認性の低下を防ぎ、且つ、セルフアラインドビアの形成を可能とすることにより、配線同士のショートによる歩留まりの低下を防止すると共に、配線同士の絶縁性を高め、その信頼性を向上させるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に、少なくとも１層の絶縁膜を含む層間絶縁膜１２を形成し、層間絶縁膜１２の上部に第１のマスク膜１６を埋め込むように形成し、層間絶縁膜１２及び第１のマスク膜１６の上に第２のマスク膜１７を形成し、第２のマスク膜１７を用いて、層間絶縁膜１２にビアホール１９を形成し、第１のマスク膜１６を用いて、層間絶縁膜１２に配線溝２０を形成し、ビアホール１９及び配線溝２０に導電性材料を埋め込むことにより、ビア及び配線を形成する。 （もっと読む）

【課題】製造工程数や面積の増大を招くことなく、金属薄膜抵抗の抵抗率を異ならせる素子構造を提案する。
【解決手段】基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜５が配置されている。また、抵抗膜５の厚さ方向の少なくとも一方の他の導電膜配置階層に、水素吸蔵金属３が、抵抗膜５と絶縁された状態で、かつ金属抵抗膜の少なくともコンタクトエッジ間の領域の全域と平面視で重なる位置と大きさで配置されている。 （もっと読む）

【課題】同一の半導体基板上に容量素子を備えたメモリ回路部と論理回路部を有する半導体集積回路装置において、論理回路部のみからなる半導体集積回路装置と完全互換の配線設計パラメーターを確保し、かつ微細化が進んでもセル容量を確保する。
【解決手段】容量素子を備えたメモリ回路部と論理回路部を同一の半導体基板上に有する半導体集積回路装置において、論理回路部に形成される多層配線を絶縁分離する層間絶縁膜の少なくとも複数の配線層にまたがる領域に該容量素子を埋め込むことで、該容量素子の接続に必要な配線をすべて論理回路部の多層配線で構成することにより、論理回路部の設計パラメーターを、該メモリ回路部を有しない半導体集積回路装置と完全に同一とする。また多層配線の複数層に渡るように該容量素子を配置させることで該容量素子の高さを確保し、スケーリングが進んでも必要な容量値を確保する。 （もっと読む）

【課題】半導体基板表面を活性化するための溶液及びプロセスの提供。
【解決手段】本発明は、その後の工程で無電解法により金属層を堆積させて被覆できるように、ポリマーから形成される少なくとも１つの領域を含む基板表面を活性化するための溶液及びプロセスに関する。また、本発明によれば、この組成物は、Ａ）１以上のパラジウム錯体から形成される活性化剤と；Ｂ）少なくとも２つのグリシジル官能基及び少なくとも２つのイソシアネート官能基を含む各化合物から選択される１以上の有機化合物から形成される結合剤と；Ｃ）上記活性化剤及び上記結合剤を溶解可能な１以上の溶媒から形成される溶媒系とを含有する。用途：特に集積回路、とりわけ３次元集積回路、などの電子デバイスの製造。 （もっと読む）

【課題】従来の半導体装置では、基板裏面側のプラズマ処理により、基板表面側の電極が変色し、ＳｉＮ膜がプラズマ処理されてしまう問題があった。
【解決手段】本発明の半導体装置では、シリコン基板２の裏面側に裏面電極１３を配置し、その裏面電極１３を構成するＡｌ層１４は、シリコン基板２上に直接配置される。そして、Ａｌ層１４は、シリコン基板２とＡｌスパイクを形成することで、シリコン基板２と裏面電極１３との接着性が向上される。この構造により、シリコン基板２へのプラズマ処理が不要となり、シリコン基板２の表面側のパッド電極１２が変色し、ジャケット膜１０がプラズマ処理されることを防止できる。 （もっと読む）

【課題】ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【解決手段】金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリア線６が配設されていることを特徴とする半導体装置及びその埋め込み配線の製造方法。 （もっと読む）

【課題】異なる基板に形成された電極同士を接合する場合、合わせずれが発生しても、電極抵抗の上昇や電流リーク等の発生を、層間容量を大きくせず防止する。
【解決手段】第１基板１１上の第１層間絶縁膜１２に形成された第１溝１３内に第１金属電極１５が埋め込まれた第１基板１１と、第２基板上の第２層間絶縁膜に形成された第２溝内に第２金属電極が埋め込まれた第２基板を用意し、第１層間絶縁膜１２、第２層間絶縁膜、側のそれぞれに第１拡散防止層１６、第２拡散防止層、を形成する工程と、第１金属電極１５、第２金属電極、を対向して接合する際に、第１金属電極１５、第２金属電極、のそれぞれの形成領域内の第１拡散防止層１６、第２拡散防止層、のそれぞれに第１開口部１７、第２開口部、を形成する工程と、第１開口部１７、第２開口部、を対向させて熱処理を行い、第１金属電極１５、第２金属電極、を熱膨張によって接合させる工程を有する。 （もっと読む）

【課題】従来の半導体装置は、通常のコンタクトとシェアードコンタクトとを同時に形成することが難しくなり、接合リーク不良やコンタクト抵抗の上昇が発生する等の課題があった。
【解決手段】ロジックＳＲＡＭ部のゲート配線６の側壁に形成するサイドウォール９と、拡散層１１の表面に形成するシリサイド層１３とゲート配線６のシリサイド層１５とを電気的に接続するドープトポリシリコン１８と、ドープトポリシリコン１８と第１層アルミ配線とを電気的に接続するＷプラグ２６と、ロジックＳＲＡＭ部の拡散層１１の表面のシリサイド層と第１層アルミ配線とを電気的に接続するＷプラグ２５とを備えるものである。 （もっと読む）

【課題】製造プロセスの工程数を少なくし得ると同時に低い接続抵抗を実現し得る構造を持つ半導体装置の製造方法を提供する。
【解決手段】この製造方法は、セルトランジスタの拡散領域２０６Ａ，２０６Ｃ，２０６Ｄ，２０６Ｆに達する第１のコンタクトホールと、セルトランジスタの拡散領域２０６Ｂ，２０６Ｅに達するビット線コンタクトホールと、このビット線コンタクトホールに連通する配線溝とを第１の絶縁膜２０８Ｐに埋め込み形成する。また、これら第１のコンタクトホール、ビット線コンタクトホールおよび配線溝に導電性材料を埋め込むことでそれぞれ第１のコンタクトプラグ２１０Ａ〜２１０Ｄとビット線コンタクト２１１Ｂ，２１１Ｆとを形成し、第１のコンタクトプラグ２１０Ａ〜２１０Ｄを、第２の絶縁膜２１２に形成された開口部を介して、第３の絶縁膜２１４Ｐに形成されたキャパシタと電気的に接続する。 （もっと読む）