【課題】応力が加わった場合であっても、抵抗値が変動しない構造を備える半導体装置およびその製造方法を提供することにある。
【解決手段】半導体装置内のパッシベーション膜ＳＮ１２と最上層アルミ配線Ｍとの間の領域に、金属抵抗素子層Ｒｍを形成している。これにより、パッケージング工程以降のモールド応力による抵抗値の変動が少ない高精度抵抗素子が実現でき、高精度なアナログ回路を形成することができる。 （もっと読む）

【課題】電極パッドからの水分の拡散を防止できると共に、絶縁膜の薄膜化及び低誘電率化に対応できるようにする。
【解決手段】半導体装置は、半導体基板１１の上方に形成され、外部との電気的な接続を取る接続部２５である電極パッドと、半導体基板と接続部との間に積層された絶縁膜１４等にそれぞれ形成され、上層の配線３４が接続部と接続された複数の第１配線層及び該第１配線層同士を接続するビア３１よりなる積層構造体２７と、複数の絶縁膜に積層構造体の周囲を隙間なく囲むように形成され、複数の第２配線層４０等及び該第２配線層同士を線状に接続するラインビア４１よりなるリング構造体２８と、接続部と内部回路とを電気的に接続する引き出し配線３２Ａとを有している。積層構造体とリング構造体とは複数の第１配線層の少なくとも１つによって互いに接続されており、引き出し配線はリング構造体と接続されている。 （もっと読む）

【課題】層間絶縁膜を除去するエッチング中に、異常エッチングを防止する。エッチング工程において加わる水圧や風圧によりガードリングの形状が変形して剥離し、欠陥が発生することを防止する。
【解決手段】半導体装置は、メモリセル領域を囲むように設けられたガードリングと、ガードリングの外側に設けられた周辺回路領域と、ガードリング及び周辺回路領域上に設けられた支持体膜と、周辺回路領域内に設けられたコンタクトプラグとを有する。ガードリングとコンタクトプラグは、同一の導電材料から構成される。 （もっと読む）

【課題】ワイヤボンディング接続されるパッケージに搭載される場合のワイヤ長を短くできる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１００は、シリコン基板１０３の内部素子領域１５３に形成された複数の素子と、シリコン基板１０３上に形成される配線層１２０と、配線層１２０を貫通し、内部素子領域１５３を囲む環状のシールリング１０１と、内部素子領域１５３の上方、かつ、配線層１２０上に形成され、複数の素子に含まれる第１素子と接続されるパッド１０２と、シールリング１０１上に形成され、当該シールリング１０１と接続されたパッド１０２ａとを備える。また、シールリング１０１は、複数の素子に含まれる第２素子と接続されている。 （もっと読む）

【課題】エレクトロマイグレーションによる配線寿命の劣化を抑えると共に、配線間の抵抗が増加するのを抑えることができる半導体素子の製造方法及び半導体素子を提供する。
【解決手段】半導体素子は、半導体回路が形成された回路層１０上に形成された絶縁膜２０上に予め定めた配線パターンで形成された金属配線が、バックフロー効果を有する予め定めた長さに分割された複数の分割配線３４Ａ〜３４Ｄから成り、かつ、各分割金属配線間にバリアメタル３６が形成された構成となっている。 （もっと読む）

【課題】放熱性が向上した半導体装置およびその製造方法の提供。
【解決手段】第１の辺を有する第１の面を有する半導体基板１０と、前記半導体基板上に設けられた電極１４と、前記電極の上に位置する第１の開口部２４を有する第１の絶縁層１６と、前記第１の絶縁層の上であって、前記電極の少なくとも一部を避けて設けられた樹脂層２０と、前記樹脂層の上に設けられた第１の部分３１と、前記第１の部分と前記電極とを電気的に接続する第２の部分３２と、前記第１の部分または前記第２の部分と電気的に接続する第３の部分３３と、を有する導電層と、前記導電層の前記第２の部分を覆うように設けられ、前記導電層の前記第１の部分の少なくとも一部の上に位置する第２の開口部４１を有し、かつ、前記導電層の前記第３の部分を避けて設けられた第２の絶縁層４０と、前記導電層の前記第３の部分は、前記第１の面の前記第１の辺と、前記第２の絶縁層との間に位置する。 （もっと読む）

【課題】半導体素子の電極パッド間の距離の縮小や半導体素子のサイズを拡大することなく多ピン化への対応が可能となり、回路コア部の電源の出力電圧が降下するＩＲドロップ現象を防止することができる半導体装置を提供する。
【解決手段】半導体素子３の回路形成領域４の外周部に外周部電極パッド５が形成され、各外周部電極パッド５に外周部バンプ１０が形成され、回路形成領域４の範囲内に内部電極パッド１４が形成され、内部電極パッド１４に内部バンプ１６が形成され、フリップチップ実装により、半導体素子３と半導体基板との間にエポキシ系樹脂材を介在させて、各外周部および内部バンプ１０，１６と半導体基板の各配線電極部とが接続される。 （もっと読む）

【課題】パターン不良を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成し、側壁パターンを前記第二のパターンの側壁に形成し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する。 （もっと読む）

【課題】従来の半導体装置では、パッケージ端部の樹脂層の一部が剥離し、耐湿性が悪化するという問題があった。
【解決手段】本発明の半導体装置では、シリコン基板２の一主面側に再配線層５、５Ａと剥離防止層６が配置され、それらを被覆するように樹脂層３が形成される。剥離防止層６は、再配線層５、５Ａの無配置領域であり、半導体装置１の外周端部近傍に配置されることで、樹脂層３の樹脂量が低減される。この構造により、樹脂層３の熱収縮力に起因する樹脂の反り上がりが防止し、樹脂層３が、シリコン基板２上から剥離することが防止され、半導体装置１の耐湿性が向上される。 （もっと読む）

【課題】ヒューズの線幅の縮小化を図ることが可能な半導体装置を提供する。
【解決手段】この半導体装置１では、ヒューズＦＵに隣接してダミーヒューズＤＦＵを設け、ヒューズＦＵおよびダミーヒューズＤＦＵの各々の配線幅を最小線幅に設定し、ヒューズＦＵおよびダミーヒューズＤＦＵの間隔を最小間隔に設定した。したがって、ＯＰＣによってヒューズＦＵおよびダミーヒューズＤＦＵの露光条件が最適化されるので、最小線幅のヒューズＦＵを形成することができる。 （もっと読む）

【課題】フォトリソグラフィ法の露光解像限界未満のラインアンドスペースパターンとなる被加工膜のパターンの上層に、その被加工膜のパターンと接続するコンタクトを容易に形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に形成された第２の膜１４を、複数の線状部とそれぞれの線状部の一端に形成された線状部よりも幅の広い端部を有するパターンへと加工し、このパターンをスリミングして第１のパターン１６を形成し、第１のパターン１６の端部１４１ａ上を横断する第１の開口１８０を有する第２のパターンを形成し、第１の開口１８０内に露出する第２の膜１４をエッチングし、端部１４１ａを線状部１４０ａに近い第１の端部１４２ａと、線状部１４０ａと遠い第２の端部１４３ａとに分割することを含む。 （もっと読む）

【課題】パッドピッチに対応させてプローブ針の間隔を狭くすることができるようにする。
【解決手段】この半導体装置は、絶縁膜１１０上に形成されたパッド１２０と、パッド１２０に形成された凹部１２１と、凹部１２１内に形成された金属層１２２とを備える。パッド１２０は接続領域１２６及びプローブ領域１２４を備えている。接続領域１２６にはボンディングワイヤやバンプなどの接続部材が接続される。プローブ領域１２４は、半導体検査装置のプローブ針が接する領域である。そして金属層１２２はプローブ領域１２４に設けられている。パッド１２０は矩形であり、プローブ領域１２４は、パッド１２０のうち半導体装置の内側を向いている辺を含むように形成されている。金属層１２２は、パッド１２０よりもイオン化傾向の小さい金属により形成されている。 （もっと読む）

【課題】ＷＣＳＰの再配線を用いて、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ、特性劣化を防止できる半導体装置を提供する。
【解決手段】２以上の回路ブロック１、２が形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子３ａ〜３ｅ、４ａ〜４ｅが先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロック１、２の電極端子とを接続する再配線１２ａ、１２ｂ、１６ａ、１６ｂとが樹脂封止された封止樹脂層とを備える半導体装置において、前記２以上の回路ブロック１、２のうち少なくとも１つの回路ブロック１、２では、接地用の前記電極端子と接地用の前記外部端子３ａ〜３ｅ、４ａ〜４ｅとを接続する前記再配線１２ａ、１２ｂ、１６ａ、１６ｂが自回路ブロック１、２の形成領域の全部または一部を覆うように設けられている。 （もっと読む）

【課題】半導体装置のパターン構造物及び半導体装置のパターン構造物の形成方法を提供すること。
【解決手段】半導体装置のパターン構造物は、延長ラインと延長ラインの端部に連結されるパッドとを具備する。パッドは、延長ラインの幅より広い幅を有することができる。パッドは、パッドの側部から延長する突出部を含むことができる。パターン構造物は、単純化された工程を通じて製造されることができ、微細パターンとパッドを含む多様な半導体装置に適用することができる。 （もっと読む）

【課題】スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体素子を有する半導体基板１と、半導体基板１の上方に形成され、配線１０ａ、１０ｂ、１０ｃ、１０ｄ、配線１０ｃ、１０ｄの周囲のエアギャップ１０１、およびエアギャップ１０１に連続するスルーホール１０２含む配線構造と、スルーホール１０２下に形成されたスルーホールストッパー１０３と、を有する。 （もっと読む）

導電性コイルの製作方法。この方法は、コイル、通常、平面らせん状の導電性コイルを製作するために半導体製造プロセス（例えばＴＳＶ）を使用することを含む。 （もっと読む）

【課題】プローブ痕上にレジスト膜及び表面保護膜が形成されないなどの不具合が生じるのを抑えることが可能な半導体装置を提供する。
【解決手段】本発明の半導体チップは、半導体集積回路と、半導体集積回路と電気的に接続され、表面に突起部１２を有する検査用パッド２０１とが同一面上に設けられた半導体基板を備え、半導体集積回路の検査時に、プローブが検査用パッド２０１と接触した状態で検査用パッド２０１の表面を押し出し、検査用パッド２０１の表面には、検査時にプローブにより押し出された検査用パッド２０１の一部が突起部１２と接するようにプローブ痕６１として形成され、突起部１２の幅は、プローブ痕６１の幅よりも狭い。 （もっと読む）

【課題】ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【解決手段】金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリア線６が配設されていることを特徴とする半導体装置及びその埋め込み配線の製造方法。 （もっと読む）

【課題】上層の配線が導電体や不純物拡散層からずれていても、上層の配線を導電体や不純物拡散層に接続することができるようにする。
【解決手段】第１プラグ２１０は第１絶縁層２００に埋め込まれており、不純物拡散層１１０に接続している。第２プラグ３１０は第２絶縁層３００に埋め込まれており、第１プラグ２１０に接続している。第３プラグ４１０は第３絶縁層４００に埋め込まれており、第２プラグ３１０に接続している。第１配線５１０は第３絶縁層４００の表面に位置しており、第３プラグ４１０に接続している。平面視において、第２プラグ３１０は、上面及び底面の幅が第１プラグ２１０及び第３プラグ４１０の上面及び底面の幅がより大きく、かつ中心が、第１プラグ２１０の中心及び第３プラグ４１０の中心の少なくとも一方からずれている。そして第１プラグ２１０の中心は第３プラグ４１０の中心からずれている。 （もっと読む）

【課題】印刷塗布して形成された絶縁膜の絶縁特性を良好に保持した状態で、生産性を向上することが可能なアクティブマトリックスアレイ及びその製造方法を提供する。
【解決手段】下地層３４上に絶縁膜インクを印刷塗布する。印刷塗布された絶縁膜インクに含まれる溶媒が所定の絶縁特性が得られるまで十分に揮発させる前に終了するように絶縁膜インクを焼成して絶縁膜３２を形成する。下地層３４上に形成された絶縁膜３２上に１つ以上の開口部３３を有する導電層３１を形成する。それにより、導電層３１に設けられた開口部３３から絶縁膜３２内に残っている溶媒を揮発させることができるので、導電層３１におおわれた絶縁膜３２の絶縁特性を良好にすることができる。また、絶縁膜３２が十分に揮発する前に、絶縁膜３２上に導電層３１を形成することができるので、生産性を良くすることができる。 （もっと読む）