【課題】各半導体チップの電気接続を確実に行う。製造工程を簡略化することにより、製造コストを低減する。
【解決手段】半導体装置は、積層された３層以上の半導体チップと、各半導体チップ内を厚み方向に貫通するように設けられた貫通電極と、ランド部を有する。ランド部は、各半導体チップ内に貫通電極を囲むと共に貫通電極に接触するように設けられる。半導体装置の製造方法は、積層させた各ウェハを厚み方向に貫通すると共にランド部で周囲を囲まれるように、各ウェハ内にスルーホールを形成する工程と、スルーホール内に貫通電極を形成する工程を有する。 （もっと読む）

【課題】反射型液晶表示装置において、回路素子へ到達する入射光の量を低減するための技術を提供する。
【解決手段】回路素子に電気的に接続された、第１金属層１１２の上に、開口部１２７及び第１スルーホール１２６を有するようにパターニングされた第１絶縁層１１３を形成し、第１絶縁層に、開口部１２７に埋め込まれた金属部１１４及び第１スルーホール１２６に埋め込まれた第１プラグ１１５を形成した後、第２絶縁層１１６を形成する。第２絶縁層１１６の上に、開口部を有するようにパターニングされた第２金属層１１７を形成し、第２金属層の上に第３絶縁層１１９を形成した後、第２金属層１１７の開口部を通り且つ第１プラグ１１５の上面を露出させる第２スルーホール１２０を、第２絶縁層１１６及び第３絶縁層１１９に形成し、第２スルーホール１２０に埋め込まれた第２プラグ１２１と、第２プラグに接続された反射電極１２２とを形成する。 （もっと読む）

【課題】ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供する。
【解決手段】半導体集積回路は、所定の機能領域と、空き領域ＳＰ１に形成されたダミーパターンＤＭＰ１とを備える。空き領域ＳＰ１は、所定の機能領域同士の間に位置する。ダミーパターンＤＭＰ１は、枠状に形成されるとともに、ダミーパターンＤＭＰ１の外縁ＥＤを規定する第１メタル部ＭＴ１と、第１メタル部ＭＴ１の内周側に位置し、第１メタル部ＭＴ１に連続するように形成された第２メタル部ＭＴ２と、第１メタル部ＭＴ１の内周側において第２メタル部ＭＴ２が形成されていない領域に位置する複数の非形成領域ＮＴと、を有する。 （もっと読む）

【課題】半導体装置の性能を向上させる。また、半導体装置の信頼性を確保する。また、半導体装置のチップサイズの縮小を図る。特に、ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を損なわずにゲート電極の下部のウエルの電位を制御し、寄生容量の発生を防ぐ。また、ＭＯＳＦＥＴにおける欠陥の発生を防ぐ。
【解決手段】ゲート電極配線３に形成された孔部２７内を通るウエルコンタクトプラグ８により、ゲート電極２の下部のウエルの電位を制御することで寄生容量の発生を防ぐ。また、ゲート電極２に沿って素子分離領域４を延在させることで、ゲッタリング効果によりゲート絶縁膜における欠陥の発生を防ぐ。 （もっと読む）

【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。 （もっと読む）

【課題】ウェーハの裏面研削やダイシングの際に生じる、水分の浸入による汚れ、あるいは割れ、クラック、チッピング、層間剥離等の物理的損傷を抑制することを目的とする。
【解決手段】基板１１上のチップ領域１２の周縁部にその内側の部分を連続して取り囲むよう有機保護膜２３’を形成する。また、パッシベーション膜２２および有機保護膜２３がキャップ層４７上に閉環状開口部を形成する。 （もっと読む）

【課題】下層の配線層にＭＴＪ素子を形成しつつ、ＭＴＪ素子に熱が加わることを抑制する。
【解決手段】基板１０上に絶縁層２２０を形成する。次いで絶縁層２２０上にＭＴＪ素子１００を形成する。次いで、ＭＴＪ素子１００上に配線２４２を形成する。次いで配線２４２上に絶縁層２５０を形成する。次いで絶縁層２５０の表層に配線２５２を形成する。そして配線２５２を光照射により熱処理する。そして配線２５２を形成する工程において遮蔽導体２５４を形成する。 （もっと読む）

【課題】検査時におけるプロービングの機械的な力学的ストレスや、組立のワイヤ・ボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有する半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体基板上(100)に形成されたパワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、パワー・トランジスタの第１の電極及び第２の電極として機能する複数の第１の金属パターン及び複数の第２の金属パターンと、複数の第１の金属パターンと電気的に接続する第１のバス(140)と、第２の金属パターンと電気的に接続する第２のバス(150)と、第１のバス(140)及び第２のバス(150)に１つづつ設けられたコンタクト・パッド(304)とを備え、第１のバス(140)及び第２のバス(150)の各々には、少なくとも１つのスリット(10a)が形成されている。 （もっと読む）

【課題】チップ面積が小さく、製造コストが低い集積回路装置及びその製造方法を提供する。
【解決手段】集積回路装置の製造方法において、複数の第１絶縁層及び複数の第２絶縁層を１層ずつ交互に積層させて積層体を形成すると共に、少なくとも２層の前記第２絶縁層内に少なくとも２本の配線を形成する工程と、前記積層体における前記積層体の積層方向から見て前記配線から離隔した位置に、前記積層方向に延びるコンタクトホールを形成する工程と、前記第２絶縁層における前記コンタクトホールと前記配線との間の部分を除去する工程と、前記第２絶縁層が除去された部分及び前記コンタクトホールの内部に導電材料を埋め込む工程と、を実施する。 （もっと読む）

【課題】半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】シリコン基板２０と、シリコン基板２０の上方に形成された層間絶縁膜３８と、層間絶縁膜３８の上に互いに間隔をおいて複数形成されたヒューズ４１ａ、４１ｂと、層間絶縁膜３８の上であって、隣接するヒューズ４１ａ、４１ｂの間に形成されたダミーパターン４１ｘと、ヒューズ４１ａ、４１ｂのうちの少なくとも一部とダミーパターン４１ｘとを覆うと共に、下から順に塗布型絶縁膜４６と窒化シリコン膜４７とを備えたパシベーション膜４８と有する半導体装置による。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】半導体装置３１は、回路基板１の所定位置に形成された電極パッド１０を有し、電極パッド１０には、半導体装置２１のハンダバンプ２６が接合されている。ハンダバンプ２６は、半導体装置２１の電極２５上に形成され、そのハンダ材料には鉛フリーハンダが用いられている。回路基板１の電極パッド１０は、複数の凸部１０Ａと溝１０Ｂが形成されており、ハンダバンプ２６は、その一部が電極パッド１０の溝１０Ｂを埋めるように入り込んでいる。 （もっと読む）

【課題】インクジェット法により形成した微細な導電層の積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置、及びその製造方法を提供する。
【解決手段】濡れ性変化材料を含む濡れ性変化層を形成し、その一部にエネルギーを付与して、低表面エネルギー部を隔て互いに近接した第１の領域４３と第２の領域４４を含む高表面エネルギー部を形成し、導電性材料を含有する機能液６１を第１の領域４３にインクジェット法を用いて選択的に滴下し、機能液６１を乾燥させて高表面エネルギー部上に導電層を形成する。その際、第１の領域４３の中心位置と機能液６１の滴下中心位置の距離Ｘは、機能液の飛翔時の直径Ｄ、機能液の着弾位置ばらつきα、第１の領域の幅Ｌ、第１の領域と第２の領域との間隔Ｓとして、Ｘ＜±（Ｌ＋２Ｓ−Ｄ−２α）／２（但し、Ｌ＋２Ｓ＞D＋２α）、及び、Ｘ＜±（Ｌ＋Ｄ−２α）／２（但し、Ｌ＋２Ｄ＞D＋２α）で表される。 （もっと読む）

【課題】並列に並ぶゲートパターンを有する半導体装置において、ゲートパターンのレイアウトを工夫することによって、光近接効果を補正しつつ、集積度を向上させる。
【解決手段】並列に並ぶゲートパターン２１，２２の端部と、並列に並ぶゲートパターン２３，２４の対向端部とにおいて、ゲートパターン２１の端部はゲートパターン２２の端部よりもゲートパターン２３，２４の方に突き出ており、ゲートパターン２４の対向端部はゲートパターン２３の対向端部よりも、ゲートパターン２１，２２の方に突き出ている。引っ込んでいる方の、ゲートパターン２２の端部およびゲートパターン２３の対向端部について、仕上がり形状において後退が生じない程度に、補正量を大きく設定することができる。 （もっと読む）

【課題】半導体装置の配線における電気的干渉を低減する。
【解決手段】半導体装置１Ａにおける接続パッド１２と半田端子２３を繋ぐ電流経路となる配線を、半導体基板１１を覆う下地絶縁膜１４上に形成された下層配線１７と、下地絶縁膜１４を覆うフィルム材１９上に形成された上層配線２１とを組み合わせて構成するとともに、半導体基板１１から比較的離間した位置に配されて、下層配線１７よりも半導体基板１１と電気的に干渉しにくくなっている上層配線２１の割合を高くするように、上層配線２１を下層配線１７よりも長く形成することとした。 （もっと読む）

【課題】信頼性を損なうことなく更なる集積化を実現し得る半導体装置を提供する。
【解決手段】第１のトランジスタＬ１のゲート電極を含み、第１のコンタクト層４８ａを介して第２のトランジスタＬ２のソース／ドレイン拡散層２０に電気的に接続される、直線状の第１のゲート配線１６ａと、第２のトランジスタＬ２のゲート電極を含み、第２のコンタクト層４８ｂを介して第１のトランジスタのソース／ドレイン拡散層２２に電気的に接続される、第１のゲート配線と平行な直線状の第２のゲート配線１６ｂと、第１のゲート配線及び第２のゲート配線を覆うように形成された絶縁膜であって、第１のゲート配線と第２のトランジスタのソース／ドレイン拡散層とを露出し、長辺方向が第１のゲート配線の長手方向である第１の開口部４６ａが形成された絶縁膜と、第１の開口部内に埋め込まれた第１のコンタクト層とを有している。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 （もっと読む）

【課題】製造工程を増加させることなく、基板構造物及び半導体装置の反りを調整することのできる基板構造物の製造方法、及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の裏面１１ｂ側から半導体基板１１に、貫通電極接続用配線パターン３８を露出する貫通孔１５を形成し、次いで、半導体基板１１の裏面１１ｂ及び貫通孔１５を覆うと共に、第１及び第２のシード層７８，７９により構成された裏面シード層１６を形成し、次いで、第１のシード層７８が形成された貫通孔１５に、めっき法により貫通電極１７を形成し、次いで、第１のシード層７８と、貫通電極１７が形成されていない第２のシード層７９とを絶縁するように、エッチングにより、第１のシード層７８の周囲に位置する部分の裏面シード層１６を除去して、反り調整部材として機能する第２のシード層７９を残す。 （もっと読む）

シールド構造体は、集積回路上の第１金属化層に形成された櫛状構造体が複数の歯を備え櫛状構造体の歯は他方の櫛状構造体に向かって延びる第１、第２櫛状構造体と、第１櫛状構造体から上方に延びる複数の第１導電性ビアと、第２櫛状構造体から上方に延びる複数の第２導電性ビアと、第１金属化層の上方の第２金属化層に配置された第１、第２平面構造体と、第１平面構造体から複数の第１導電性ビアに向かって下方に延びる複数の第３導電性ビアと、第２平面構造体から複数の第２導電性ビアに向かって下方に延びる複数の第４導電性ビアとを備え、第１、第２櫛状構造体、第１、第２平面構造体及び第１〜第４導電性ビアは全て同電位であり接地されることが好ましい。ある実施形態では１つ以上の信号線が第１、第２平面構造体間の第２金属化層に配置され、他の実施形態では１つ以上の信号線が第１、第２平面構造体間の第３金属化層に配置される。 （もっと読む）

【課題】リソグラフィを用いて形成される半導体装置を高性能化させる。
【解決手段】互いに同じ材質からなる第１導体パターンＰＥ１および第１ダミー導体パターンＤＭ１を含む第１の層Ｌ１と、第２導体パターンＰＥ２を含む第２の層Ｌ２とがシリコン基板ＳＵＢ１上に積層されている。第２導体パターンＰＥ２は、第１導体パターンＰＥ１または第１の層Ｌ１より下層の導電部と、コンタクトプラグＣＰ１によって電気的に接続されている。第１ダミー導体パターンＤＭ１のうち、コンタクトプラグＣＰ１と重なる部分には、それよりも断面積の大きい孔部ＨＬ１が形成されている。そして、コンタクトプラグＣＰ１は孔部ＨＬ１内を通って配置されることで、第１ダミー導体パターンＤＭ１と接触しないようにして形成されている。 （もっと読む）

【課題】電子回路の小型化を実現する。
【解決手段】ＭＯＳトランジスタ２０が、格子状に形成されたゲート電極２２と、ゲート電極２２で囲まれたソース領域２３およびドレイン領域２４と、ゲート電極２２の格子の一方向に沿って配置され、ソース領域２３およびドレイン領域２４とコンタクトを介して接続するソース用メタル配線２７およびドレイン用メタル配線２８を有する。ソース領域２３およびドレイン領域２４のそれぞれは、各メタル配線の長さ方向に長辺を有する長方形状に形成される。ソース用メタル配線２７およびドレイン用メタル配線２８は、その長さ方向にジグザグ形状に形成されて、それぞれソース用コンタクト２５およびドレイン用コンタクト２６に接続する。 （もっと読む）