説明

半導体装置とその製造方法

【課題】半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】シリコン基板20と、シリコン基板20の上方に形成された層間絶縁膜38と、層間絶縁膜38の上に互いに間隔をおいて複数形成されたヒューズ41a、41bと、層間絶縁膜38の上であって、隣接するヒューズ41a、41bの間に形成されたダミーパターン41xと、ヒューズ41a、41bのうちの少なくとも一部とダミーパターン41xとを覆うと共に、下から順に塗布型絶縁膜46と窒化シリコン膜47とを備えたパシベーション膜48と有する半導体装置による。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
LSI等の半導体装置では、トランジスタや抵抗等の素子同士を配線で接続することにより、様々な機能を有する回路が実現される。そのような半導体装置のなかでも、複数のヒューズを備えたものは、回路の完成後にヒューズの一部を切断して回路の結線状態を変えることにより、製品の出荷前に回路特性を設計値に近づけることができるという利点がある。このように回路の結線状態を変えるためにヒューズを切断する作業はトリミングと呼ばれる。
【0003】
トリミングの対象となるヒューズは、最上層の金属配線の一部に形成されることが多い。この場合、ヒューズにレーザを照射することで、当該ヒューズを切断することができる。
【0004】
レーザは、ヒューズを切断する手段として簡便なものであるが、切断対象のヒューズだけでなくその周囲にも熱的なダメージを与えるので、半導体装置の信頼性を低下させるおそれがある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−173476号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体装置とその製造方法において、半導体装置の信頼性を高めることを目的とする。
【課題を解決するための手段】
【0007】
以下の開示の一観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、前記層間絶縁膜の上であって、隣接する前記ヒューズの間に形成されたダミーパターンと、前記複数のヒューズのうちの少なくとも一部と前記ダミーパターンとを覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜と有する半導体装置が提供される。
【0008】
また、その開示の他の観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、前記複数のヒューズのうちの少なくとも一部覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜とを有し、隣接する前記ヒューズの間の前記層間絶縁膜に凹部が形成され、該凹部内が前記パシベーション膜により埋め込まれた半導体装置が提供される。
【0009】
更に、その開示の別の観点によれば、半導体基板の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、複数のヒューズを間隔をおいて形成する工程と、前記層間絶縁膜の上であって、隣接する前記ヒューズの間に、ダミーパターンを形成する工程と、前記複数のヒューズの各々と前記ダミーパターンとを覆うパシベーション膜として、塗布型絶縁膜と窒化シリコン膜とをこの順に形成する工程と、前記複数のヒューズのうちの少なくとも一部のヒューズに、前記パシベーション膜を介してレーザを照射することにより、該ヒューズを切断する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0010】
以下の開示によれば、隣接するヒューズの間にダミーパターンを設けるので、当該ヒューズの間に塗布型絶縁膜が形成され難くなり、密着性の悪い塗布型絶縁膜が原因でパシベーション膜の窒化シリコン膜が剥がれるのを防止できる。
【0011】
また、層間絶縁膜に凹部を設け、塗布型絶縁膜と窒化シリコン膜とが接触する領域を少なくすることによっても、窒化シリコン膜の膜剥がれを防止できる。
【図面の簡単な説明】
【0012】
【図1】図1は、半導体装置に形成される回路の一例を示す図である。
【図2】図2は、切断前のヒューズとその周囲の断面図である。
【図3】図3は、正常に切断されたヒューズとその周囲のSEM画像を基にして描いた断面図である。
【図4】図4は、異常が発生したときのヒューズとその周囲のSEM画像を基にして描いた断面図である。
【図5】図5は、異常が発生したときにおける、切断されたヒューズの隣のヒューズとその周囲のSEM画像を基にして描いた図である。
【図6】図6は、窒化シリコン膜が消失したときの光学顕微鏡像を基にして描いた平面図である。
【図7】図7(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図8】図8は、第1実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図9】図9は、第1実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図10】図10は、第1実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図11】図11は、第1実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図12】図12は、第1実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図13】図13は、第1実施形態に係る半導体装置の製造途中の平面図(その1)である。
【図14】図14は、第1実施形態に係る半導体装置の製造途中の平面図(その2)である。
【図15】図15は、第1実施形態の第1例に係るダミーパターンとその周囲の平面図である。
【図16】図16は図15のX3-X3線に沿う断面図である。
【図17】図17は、第1実施形態の第1例において、図15の場合よりも各ダミーパターン同士の間隔を広げた場合の平面図である。
【図18】図18は、第1実施形態の第2例に係るダミーパターンとその周囲の平面図である。
【図19】図19は、図18のX4-X4線に沿う断面図である。
【図20】図20は、第1実施形態の第2例において、図18の場合よりも各ダミーパターン同士の間隔を広げた場合の平面図である。
【図21】図21は、第1実施形態の第3例に係るダミーパターンとその周囲の平面図である。
【図22】図22(a)は図21のX5-X5線に沿う断面図であり、図22(b)は図21のX6-X6線に沿う断面図である。
【図23】図23は、第1実施形態の第3例において、ダミーパターン同士の間隔Wx、WyをWx=Wyとしたときの平面図である。
【図24】図23は、第1実施形態の第3例において、ダミーパターン同士の間隔Wx、WyをWx>Wyとしたときの平面図である。
【図25】図25は、第1実施形態の第4例に係るダミーパターンとその周囲の平面図である。
【図26】図26(a)は図25のX7-X7線に沿う断面図であり、図26(b)は図25のX8-X8線に沿う断面図である。
【図27】図27は、第1実施形態の第4例において、ダミーパターン同士の間隔Wx、WyをWx=Wyとしたときの平面図である。
【図28】図28は、第1実施形態の第4例において、ダミーパターン同士の間隔Wx、WyをWx>Wyとしたときの平面図である。
【図29】図29は、第1実施形態の第5例に係るダミーパターンとその周囲の平面図である。
【図30】図30(a)は図29のX9-X9線に沿う断面図であり、図30(b)は図29のX10-X10線に沿う断面図である。
【図31】図31は、第1実施形態の第5例において、ダミーパターン同士の間隔Wx、WyをWx=Wyとしたときの平面図である。
【図32】図32は、第1実施形態の第5例において、ダミーパターン同士の間隔Wx、WyをWx>Wyとしたときの平面図である。
【図33】図33は、第1実施形態の第6例に係るダミーパターンとその周囲の平面図である。
【図34】図34(a)は図33のX11-X11線に沿う断面図であり、図34(b)は図33のX12-X12線に沿う断面図である。
【図35】図35は、第1実施形態の第6例において、ダミーパターン同士の間隔Wx、WyをWx=Wyとしたときの平面図である。
【図36】図36は、第1実施形態の第6例において、ダミーパターン同士の間隔Wx、WyをWx>Wyとしたときの平面図である。
【図37】図37は、第1実施形態の第7例に係るダミーパターンとその周囲の平面図である。
【図38】図38(a)は図37のX13-X13線に沿う断面図であり、図38(b)は図37のX14-X14線に沿う断面図である。
【図39】図39は、第1実施形態の第7例において、ダミーパターン同士の間隔Wx、WyをWx=Wyとしたときの平面図である。
【図40】図40は、第1実施形態の第7例において、ダミーパターン同士の間隔Wx、WyをWx>Wyとしたときの平面図である。
【図41】図41は、第2実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図42】図42は、第2実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図43】図43は、第2実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図44】図44は、第2実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図45】図45は、第2実施形態に係る半導体装置の製造途中の平面図(その1)である。
【図46】図46は、第2実施形態に係る半導体装置の製造途中の平面図(その2)である。
【図47】図47は、第2実施形態の第1例に係る凹部とその周囲の平面図である。
【図48】図48は、図47のX17-X17線に沿う断面図である。
【図49】図49は、第2実施形態の第2例に係る凹部とその周囲の平面図である。
【図50】図50は、図49のX18-X18線に沿う断面図である。
【図51】図51は、その他の実施形態について説明するための半導体装置の断面図(その1)である。
【図52】図52は、その他の実施形態について説明するための半導体装置の断面図(その2)である。
【発明を実施するための形態】
【0013】
各実施形態の説明に先立ち、本願発明者が行った調査結果について説明する。
【0014】
図1は、半導体装置に形成される回路の一例である。
【0015】
この半導体装置では、第1の端子1と第2の端子2の間に、複数のヒューズ3a〜3d、調節抵抗4a〜4j、及び抵抗素子5が設けられる。
【0016】
このうち、調節抵抗4a〜4jは、トリミングによって回路全体の抵抗を調節するのに使用され、それぞれ同じ抵抗値rを有する。
【0017】
また、抵抗素子5は、この回路の抵抗の大部分を担うものであって、抵抗値Rを有する。
【0018】
このような回路では、出荷前に各ヒューズ3a〜3dのいずれかを切断することにより、端子1、2間の抵抗を調節することができる。
【0019】
例えば、調節抵抗4a〜4jの抵抗値rが1Ω、抵抗素子5の抵抗値Rが998Ωであって、端子1、2間の抵抗値を1000Ωにしたい場合は、ヒューズ3a、3c、3dを切断し、図1の点線の経路に沿って電流Iが流れるようにすればよい。
【0020】
各ヒューズ3a〜3dは、レーザによって切断される。
【0021】
図2は、切断前の各ヒューズ3a、3bとその周囲の断面図である。
【0022】
各ヒューズ3a、3bは、アルミニウム膜を含む金属積層膜をパターニングしてなり、酸化シリコン膜等の層間絶縁膜11の上に形成される。
【0023】
そして、各ヒューズ3a、3bの上には、外部の水分から回路を保護するためのパシベーション膜15が形成される。そのパシベーション膜15は、下から順にCVD法で形成された酸化シリコン膜12、SOG(Spin on Glass)膜13、及び窒化シリコン膜14を有する。
【0024】
これらの膜12〜14のうち、窒化シリコン膜14は、酸化シリコン膜と比較して耐湿性に優れており、パシベーション膜15が有する防湿機能の大部分の役割を担う。
【0025】
一方、酸化シリコン膜12は、窒化シリコン膜14の応力が下方の層間絶縁膜11に直接伝わらないようにするためのバッファ膜としての機能を有する。
【0026】
そして、SOG膜13は、各ヒューズ3a、3bの外形を反映して酸化シリコン膜12の上面に形成される凹凸を埋め込んで平坦化するために形成される。
【0027】
回路のトリミングに際しては、パシベーション膜15が形成された状態でヒューズ3aにレーザLを照射して、当該ヒューズ3aを切断する。
【0028】
図3は、正常に切断されたヒューズ3aとその周囲のSEM(Scanning Electron Microscope)画像を基にして描いた断面図である。
【0029】
正常時には、図3に示されるように、ヒューズ3aとその上のパシベーション膜15とがレーザの熱によって消失するが、ヒューズ3aの周囲に窒化シリコン膜14は消失せずに残存する。
【0030】
一方、図4は、ヒューズ3aの切断により異常が発生したときの当該ヒューズ3aとその周囲のSEM画像を基にして描いた断面図である。
【0031】
異常時には、図4に示すように、ヒューズ3aだけでなくその周囲の窒化シリコン膜14が消失している。
【0032】
図5は、図4のように異常が発生したときにおける、ヒューズ3aの隣のヒューズ3bとその周囲のSEM画像を基にして描いた断面図である。
【0033】
ヒューズ3bは切断の対象となっていないが、上記したヒューズ3a近傍での膜剥がれの影響がヒューズ3bの周囲にも及び、窒化シリコン膜14が消失している。
【0034】
図6は、このように窒化シリコン膜が消失したときの光学顕微鏡像を基にして描いた平面図である。
【0035】
なお、図6の例では、各ヒューズ3a〜3dの全てをレーザで切断している。
【0036】
図6に示されるように、窒化シリコン膜14は、各ヒューズ3a〜3dの周囲の広範にわたって消失していることが分かる。
【0037】
既述のように、窒化シリコン膜14は、パシベーション膜15が有する防湿機能の大部分を担っているため、このように広範囲にわたって消失すると外部雰囲気中の水分から回路を保護することができず、半導体装置の信頼性が低下するおそれがある。
【0038】
窒化シリコン膜14が消失する原因の一つに、窒化シリコン膜14とその下のSOG膜13との密着性が悪いことが挙げられる。すなわち、これらの膜13、14同士の密着性が悪いため、切断対象のヒューズ3aの上方で窒化シリコン膜14が消失すると、これがきっかけとなって広範囲にわたって窒化シリコン膜14が消失すると考えられる。
【0039】
このような知見に鑑み、本願発明者は以下に説明するような各実施形態に想到した。
【0040】
(第1実施形態)
図7〜図12は、本実施形態に係る半導体装置の製造途中の断面図である。
【0041】
これらの図面では、トランジスタ等の素子が形成される第1の領域Iと、回路をトリミングするためのヒューズが形成される第2の領域IIとを併記する。
【0042】
最初に、図7(a)に示す断面構造を得るまでの工程について説明する。
【0043】
まず、シリコン基板20に素子分離溝を形成し、その素子分離溝の中に素子分離絶縁膜21として酸化シリコン膜を埋め込む。
【0044】
このような素子分離方法はSTI(Shallow Trench Isolation)と呼ばれるが、これに代えてLOCOS(Local Oxidation of Silicon)により素子分離を行ってもよい。
【0045】
次いで、イオン注入によりシリコン基板20にp型不純物を導入してpウェル22を形成する。
【0046】
次に、シリコン基板20の表面を熱酸化することによりゲート絶縁膜23となる熱酸化膜を形成し、更にその上にポリシリコン膜を形成した後、そのポリシリコン膜をパターニングしてゲート電極24とする。
【0047】
更に、ゲート電極24をマスクに使用しながら、ゲート電極24の横のシリコン基板20にn型不純物をイオン注入することによりn型ソースドレイン領域25を形成する。
【0048】
そして、シリコン基板20の上側全面に絶縁膜を形成した後、その絶縁膜をエッチバックしてゲート電極24の横に絶縁性サイドウォール26を形成する。その絶縁膜は、例えば、CVD法により形成された酸化シリコン膜である。
【0049】
続いて、シリコン基板20の上側全面にコバルト層等の高融点金属層をスパッタ法により形成する。その高融点金属層は、成膜後に行われるアニールによってシリコンと反応して高融点金属シリサイド層28となる。この後に、素子分離絶縁膜21上等で未反応となっている高融点金属層をウエットエッチングにより除去する。
【0050】
ここまでの工程により、ゲート絶縁膜23、ゲート電極24、及びソースドレイン領域25等を備えたMOSトランジスタTRの基本構造が完成した。
【0051】
次いで、図7(b)に示すように、シリコン基板1の上側全面にカバー絶縁膜31としてプラズマCVD法により窒化シリコン膜を形成する。
【0052】
そして、このカバー絶縁膜31の上にプラズマCVD法で第1の層間絶縁膜32として酸化シリコン膜を形成した後、この第1の層間絶縁膜32の上面をCMP(Chemical Mechanical Polishing)により研磨して平坦化する。
【0053】
次に、図8に示す断面構造を得るまでの工程について説明する。
【0054】
まず、カバー絶縁膜31と第1の層間絶縁膜32とをパターニングして、ソースドレイン領域25の上のこれらの膜にコンタクトホールを形成してその中に第1の導電性プラグ33を埋め込む。
【0055】
その第1の導電性プラグ33は、最下層にチタン膜と窒化チタン膜とを備えたグルー膜を有し、そのグルー膜の上にタングステン膜を有する。
【0056】
次いで、この第1の導電性プラグ33と第1の層間絶縁膜34の上に金属積層膜を形成した後、この金属積層膜をパターニングして第1の配線34を形成する。その金属積層膜としては、例えば、アルミニウムを含む積層膜がスパッタ法で形成される。
【0057】
本実施形態では、このような第1の層間絶縁膜32、第1の導電性プラグ33、及び第1の配線34の形成方法を繰り返すことでシリコン基板20の上に多層配線構造を作製する。その多層配線構造は、図8に示されるように、第2の層間絶縁膜35、第2の導電性プラグ36、第2の配線37、第3の層間絶縁膜38、及び第3の導電性プラグ39を有する。
【0058】
これらのうち、第2の層間絶縁膜35と第3の層間絶縁膜38としては、第1の層間絶縁膜32と同様に、プラズマCVD法により酸化シリコン膜を形成し得る。
【0059】
また、第2の導電性プラグ36と第3の導電性プラグ39は、第1の導電性プラグ33と同様に、タングステンを主にしてなる。
【0060】
次に、図9に示す断面構造を得るまでの工程について説明する。
【0061】
まず、第3の層間絶縁膜38と第3の導電性プラグ39のそれぞれの上に、スパッタ法で金属積層膜を形成する。その金属積層膜は、下から順に、厚さ約60nmのチタン膜、厚さ約30nmの窒化チタン膜、厚さ約500nmの銅含有アルミニウム膜、及び厚さ約100nmの窒化チタン膜である。
【0062】
次いで、この金属積層膜をパターニングすることにより、第1領域Iに第3の配線41を形成すると共に、第2の領域IIに複数のヒューズ41a、41bを互いに間隔をおいて形成する。
【0063】
そして、これらのヒューズ41a、41bの間には、上記の金属積層膜をパターニングして得られたダミーパターン41xが形成される。
【0064】
そのダミーパターン41xは、各ヒューズ41a、41bと同じ金属積層膜を有するが、トランジスタ等の素子や配線等とは電気的に接続されず、電気的に孤立した状態である。
【0065】
図13は、本工程を終了した後の第の2領域IIの平面図である。
【0066】
なお、先の図9における第2の領域IIの断面図は、図13のX1-X1線に沿う断面図に相当する。
【0067】
図13に示されるように、各ヒューズ41b、41bはストライプ状の平面形状を有する。
【0068】
そして、ダミーパターン41xは、各ヒューズ41b、41bの間において、矩形状の平面形状を有するように形成される。
【0069】
なお、各ヒューズ41a、41bの寸法は特に限定されない。本実施形態では、各ヒューズ41a、41bの幅Wを約1.6μmとし、隣接するヒューズ41a、41bの間隔Lを約14.4μmとする。これらについては、後述の各実施形態でも同様である。
【0070】
次に、図10に示す断面構造を得るまでの工程について説明する。
【0071】
まず、第3の層間絶縁膜38、第3の配線41、ヒューズ41b、41b、及びダミーパターン41xのそれぞれの上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜45を約500nmの厚さに形成する。
【0072】
第1領域Iに示されるように、その酸化シリコン膜45の上面には、下地の第3の配線41の厚さを反映した凹凸が形成される。
【0073】
第2の領域IIにおける酸化シリコン膜45の上面にもそのような凹凸は形成される。ただし、第2の領域IIでは、各ヒューズ41b、41bとダミーパターン41xとの間の隙間Sに酸化シリコン膜45が埋め込まれるので、酸化シリコン膜45の上面の凹凸の高さh2は第1の領域Iにおける高さh1よりも低くなる。
【0074】
次に、不図示のスピンコータを用いて、酸化シリコン膜45の上に酸化シリコンの液体材料を塗布した後、それを加熱して硬化することにより、塗布型絶縁膜46として酸化シリコン膜を形成する。
【0075】
第1の領域Iにおける酸化シリコン膜45の表面の凹凸は、この塗布型絶縁膜46によって埋め込まれる。
【0076】
一方、第2の領域IIにおいては、上記のように酸化シリコン膜45の表面の凹凸が小さいため、酸化シリコンの液体材料は酸化シリコン膜45の表面に溜まり難くなる。そのため、第2の領域IIでは、第1の領域Iと比較して、塗布型絶縁膜46が形成される領域が少なくなる。
【0077】
次いで、この塗布型絶縁膜46と酸化シリコン膜45の上に、プラズマCVD法により窒化シリコン膜47を約550nm程度の厚さに形成する。
【0078】
このとき、第1の領域Iでは酸化シリコン膜45の上面の凹凸が塗布型絶縁膜46によって埋め込まれているため、その凹凸が原因で窒化シリコン膜47と酸化シリコン膜45との間にボイドが発生するのを防止できる。
【0079】
以上により、酸化シリコン膜45、塗布型絶縁膜46、及び窒化シリコン膜47を順に積層してなるパシベーション膜48が形成されたことになる。
【0080】
そのパシベーション膜48が有する防湿機能の大部分は、酸化シリコン膜よりも耐湿性に優れた窒化シリコン膜47が担うことになる。その窒化シリコン膜47には酸化シリコン膜よりも大きな応力が発生するが、酸化シリコン膜45がその応力を緩和するように機能するので、窒化シリコン膜47の応力が原因で基板20に顕著な反りが発生するのを防止できる。
【0081】
図14は、本工程を終了した後の平面図であり、先の図10は図14のX2-X2線に沿う断面図に相当する。
【0082】
図14に示されるように、塗布型絶縁膜46は、ダミーパターン41xが存在する各ヒューズ41a、41bの間の隙間Sには形成されない。
【0083】
次に、図11に示すように、パシベーション膜48の上に感光性ポリイミドの塗膜を形成し、それを露光、現像して保護膜50とする。
【0084】
その保護膜50は、トランジスタTR等の素子が形成される第1領域Iに形成され、ヒューズ41a、41bの切断のために後でレーザが照射される第2の領域IIには形成されない。
【0085】
次いで、図12に示すように、出荷前に回路のトリミングを行うために、複数のヒューズ41a、41bのうちの一部のヒューズにパシベーション膜48を介してレーザLを照射し、当該ヒューズを切断する。
【0086】
この例では、レーザLによってヒューズ41aを切断している。
【0087】
このようにレーザLを照射すると、切断対象のヒューズ41aだけでなく、その上方の酸化シリコン膜45と窒化シリコン膜47も熱エネルギによって消失する。
【0088】
また、パシベーション膜48を介してレーザLを照射することにより、複数のヒューズ41a、41bのうち切断対象となっていない一部のヒューズ41b上にパシベーション膜48を残すことができ、当該ヒューズ41b近傍での耐湿性を維持できる。
【0089】
また、トランジスタTR等の素子を形成する第1の領域Iと、ヒューズ41a、41bが形成される第2の領域IIとを分けることで、レーザLの熱が原因でトランジスタTRがダメージを受けるのを防止できる。
【0090】
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
【0091】
上記した本実施形態では、図12に示したように、第2の領域IIにおいて、各ヒューズ41a、41bの間にダミーパターン41xを形成する。
【0092】
そのダミーパターン41xによって酸化シリコン膜45の上面の凹凸が小さくなるので、当該凹凸に塗布型絶縁膜45用の液体材料が溜まり難くなり、第2の領域IIにおいて塗布型絶縁膜45が形成される領域を第1の領域Iにおけるよりも小さくすることができる。
【0093】
その結果、レーザLの照射によってヒューズ41aの近傍の窒化シリコン膜47が消失しても、塗布型絶縁膜45と窒化シリコン膜47との密着性の悪さが原因で当該窒化シリコン膜47が広範囲に消失するのを防止できる。これにより、半導体装置の耐湿性が維持され、半導体装置の信頼性を向上させることができる。
【0094】
このように、ダミーパターン41xは、窒化シリコン膜47の膜剥がれ防止に寄与する。以下に、このダミーパターン41xの平面形状の様々な例について説明する。
【0095】
・第1例
図15は第1例に係るダミーパターン41xとその周囲の平面図であり、図16は図15のX3-X3線に沿う断面図である。
【0096】
本例では、図15に示すように、隣接する各ヒューズ41a、41bの間に2つのダミーパターン41xを形成する。
【0097】
また、これら複数のダミーパターン41xの各々は、ヒューズ41a、41bの延在方向Dに伸びるストライプ状の平面形状を有する。
【0098】
レーザでヒューズ41aを切断するとき、ヒューズ41aから導電性の切断片Pが飛散することがある。
【0099】
その切断片Pがダミーパターン41xに接触しても、本例のようにダミーパターン41xを複数個としてそれらの間に隙間を多数形成すれば、ダミーパターン41xと切断片Pとを介して各ヒューズ41a、41b同士が電気的に接続されるリスクを低減できる。
【0100】
図17は、図15の場合よりも各ダミーパターン41x同士の間隔Wxを広げた場合の平面図である。
【0101】
この場合、各ダミーパターン41xの間に塗布型絶縁膜46が形成されるが、その形成領域はダミーパターン41xがない場合よりも少なく、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果は維持される。
【0102】
・第2例
図18は第2例に係るダミーパターン41xとその周囲の平面図であり、図19は図18のX4-X4線に沿う断面図である。
【0103】
本例では、図18に示すように、隣接する各ヒューズ41a、41bに形成されるダミーパターン41xの数を、第1例よりも多い3個とする。
【0104】
このようにダミーパターン41xの数を複数とすることで、第1例と同じ理由により、切断片Pが原因で隣接するヒューズ41a、41b同士が電気的にショートするのを防止できる。
【0105】
更に、第1例よりもダミーパターン41xの数を増やしたことで、複数のダミーパターン41間の隙間の数が増え、ダミーパターン41xと切断片Pとを介して各ヒューズ41a、41b同士がショートする危険性を更に低減できる。
【0106】
図20は、図18の場合よりも各ダミーパターン41x同士の間隔Wxを広げた場合の平面図である。
【0107】
この場合、各ダミーパターン41xの間に塗布型絶縁膜46が形成されるが、その形成領域はダミーパターン41xがない場合よりも少なく、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果は維持される。
【0108】
・第3例
図21は第3例に係るダミーパターン41xとその周囲の平面図であり、図22(a)、(b)はそれぞれ図21のX5-X5線とX6-X6線に沿う断面図である。
【0109】
図21に示すように、本例では、隣接するヒューズ41a、41bの間に、複数の島状のダミーパターン41xを形成する。
【0110】
このようにすると、第2例と比較して、各ダミーパターン41xの間の隙間が増える。その隙間によって各ダミーパターン41xは電気的に孤立するので、ダミーパターン41と切断片Pとを介して各ヒューズ41a、41b同士がショートする危険性を第2例よりも低減できる。
【0111】
本例において、各ヒューズ41a、41b間に形成される塗布型絶縁膜46の平面形状は、各ダミーパターン41x同士の間隔に依存する。
【0112】
図21の例では、ヒューズ41a、41bの延在方向Dに垂直な方向における各ダミーパターン41x同士の間隔をWx、延在方向Dに平行な方向における各ダミーパターン41x同士の間隔をWyとしたとき、Wx<Wyである場合を想定している。
【0113】
この場合は、図21のように、延在方向Dに垂直な方向にストライプ状に塗布型絶縁膜46が形成される。
【0114】
一方、図23は、Wx=Wyとしたときの平面図である。
【0115】
この場合は、各ダミーパターン41xの間に塗布型絶縁膜46が点状に形成される。
【0116】
また、図24は、Wx>Wyとしたときの平面図である。
【0117】
この場合は、各ヒューズ41a、41b寄りの部分では塗布型絶縁膜46が点状に形成され、各ヒューズ41a、41bから離れた部分では延在方向Dに延びるストライプ状に塗布型絶縁膜46が形成される。
【0118】
図21〜図24のいずれの場合でも、塗布型絶縁膜46の形成領域はダミーパターン41xがない場合よりも少なく、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果は維持される。
【0119】
・第4例
図25は、第4例に係るダミーパターン41xとその周囲の平面図であり、図26(a)、(b)はそれぞれ図25のX7-X7線とX8-X8線に沿う断面図である。
【0120】
図25に示すように、本例では、複数のダミーパターン41xの各々の平面形状を島状にすると共に、隣接するダミーパターン41x同士をヒューズ41a、41bの延在方向Dに対して斜めにずらす。
【0121】
このようにすると、各ダミーパターン41xの間において塗布型絶縁膜46が分断され易くなる。これにより、窒化シリコン膜47が塗布型絶縁膜46と広範囲に接触するのが防止され、塗布型絶縁膜46との密着性が悪い窒化シリコン膜47の膜剥がれを第3例よりも効果的に抑制することができる。
【0122】
なお、図25の例では、各ダミーパターン41a、41b同士の間隔Wx、WyがWx<Wyである場合を想定しているが、間隔Wx、Wyの大小関係はこれに限定されない。
【0123】
図27は、Wx=Wyとしたときの平面図である。
【0124】
この場合は、塗布型絶縁膜46の平面形状は点状となる。
【0125】
一方、図28は、Wx>Wyとしたときの平面図である。
【0126】
この場合は、各ヒューズ41a、41b寄りの部分では塗布型絶縁膜46の平面形状は点状となり、各ヒューズ41a、41bから離れた部分での塗布型絶縁膜46の平面形状はヒューズ41a、41bの延在方向Dに延びるストライプ状になる。
【0127】
図25〜図28のいずれの場合でも、塗布型絶縁膜46の形成領域はダミーパターン41xがない場合よりも少なく、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果は維持される。
【0128】
・第5例
図29は、第5例に係るダミーパターン41xとその周囲の平面図であり、図30(a)、(b)はそれぞれ図29のX9-X9線とX10-X10線に沿う断面図である。
【0129】
図29に示すように、本例では、複数のダミーパターン41xのうちヒューズ41a、41bに最も近いダミーパターン41xの平面形状をヒューズ41a、41bの延在方向Dに平行なストライプ状にし、残りのダミーパターン41xの平面形状を島状にする。
【0130】
このようにヒューズ41a、41bに近い部分においてダミーパターン41xをストライプ状にすると、図29に示されるように、ヒューズ41a、41bの近傍で塗布型絶縁膜46が形成され難くなる。
【0131】
そのため、ヒューズ41a、41bの近傍において、塗布型絶縁膜46が原因で窒化シリコン膜47が剥がれるのを防止しやすくなる。
【0132】
特に、ヒューズ41a、41bの近傍では、トリミングのためにヒューズ41a、41bを切断した際にパシベーション膜48の断面が露出し、パシベーション膜48の耐湿性が劣化し易いので、このように窒化シリコン膜47の膜剥がれを防止する実益がある。
【0133】
なお、図29の例では、各ダミーパターン41a、41b同士の間隔Wx、WyがWx<Wyである場合を想定しているが、間隔Wx、Wyの大小関係はこれに限定されない。
【0134】
図31は、Wx=Wyとしたときの平面図である。
【0135】
この場合は、塗布型絶縁膜46の平面形状は点状となる。
【0136】
一方、図32は、Wx>Wyとしたときの平面図である。
【0137】
この場合は、各ヒューズ41a、41b寄りの部分では塗布型絶縁膜46の平面形状は点状となり、各ヒューズ41a、41bから離れた部分での塗布型絶縁膜46の平面形状はヒューズ41a、41bの延在方向Dに延びるストライプ状になる。
【0138】
図29〜図32のいずれの場合でも、塗布型絶縁膜46の形成領域はダミーパターン41xがない場合よりも少なく、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果は維持される。
【0139】
・第6例
図33は、第6例に係るダミーパターン41xとその周囲の平面図であり、図34(a)、(b)はそれぞれ図33のX11-X11線とX12-X12線に沿う断面図である。
【0140】
図33に示すように、本例では、複数のダミーパターン41xのうち、ヒューズ41a、41bに最も近いダミーパターン41xの平面形状を島状にし、これ以外のダミーパターン41xの平面形状をヒューズ41a、41bの延在方向Dに平行なストライプ状にする。
【0141】
ダミーパターン41xをこのような平面形状とすることによっても、ダミーパターン41xがない場合と比較して塗布型絶縁膜46の形成領域を減らすことができ、密着性が悪い塗布型絶縁膜46が原因で窒化シリコン膜47が剥がれるのを防止できる。
【0142】
なお、図33の例では、各ダミーパターン41a、41b同士の間隔Wx、WyがWx<Wyである場合を想定しているが、間隔Wx、Wyの大小関係はこれに限定されない。
【0143】
図35は、Wx=Wyとしたときの平面図である。
【0144】
この場合は、塗布型絶縁膜46の平面形状は点状となる。
【0145】
一方、図36は、Wx>Wyとしたときの平面図である。
【0146】
この場合は、各ヒューズ41a、41b寄りの部分では塗布型絶縁膜46の平面形状は点状となり、各ヒューズ41a、41bから離れた部分での塗布型絶縁膜46の平面形状はヒューズ41a、41bの延在方向Dに延びるストライプ状になる。
【0147】
図33〜図36のいずれの場合でも、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果を奏することができる。
【0148】
・第7例
図37は、第7例に係るダミーパターン41xとその周囲の平面図であり、図38(a)、(b)はそれぞれ図37のX13-X13線とX14-X14線に沿う断面図である。
【0149】
本例では、ヒューズ41a、41bの延在方向Dに延びるストライプ状のダミーパターン41xの一部に、当該延在方向Dに垂直な方向に延びる延在部41yを設ける。そして、これ以外のダミーパターン41xについては島状とする。
【0150】
ダミーパターン41xをこのような平面形状とすることによっても、ダミーパターン41xがない場合と比較して塗布型絶縁膜46の形成領域を減らすことができ、密着性が悪い塗布型絶縁膜46が原因で窒化シリコン膜47が剥がれるのを防止できる。
【0151】
なお、図37の例では、各ダミーパターン41a、41b同士の間隔Wx、WyがWx<Wyである場合を想定しているが、間隔Wx、Wyの大小関係はこれに限定されない。
【0152】
図39は、Wx=Wyとしたときの平面図である。
【0153】
この場合は、塗布型絶縁膜46の平面形状は点状となる。
【0154】
一方、図40は、Wx>Wyとしたときの平面図である。
【0155】
この場合は、各ヒューズ41a、41b寄りの部分では塗布型絶縁膜46の平面形状は点状となり、各ヒューズ41a、41bから離れた部分での塗布型絶縁膜46の平面形状はヒューズ41a、41bの延在方向Dに延びるストライプ状になる。
【0156】
図37〜図40のいずれの場合でも、ダミーパターン41xによる窒化シリコン膜47の膜剥がれ防止の効果を奏することができる。
【0157】
(第2実施形態)
第1実施形態では、ダミーパターン41xを設けることで、窒化シリコン膜47の膜剥がれを防止した。
【0158】
これに対し、本実施形態では、ダミーパターン41xに代えて第3の層間絶縁膜38に溝を形成することで、窒化シリコン膜47の膜剥がれを防止する。
【0159】
図41〜図44は、本実施形態に係る半導体装置の製造途中の断面図である。
【0160】
なお、これらの図において第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
【0161】
最初に、図41に示す断面構造を得るまでの工程について説明する。
【0162】
まず、第1実施形態で説明した図7(a)〜図8の工程を行うことにより、最上層に第3の層間絶縁膜38と第3の導電性プラグ39とが形成された状態とする。
【0163】
なお、第3の層間絶縁膜38として形成される酸化シリコン膜の膜厚は特に限定されないが、本実施形態では約950nmとする。
【0164】
次いで、その第3の層間絶縁膜38と導電性プラグ39の上にフォトレジストを塗布し、それを露光、現像してレジストパターン51を形成する。
【0165】
そして、RIE(Reactive Ion Etching)チャンバ内にエッチングガスとしてC4F8ガスとArガスとを供給しながら、レジストパターン51の窓51aを通じて第3の層間絶縁膜38をドライエッチングすることにより、第3の層間絶縁膜38に凹部38aを形成する。
【0166】
その凹部38aの深さは特に限定されず、第3の層間絶縁膜38の途中の深さでエッチングを停止してもよいし、エッチングを更に進めて第2の層間絶縁膜35にも凹部を形成するようにしてもよい。
【0167】
本実施形態では、エッチング時間によりエッチングの深さをコントロールすることで、図41のように第2の層間絶縁膜35の上面でエッチングを停止する。
【0168】
この後に、レジストパターン50は除去される。
【0169】
次に、図42に示すように、第3の層間絶縁膜38と第3の導電性プラグ39のそれぞれの上に、スパッタ法で金属積層膜を形成する。その金属積層膜は、下から順に、厚さ約60nmのチタン膜、厚さ約30nmの窒化チタン膜、厚さ約500nmの銅含有アルミニウム膜、及び厚さ約100nmの窒化チタン膜である。
【0170】
次いで、この金属積層膜をパターニングすることにより、第1の領域Iに第3の配線41を形成すると共に、第2の領域IIに複数のヒューズ41a、41bを互いに間隔をおいて形成する。
【0171】
図45は、本工程を終了した後の第2の領域IIの平面図である。
【0172】
なお、先の図42における第2の領域IIの断面図は、図45のX15-X15線に沿う断面図に相当する。
【0173】
図45に示されるように、隣接するヒューズ41a、41bは、凹部38aを間に挟むように第3の層間絶縁膜38の上に形成される。
【0174】
なお、凹部38aを形成する工程と、第3の配線41及びヒューズ41a、41bを形成する工程の順序は特に限定されない。例えば、本実施形態とは逆に、先に第3の配線41及びヒューズ41a、41bを形成し、次に凹部38aを形成するようにしてもよい。
【0175】
この後に、第1実施形態で説明した図10と図11の工程を行うことにより、図43に示すように、パシベーション膜48と保護膜50とを順に形成する。
【0176】
このうち、パシベーション膜48は、ヒューズ41a、41bの各々を覆うと共に、凹部38aを埋め込むように形成される。また、第1実施形態で説明したように、パシベーション膜41aは、下から順に酸化シリコン膜45、塗布型絶縁膜46、及び窒化シリコン膜47をこの順に形成してなる。
【0177】
本実施形態のように凹部38aを形成すると、凹部38aを反映して酸化シリコン膜45に形成される斜面45aが長くなり、その斜面45aが塗布型絶縁膜46と接していない領域Rを広くすることができる。
【0178】
その領域Rでは、塗布型絶縁膜46を介さずに酸化シリコン膜45と窒化シリコン膜47とが接するので、密着性が悪い塗布型絶縁膜46が原因で窒化シリコン膜47が剥がれるのを防止できる。
【0179】
図46は、本工程を終了後の平面図であり、先の図43のX16-X16線に沿う断面図である。
【0180】
図46に示されるように、塗布型絶縁膜46は、凹部38aの底面近傍に形成される。
【0181】
この後は、図44に示すように、第1実施形態と同様にしてパシベーション膜48を介してヒューズ41aにレーザLを照射することにより、当該レーザ41aを切断して回路のトリミングを行う。
【0182】
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
【0183】
上記した本実施形態では、図44に示されるように、凹部38aを形成したことにより、酸化シリコン膜45の斜面45aと窒化シリコン膜47とが接触する領域Rを広くすることができる。
【0184】
その領域Rでは、密着性が悪い塗布型絶縁膜46が存在しないため、ヒューズ41aの切断時に窒化シリコン膜47が剥離するのを防止できる。
【0185】
このように、第3の層間絶縁膜38の凹部38aは、窒化シリコン膜47の膜剥がれ防止に寄与する。以下に、この凹部38aの平面形状の様々な例について説明する。
【0186】
・第1例
図47は第1例に係る凹部38aとその周囲の平面図であり、図48は図47のX17-X17線に沿う断面図である。
【0187】
本例では、図47に示すように、隣接するヒューズ41a、41bの間に二つの凹部38aを形成すると共に、これらの凹部38aの平面形状を各ヒューズ41a、41bの延在方向Dに延びるストライプ状にする。
【0188】
このようにすると、凹部38aを一つのみ形成する場合(図46参照)と比較して、二つのヒューズ41a、41bの間に形成される塗布型絶縁膜46の面積を減らすことができる。これにより、塗布型絶縁膜46が原因で窒化シリコン膜47が剥がれるのを効果的に防止することができる。
【0189】
・第2例
図49は第2例に係る凹部38aとその周囲の平面図であり、図50は図49のX18-X18線に沿う断面図である。
【0190】
本例では、図49に示すように、第1例よりも凹部38aの数を増やして三つとする。このようにすると、二つのヒューズ41a、41bの間に形成される塗布型絶縁膜46の面積を第1例よりも減らすことができ、窒化シリコン膜47を一層剥がれ難くすることができる。
【0191】
(その他の実施形態)
第2実施形態では、図41を参照して説明したように、エッチング時間を制御することにより凹部38aの深さを制御した。
【0192】
このような方法に代えて、以下の図51又は図52の断面図のように凹部38aの深さを制御してもよい。
【0193】
なお、図51と図52において、第2実施形態で説明したのと同じ要素には同じ符号を付し、その説明は省略する。
【0194】
図51の例では、第2の配線37の形成工程において、第2の領域IIにおける第2の層間絶縁膜35の上に、第2の配線37と同じ金属膜を備えたエッチングストッパ膜37aを形成する。
【0195】
これによれば、凹部38aを形成する際のエッチングがエッチングストッパ膜37aの上面で自動停止し、簡単に凹部38aの深さを制御することができる。
【0196】
一方、図52の例では、第1の配線34の形成工程において、第2の領域IIにおける第1の層間絶縁膜32の上に、第1の配線34と同じ金属膜を備えたエッチングストッパ膜34aを形成する。
【0197】
このようにしても、凹部38aを形成する際のエッチングをエッチングストッパ膜37aの上面で自動停止させることができ、凹部38aの深さの制御が簡単になる。
【0198】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0199】
(付記1) 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、
前記層間絶縁膜の上であって、隣接する前記ヒューズの間に形成されたダミーパターンと、
前記複数のヒューズのうちの少なくとも一部と前記ダミーパターンとを覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜と、
有することを特徴とする半導体装置。
【0200】
(付記2) 前記ダミーパターンは、前記隣接するヒューズの間において複数形成されたことを特徴とする付記1に記載の半導体装置。
【0201】
(付記3) 前記複数のダミーパターンの各々は、前記隣接するヒューズの延在方向に伸びるストライプ状の平面形状を有することを特徴とする付記2に記載の半導体装置。
【0202】
(付記4) 前記複数のダミーパターンの各々は島状の平面形状を有し、隣接する複数の該ダミーパターン同士を前記ヒューズの延在方向に対して斜めにずらしたことを特徴とする付記2に記載の半導体装置。
【0203】
(付記5) 前記複数のダミーパターンのうち、前記隣接するヒューズに最も近いダミーパターンの平面形状をストライプ状にし、残りの前記ダミーパターンの平面形状を島状にしたことを特徴とする付記2に記載の半導体装置。
【0204】
(付記6) 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、
前記複数のヒューズのうちの少なくとも一部覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜とを有し、
隣接する前記ヒューズの間の前記層間絶縁膜に凹部が形成され、該凹部内が前記パシベーション膜により埋め込まれたことを特徴とする半導体装置。
【0205】
(付記7) 前記凹部は、前記隣接するヒューズの間の前記層間絶縁膜に複数形成されると共に、
前記複数の凹部の各々の平面形状は、前記隣接するヒューズの延在方向に伸びるストライプ状であることを特徴とする付記6に記載の半導体装置。
【0206】
(付記8) 前記パシベーション膜は、最下層に酸化シリコン膜を有し、
前記酸化シリコン膜の上に前記塗布型絶縁膜が形成されたことを特徴とする付記1又は付記6に記載の半導体装置。
【0207】
(付記9) 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、複数のヒューズを間隔をおいて形成する工程と、
前記層間絶縁膜の上であって、隣接する前記ヒューズの間に、ダミーパターンを形成する工程と、
前記複数のヒューズの各々と前記ダミーパターンとを覆うパシベーション膜として、塗布型絶縁膜と窒化シリコン膜とをこの順に形成する工程と、
前記複数のヒューズのうちの少なくとも一部のヒューズに、前記パシベーション膜を介してレーザを照射することにより、該ヒューズを切断する工程と、
を有することを特徴とする半導体装置の製造方法。
【0208】
(付記10) 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜に凹部を形成する工程と、
前記凹部を間に挟むようにして、前記層間絶縁膜の上に複数のヒューズを形成する工程と、
前記複数のヒューズの各々を覆い、かつ前記凹部を埋め込むパシベーション膜として、塗布型絶縁膜と窒化シリコン膜とをこの順に形成する工程と、
前記複数のヒューズのうちの少なくとも一部のヒューズに、前記パシベーション膜を介してレーザを照射することにより、該ヒューズを切断する工程と、
を有することを特徴とする半導体装置の製造方法。
【符号の説明】
【0209】
1、2…第1、第2の端子、3a〜3d…ヒューズ、4a〜4j…調節抵抗、5…抵抗素子、11…層間絶縁膜、12…酸化シリコン膜、13…SOG膜、14…窒化シリコン膜、15…パシベーション膜、20…シリコン基板、21…素子分離絶縁膜、22…pウェル、23…ゲート絶縁膜、24…ゲート電極、25…n型ソースドレイン領域、28…高融点金属シリサイド層、31…カバー絶縁膜、32…第1の層間絶縁膜、33…第1の導電性プラグ、34…第1の配線、35…第2の層間絶縁膜、36…第2の導電性プラグ、37…第2の配線、38…第3の層間絶縁膜、38a…凹部、39…第3の導電性プラグ、41…第3の配線、41a、41b…ヒューズ、41x…ダミーパターン、45…酸化シリコン膜、46…塗布型絶縁膜、47…窒化シリコン膜、48…パシベーション膜、50…保護膜、51…レジストパターン。

【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、
前記層間絶縁膜の上であって、隣接する前記ヒューズの間に形成されたダミーパターンと、
前記複数のヒューズのうちの少なくとも一部と前記ダミーパターンとを覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜と、
を有することを特徴とする半導体装置。
【請求項2】
前記ダミーパターンは、前記隣接するヒューズの間において複数形成されたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記複数のダミーパターンの各々は、前記隣接するヒューズの延在方向に伸びるストライプ状の平面形状を有することを特徴とする請求項2に記載の半導体装置。
【請求項4】
半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて複数形成されたヒューズと、
前記複数のヒューズのうちの少なくとも一部覆うと共に、下から順に塗布型絶縁膜と窒化シリコン膜とを備えたパシベーション膜とを有し、
隣接する前記ヒューズの間の前記層間絶縁膜に凹部が形成され、該凹部内が前記パシベーション膜により埋め込まれたことを特徴とする半導体装置。
【請求項5】
半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、複数のヒューズを間隔をおいて形成する工程と、
前記層間絶縁膜の上であって、隣接する前記ヒューズの間に、ダミーパターンを形成する工程と、
前記複数のヒューズの各々と前記ダミーパターンとを覆うパシベーション膜として、塗布型絶縁膜と窒化シリコン膜とをこの順に形成する工程と、
前記複数のヒューズのうちの少なくとも一部のヒューズに、前記パシベーション膜を介してレーザを照射することにより、該ヒューズを切断する工程と、
を有することを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図39】
image rotate

【図40】
image rotate

【図41】
image rotate

【図42】
image rotate

【図43】
image rotate

【図44】
image rotate

【図45】
image rotate

【図46】
image rotate

【図47】
image rotate

【図48】
image rotate

【図49】
image rotate

【図50】
image rotate

【図51】
image rotate

【図52】
image rotate


【公開番号】特開2011−199063(P2011−199063A)
【公開日】平成23年10月6日(2011.10.6)
【国際特許分類】
【出願番号】特願2010−65056(P2010−65056)
【出願日】平成22年3月19日(2010.3.19)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】