【課題】空孔率の高い層間絶縁膜を用いた信頼性の高い多層配線構造を有する半導体装置を提供する。
【解決手段】空孔率が５０％以上の層間膜を有する下層配線層と、空孔率の低い上層配線層を備える多層配線構造において、配線層間を接続するビアを配線層を介して基板表面に垂直方向に連続して形成したスタックドビア７０とチップ外周部に設けた外周リング８０により、空孔率が低く厚い層間膜を有する上層配線層を支える構造とする。 （もっと読む）

【課題】接続孔または配線溝の側壁に露出される層間絶縁膜に吸着している水分を確実に脱ガスさせて除去するとともに、接続孔の底部への下層配線の隆起を防ぐことが可能な半導体装置の製造方法を提供する
【解決手段】表面側に下層配線９が設けられたＳｉＯ₂層４上に、保護膜１０と第１絶縁膜１１および第２絶縁膜１２とを順次形成する。次に、下層配線９上の第１絶縁膜１１および第２絶縁膜１２に、保護膜１０に達する接続孔１６と接続孔１６の上部に連通する配線溝１７を形成する。次いで、接続孔１６の底部に保護膜１０を残存させた状態で、第１の熱処理を行う。続いて、保護膜１０を除去し、接続孔１６の底部に下層配線９を露出させる。次に、接続孔１６の底部に下層配線９を露出させた状態で、第１の熱処理よりも低い温度で第２の熱処理を行う。その後、接続孔１６および配線溝１７にヴィアおよび配線を形成することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】ショート欠陥を容易に速やかに検出することができ、ショート欠陥の原因となるマイクロスクラッチ対策にも有用な半導体装置およびその欠陥検査方法を提供する。
【解決手段】半導体基板１１上の最上層の絶縁膜１２の上に、前記半導体基板１１あるいは下層配線に対して電気的に接続された第１の線分導体パターン１４と電気的に接続されない第２の線分導体パターン１３とが交互に並列に配列されてなる、荷電ビームによる画像上で検査されるテストパターン１６を有した半導体装置とする。 （もっと読む）

【課題】 導電部材中のＣｕ以外の元素の含有量を低減させ、比抵抗を低下させることができる半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に、凹部が設けられた絶縁膜を形成する。（ｂ）開口の内面及び絶縁膜の上面を、Ｃｕ以外に第１の金属元素を含むＣｕ合金からなる補助膜で覆う。（ｃ）凹部内に充填されるように、補助膜上に、Ｃｕを主成分とする導電部材を堆積させる。（ｄ）Ｐ化合物、Ｓｉ化合物、またはＢ化合物を含有する雰囲気下で熱処理を行う。 （もっと読む）

【課題】 結晶構造が体心立方格子構造の金属、または、ルテニウムを確実且つ容易にエッチバック可能とした成膜方法及び電子デバイスの製造方法を提供することを目的とする。
【解決手段】成膜後に少なくともその一部がエッチングされる金属膜の成膜方法であって、
結晶構造が体心立方格子構造の金属またはルテニウムを含有するガスと水素ガスとを含むソースガスと、窒素ガスと、を基体上に流し前記ソースガスを分解することにより前記金属または前記ルテニウムからなる金属膜を前記基体の上に形成することを特徴とする成膜方法を提供する。 （もっと読む）

【課題】銅配線のベリア金属層の物質としてＣＶＤ ＴｉＳｉＮを用いて６５ｎｍ以下の半導体素子にも適用できるようにした半導体素子の金属配線およびその製造方法を提供する。
【解決手段】本発明に係る半導体素子の金属配線は、半導体素子が形成された半導体基板と、前記半導体素子に相応する部分にコンタクトホールを有し、前記半導体基板に形成される絶縁膜と、前記コンタクトホール内に形成されるＴｉＳｉＮベリア金属層と、前記ＴｉＳｉＮベリア金属層上に形成される銅配線とを含んで構成される。 （もっと読む）

【課題】 ウエハの薄型化に際して生じる問題を回避し、積層ウエハ間の電気的接続のための工程を短縮できる方法を提供する。
【解決手段】 基板１ＳＡにその主面から所望の深さまで延びる深い分離溝５ａを形成した後、深い分離溝５ａ内に絶縁膜５ｂを埋め込み貫通分離部５を形成する。続いて、基板１ＳＡの主面にＭＯＳ・ＦＥＴ６を形成した後、基板１ＳＡの主面上に層間絶縁膜８ａを堆積する。その後、貫通分離部５で囲まれた領域内に、層間絶縁膜８ａの上面から基板１ＳＡの厚さの途中深さまで延びる深い導通溝９ａを形成する。続いて、深い導通溝９ａ内に導体膜９ｂを埋め込み貫通配線部９を形成する。その後、基板１ＳＡの裏面を、貫通分離部５および貫通配線部９が露出しない程度まで研削および研磨した後、貫通分離部５および貫通配線部９の下部の一部が露出する程度までウエットエッチング処理する。 （もっと読む）

【課題】ロジック領域におけるトランジスタの上を応力を有する膜で覆って能力を向上させると共に、ＳＲＡＭ領域において、各トランジスタの能力のバランスを保持し、リーク電流の発生を抑制する事ができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置では、Ｎ型ロジック領域ＮＬにおけるトランジスタが引っ張り応力を有する膜５０により覆われ、Ｐ型ロジック領域ＰＬにおけるトランジスタが圧縮応力を有する膜５５により覆われている。そして、Ｐ型ＳＲＡＭ領域ＰＳにおけるトランジスタおよびＮ型ＳＲＡＭ領域ＮＳにおけるトランジスタは、引っ張り応力を有する膜５０ａおよび圧縮応力を有する膜５５ａからなる積層膜により覆われている。 （もっと読む）

本発明は、半導体要素を製作するために、半導体ウエハ内に垂直貫通コンタクト（マイクロ・ビア）、すなわち、ウエハの前側から半導体ウエハを貫通してウエハの後側にいたるコンタクトを形成する方法に関する。本発明はまた、以下のステップを含む方法にも関する、すなわち、コンタクト接続点上のブラインド・ホールがウエハの後側から半導体基板内へレーザ穴開けされ、ウエハが洗浄され、ウエハの活性層スタックに到達するまで半導体基板が材料選択性の方法でプラズマ・エッチングされ、ウエハの後側に接続される予定のコンタクトに到達するまで、ウエハの活性層スタックが材料選択性の方法でプラズマ・エッチングされ、めっきベースがウエハの後側およびブラインド・ホール内に適用され、金が電気めっきによりウエハの金属化された後側およびブラインド・ホール上に適用される。 （もっと読む）

【課題】金属キャップの横方向の成長を無くし、その選択的成長を良好に調整することが可能な配線構造およびその製造方法を提供する。
【解決手段】誘電体層３０のビア部およびトレンチ部に、誘電体層３０の上表面よりも低い上表面を有する銅５０’を充填し、上部に銅凹部５２を有するダマシン構造を形成する。銅凹部５２に金属コバルト，コバルトタングステン，コバルトタングステンリン化合物，またはコバルトタングステンホウ化物からなる金属キャップ５４を形成する。 （もっと読む）

【課題】シード層から導電部表面に拡散して酸化物を形成する金属の酸化物層で形成することで、配線信頼性の向上、微細化によるＲＣ遅延の問題を解決することを可能とする。
【解決手段】基板１１上の絶縁膜（層間絶縁膜２１）に形成された凹部２２の内面にバリア層２５を介してシード層２６を形成する工程と、シード層２６を介して凹部２２を導電部（銅）２７で埋め込む工程と、層間絶縁膜２１上に形成された銅およびシード層２６を除去して、凹部２２内に銅を主材料とする導電部２７を形成する工程とを備えた半導体装置の製造方法であって、シード層２６は導電部２７表面に拡散して酸化物を形成する金属を含む銅材料で形成され、凹部２２内に銅を主材料とする導電部２７を形成した後に熱処理を行って導電部２７表面に酸化物を形成する金属を含む酸化物層３１を形成する。 （もっと読む）

集積回路内で使用するための導電性および／または半導電性のフィーチャを形成する方法を開示する。種々のパターン転写ステップおよびエッチング・ステップをピッチ縮小技術と組み合わせて用いて、高密度実装フィーチャを生成することができる。フィーチャは、１つの方向に縮小ピッチを有し、別の方向に広いピッチを有することができる。従来のフォトリソグラフィ・ステップをピッチ縮小技術と組み合わせて用いて、たとえばビット線コンタクト（７３２）など、細長いピッチ縮小フィーチャを形成することができる。いくつかの実施形態では、コンタクト（７３２）は、マスキング材料の複数の層が上にある絶縁層（３３４）を設けることによって形成することができる。次に、一連の選択的に画定可能な線（１２４）をマスキング材料中に形成することができ、そこでその線がパターンを有する。次に、スペーサ材料（１７０）を使用して線に対してピッチ縮小を実施すると、スペーサ軸に沿って延びるピッチ縮小マスキング線（１７５）を生成することができる。したがって、ピッチ縮小空所によって各ピッチ縮小マスキング線（１７５）を分離することができる。次に、マスキング・フィーチャの一部分と交差するフォトレジストの第２のパターン（たとえば第２のマスク４８０のパターン）を付けることができる。第２のパターンは、ピッチ縮小マスキング線（１７５）、および隣接するピッチ縮小空所をフォトレジストで覆われないままにする窓（４８２）を有することができる。窓（４８２）は、ピッチ縮小マスキング線の長軸に対して平行ではない長軸を有することができる。次に、一部にはピッチ縮小空所によって画定された第３のパターンを介して絶縁層（３３４）をエッチングすると、絶縁層（３３４）中にコンタクトビア（５８４）を生成することができる。コンタクトビア（５８４）を導電材料で充填して電気コンタクト（７３２）を生成することができる。 （もっと読む）

【課題】ウェハのエッジ部からの膜剥がれを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】Ｃｕ配線工程において、有機系低誘電率層間膜３２形成後に、ウェハベベルの側面上および裏面上、ウェハエッジの裏面上に保護膜３３を堆積させる。その後、リソグラフィ工程およびエッチング工程を経て銅膜を形成した後に保護膜３３を除去する。 （もっと読む）

【課題】例えばダマシン法により基板上の配線を形成する場合に、基板にダメージを与えることなく、低い圧力で基板の表面を全面にわたって均一に平坦化することができる電解加工装置を提供する。
【解決手段】電解加工装置１０は、表面に金属膜が形成されたウェハを保持しつつ、ウェハを回転させるウェハホルダ１４と、ウェハに対して電解加工を行う電解加工ユニット１６とを備えている。電解加工ユニット１６は、回転可能な加工電極５２と、加工電極５２に取り付けられた研磨パッド５３と、研磨パッド５３をウェハに押圧する押圧機構７２と、電解加工液をウェハと加工電極５２との間に供給する液供給機構と、ウェハと加工電極５２とを相対運動させる相対運動機構と、加工電極５２がカソード、ウェハの金属膜がアノードとなるように、加工電極５２とウェハの金属膜との間に電圧を印加する電源１０３とを備えている。 （もっと読む）

【課題】 誘電率と被膜強度を表わすヤング率とに優れたシリカ系被膜、特に、比誘電率が２．７以下と小さく、さらに被膜強度を表わすヤング率が半導体配線層作製プロセスに耐えうるだけの強度特性を備えたシリカ系被膜の形成方法を提供する。
【解決手段】 （ｉ）シリカ系被膜形成用塗布液を基板上に塗布し、（ｉｉ）塗布後の基板を加熱処理し、（ｉｉｉ）加熱後の基板に、ケイ素の不対電子を安定化できる物質を含む雰囲気中で活性エネルギー線を照射して、シリカ系被膜を得る。 （もっと読む）

【課題】
複数の半導体チップを積層するときの、コンタクト電極を、半導体基板の裏面から加工するための製造方法を提案する。
【解決手段】
半導体基板の裏面から開口部がすり鉢状の貫通孔を形成した後、絶縁膜を形成し、その後、貫通孔の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタした後、Ａｕメッキとパッド部のパターンニングによりコンタクト電極を形成することを特徴とする。
【効果】
貫通孔の開口部がすり鉢状であるため、フォトリソグラフィー時、孔にレジストが充填されやすく、露光時に孔の底面まで光がまわりやすいため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、裏面と素子面との電気的な接続が可能となる。さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。 （もっと読む）

【課題】ダマシーン法による基板上の配線形成において、微細な凹凸を有する基板上の金属膜の表面を低い加工圧力で平坦化することができ、かつ金属膜をその全面に亘って均一な加工速度で加工することができる電解加工方法を提供する。
【解決手段】給電電極３１と加工電極３２とをテーブル１２上に配置し、給電電極３１と加工電極３２の間に絶縁体３６を配置し、金属膜６が給電電極３１および加工電極３２に対向するように基板Ｗを絶縁体３６に接触させ、第１の電解液および第２の電解液を、絶縁体３６により電気的に絶縁させた状態で給電電極３１と基板Ｗとの間、および加工電極３２と基板Ｗとの間にそれぞれ供給し、給電電極３１と加工電極３２との間に電圧を印加し、基板キャリアー１１とテーブル１２を相対運動させて基板Ｗ上の金属膜６の電解加工を行う。 （もっと読む）

半導体素子を形成する方法は、複数の空洞（１５）を有するパターニング済み誘電体（１８）を能動回路の上に形成する工程を含む。拡散バリア（２０）をパターニング済み誘電体（１８）の上に形成する。導電層（２２）を複数の空洞の中の拡散バリアの上に形成する。導電層を、導電層が誘電体の上部表面の下方に位置するようにエッチバックして、後退領域（２４）を、複数の空洞の中の導電層の上に形成する。次に、後退領域にキャップ膜（２６）を充填する。キャップ膜及び拡散バリアを除去すると、非常に平滑な平坦化表面が得られる。非常に平滑な平坦化表面を形成することにより、複数の導体の間のリーク電流を低減する。
（もっと読む）

【課題】 埋め込み性に優れ、誘電率の小さい絶縁膜を用い、電気的特性の優れた半導体装置の製造方法及び製造装置を提供する。
【解決手段】 真空排気したチャンバ１内に酸素ガス及び塩素ガス１８を導入すると共に、プラズマアンテナ２７に給電することにより、ガスプラズマ１４を発生させた後、主として、ケイ素製の被エッチング部材２０を塩素ガスラジカルによりエッチングして前駆体１５を生成させ、温度制御手段６の調整により基板３に前駆体１５を吸着させてから、塩素ガスラジカルにより前記基板に吸着した前駆体１５を還元すると共に酸素ガスラジカルにより酸化してＳｉＯ₂膜とする反応により、アスペクト比の大きい溝にＳｉＯ₂膜を埋め込む。 （もっと読む）

【課題】半導体装置の微細化にともない、金属配線の表面の凹凸によって電子が散乱され、配線の電気伝導度が低下し電気抵抗が増加する。これを抑制する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上の低誘電率絶縁膜２２に配線溝２８ｔと接続孔２６ｈを形成する。溝内部にバリアメタル２４を形成するがこの表面は必ずしも平滑ではない。そこで、ＣＭＰスラリを溝内部に循環させることによりバリアメタルの表面を平滑にする。ＣＭＰスラリには研磨砥粒とエッチング液が含まれているため凹凸を有するバリアメタルの凸部を研磨、除去することができる。この後Ｃｕを堆積し溝部以外のＣｕを除去すると表面粗さの小さいＣｕ配線２８を形成することができる。 （もっと読む）