半導体装置の製造方法
【課題】接続孔または配線溝の側壁に露出される層間絶縁膜に吸着している水分を確実に脱ガスさせて除去するとともに、接続孔の底部への下層配線の隆起を防ぐことが可能な半導体装置の製造方法を提供する
【解決手段】表面側に下層配線9が設けられたSiO2層4上に、保護膜10と第1絶縁膜11および第2絶縁膜12とを順次形成する。次に、下層配線9上の第1絶縁膜11および第2絶縁膜12に、保護膜10に達する接続孔16と接続孔16の上部に連通する配線溝17を形成する。次いで、接続孔16の底部に保護膜10を残存させた状態で、第1の熱処理を行う。続いて、保護膜10を除去し、接続孔16の底部に下層配線9を露出させる。次に、接続孔16の底部に下層配線9を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行う。その後、接続孔16および配線溝17にヴィアおよび配線を形成することを特徴とする半導体装置の製造方法である。
【解決手段】表面側に下層配線9が設けられたSiO2層4上に、保護膜10と第1絶縁膜11および第2絶縁膜12とを順次形成する。次に、下層配線9上の第1絶縁膜11および第2絶縁膜12に、保護膜10に達する接続孔16と接続孔16の上部に連通する配線溝17を形成する。次いで、接続孔16の底部に保護膜10を残存させた状態で、第1の熱処理を行う。続いて、保護膜10を除去し、接続孔16の底部に下層配線9を露出させる。次に、接続孔16の底部に下層配線9を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行う。その後、接続孔16および配線溝17にヴィアおよび配線を形成することを特徴とする半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、低誘電材料層を含む層間絶縁膜を用いた多層配線構造を備えた半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム(Al)系合金の配線に代わり、低電気抵抗の銅(Cu)配線が導入されるようになっている。Cuは、従来の多層配線構造に使われているAlなどの金属材料とは異なって、ドライエッチングによるパターンニングが困難なため、絶縁膜に配線溝を形成し、配線溝にCu膜を埋め込むことにより配線パターンを形成するダマシン法が一般にCu多層配線構造に適用されている。
【0003】
また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電材料(Low−k材料)を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。低誘電材料としては、ポリアリールエーテル(PAE)に代表される有機系のポリマーや、ハイドロゲンシルセキオサン(HSQ)、メチルシルセスキオキサン(MSQ)に代表される無機系材料などの比誘電率2.7前後の低誘電材料に加え、近年では、それらを多孔質化させて比誘電率を2.2前後とした低誘電材料の適用も試みられている。
【0004】
ここで、層間絶縁膜に上記MSQ(SiOC)からなる低誘電材料層を含み、Cuからなる配線およびヴィアが設けられたデュアルダマシン配線構造の製造方法の一例について、図6を用いて説明する。
【0005】
まず、図6(a)に示すように、表面側に下層配線102が設けられた基板101上に、窒炭化シリコン(SiCN)からなる保護膜103を形成した後、SiOCからなる低誘電材料層104aとSiO2層104bとが順次積層された層間絶縁膜104を形成する。次に、この層間絶縁膜104に下層配線102に達する接続孔105と接続孔105の上部に連通する配線溝106を形成し、配線溝106と接続孔105の内壁を覆う状態で、層間絶縁膜104上にバリア膜107を形成する。そして、バリア膜107が設けられた配線溝106と接続孔105とを埋め込む状態で、バリア膜107上に導電膜(図示省略)を成膜し、配線パターンとして不用な導電膜およびバリア膜107をSiO2層104bが所定の膜厚となるまで除去することで、接続孔105と配線溝106とにヴィア108と上層配線109とをそれぞれ形成する。
【0006】
ここで、上述したような層間絶縁膜104が低誘電材料層104aを含む配線構造では、一般的に低誘電材料層104aは膜密度が粗であることから、膜中に含まれる水分や酸素が脱ガスされ易い。このため、プロセス中、またはその後の信頼性試験等の際に、矢印Bで示すように、低誘電材料層104a自体からの脱ガス、または接続孔105および配線溝106を形成する際のエッチング乃至はレジスト剥離処理に起因する低誘電材料層104aの損傷部に付着した水分の脱ガスが生じる。これにより、低誘電材料層104aとヴィア108または上層配線109との間に介在するバリア膜107が腐食され易い。
【0007】
そして、バリア膜107が腐蝕し、劣化すると、図6(b)に示すように、バリア膜107とCuからなるヴィア108または上層配線109との密着性が低下する。これにより、Cu原子が動きやすくなり、マイグレーションが生じるとともに、上層配線109およびヴィア108中の空孔Cが密着性の悪い部分に集合するため、バリア膜107とヴィア108または上層配線109との間にボイドVが形成され易い。このため、接続不良が生じ、配線の信頼性を著しく低下させてしまっていた。
【0008】
ここで、上述したデュアルダマシンの配線構造において、下層配線102の配線幅を0.7μmに固定し、上層配線109の配線幅を変化させた場合の接続不良率を測定したグラフを図7に示す。このグラフ(1)に示すように、上層配線109(前記図6(b)参照)の配線幅が広くなるほど、密着性の悪い部分に集合する空孔C(前記図6(b)参照)の量も増えるため、接続不良率が大きくなる。特に、層間絶縁膜104(前記図6(b)参照)の低誘電率化が進むと共に、上記問題は顕在化する。
【0009】
そこで、低誘電材料層を含む層間絶縁膜に接続孔を形成し、下層配線を露出した後、バリア膜を形成する前に、熱処理を行うことで、低誘電材料層の水分を脱ガスさせることが報告されている(例えば、特許文献1参照)。
【0010】
この層間絶縁膜の脱ガスについて、上述したデュアルダマシン配線構造の例をとり説明すると、図8に示すように、層間絶縁膜104に下層配線102に達する接続孔105と接続孔105の上部に連通する配線溝106とを形成した後、350℃程度の高温で熱処理を行う。これにより、接続孔105および配線溝106の側壁に露出された層間絶縁膜104、特に低誘電材料層104aに吸着している水分が矢印Bに示すように脱ガスされる。
【0011】
その後、図6(a)を用いて説明したように、接続孔105と配線溝106とにバリア膜107を介してヴィア108と上層配線109とをそれぞれ形成する。これにより、図7のグラフ(2)に示すように、下層配線102(前記図6(a)参照)の配線幅を0.7μmに固定し、上層配線109(前記図6(a)参照)の配線幅を変化させた場合の接続不良率はほぼ0であり、接続不良が防止されることが判る。
【0012】
【特許文献1】特開2003−338540号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、図8に示すように、接続孔105の底部に下層配線102を露出した状態で、350℃程度の高温で熱処理を行った場合に、上層配線109(前記図6(a)参照)の配線幅を0.7μmに固定し、下層配線102(前記図6(a)参照)の配線幅を変化させて、高温放置試験による接続不良率を測定した結果を、図9に示す。このグラフに示すように、下層配線102の配線幅が2μmを超えると高温放置試験により接続不良が発生することが確認された。この接続不良率は下層配線102の配線幅に依存しており、配線幅が広くなるに従い、接続不良率の上昇が確認された。そして、この不良箇所を解析した結果、ボイドが確認された。
【0014】
このボイドの発生メカニズムは、以下のように推定され、Thermally Robust Cu Interconnects with Cu-Ag Alloy fir sub 45nm Node「International Electron Devices Meeting」(米)IEEE,2004年で報告されている。すなわち、図10(a)に示すように、接続孔105の底部に下層配線102を露出した状態で、350℃程度の高温の熱処理を行うと、下層配線102が接続孔105の底部で隆起する様な変形が生じる。
【0015】
この変形は、下層配線102を構成する導電材料の軟化温度以上の温度を加えた時に、再結晶化等により、応力緩和する為に発生すると考えられる。また、この下層配線102の隆起は、下層配線102の体積(配線幅×配線長×膜厚)と、その下層配線102への接続孔105の数に依存し、接続孔105の数が少なく、且つ下層配線102の体積が大きい程、大きく隆起する。
【0016】
そして、図10(b)に示すように、接続孔105の底部に下層配線102が隆起した状態で、配線溝106および接続孔105の内壁にバリア膜107が形成される為、最終工程まで経た半導体装置は、接続孔105の底部に隆起した下層配線102上に、ヴィア108を介して上層配線109が形成された構造となる。
【0017】
その後、この接続孔105の底部の隆起箇所には応力勾配が残留する為、バリア膜107と下層配線102との密着性が低下することで、Cu元素が動きやすくなり、マイグレーションが生じるとともに、下層配線102中の空孔C’が密着性の悪い箇所に集合して、ボイドV’が形成される。
【0018】
かかる問題点を改善するため、本発明は、接続孔または配線溝の側壁に露出される層間絶縁膜に吸着している水分を確実に脱ガスさせて除去するとともに、接続孔の底部への下層配線の隆起を防ぐことが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0019】
上記目的を達成するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、表面側に第1の導電層が設けられた基板上に、保護膜と絶縁膜とを順次形成する工程を行う。次に、第1の導電層上の絶縁膜に、保護膜に達する凹部を形成する工程を行う。次いで、凹部の底部に保護膜を残存させた状態で、第1の熱処理を行う。続いて、保護膜を除去し、凹部の底部に第1の導電層を露出させる工程を行う。次に、凹部の底部に第1の導電層を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行う。その後、凹部を第2の導電層で埋め込む工程を行う。
【0020】
このような半導体装置の製造方法によれば、凹部の底部に保護膜を残存させた状態で第1の熱処理を行うことから、凹部の側壁に露出される絶縁膜に吸着している水分を確実に除去する温度で第1の熱処理を行ったとしても、凹部の底部に第1の導電層が隆起することが防止される。その後、凹部の底部に第1の導電層を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行うことで、凹部の側壁に露出される絶縁膜に第1の熱処理後に吸着した水分が、凹部を第2の導電層で埋め込む前に除去される。
【発明の効果】
【0021】
以上、説明したように、本発明の半導体装置の製造方法によれば、凹部を第2の導電層で埋め込む前に凹部の側壁に露出される絶縁膜に吸着している水分が確実に除去されるため、絶縁膜に吸着した水分がプロセス中またはその後の高温放置試験中に脱ガスされることが防止される。これにより、脱ガスに起因して第2の導電層中にボイドが発生することが防止される。また、凹部の底部に第1の導電層が隆起することが防止されるため、凹部の底部に第1の導電層の隆起に起因するボイドが発生することが防止される。以上のことから、前記凹部が配線溝または接続孔である場合には、上記ボイドによる接続不良が抑制され、配線信頼性を向上させることができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0023】
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、デュアルダマシン構造の形成に係わる。以下、図1〜図3および図5の製造工程断面図を用いて本発明の第1実施形態を説明する。
【0024】
まず、図1(a)に示すように、素子領域等(図示省略)が形成された下地となるシリコン基板(基板)1上に、下地絶縁膜2を介して膜厚100nmのPAE膜3と膜厚100nmのSiO2膜4(比誘電率4.1)とからなる積層膜を配線間絶縁膜として成膜する。次いで、通常のリソグラフィー技術およびエッチング技術により、この配線間絶縁膜に200nmの深さの配線溝5を形成する。なお、ここでの図示は省略するが、この段階で、下地絶縁膜2にも基板11に達する接続孔が既に形成されている。
【0025】
次に、図1(b)に示すように、スパッタリング法により、配線溝5の内壁を覆う状態で、SiO2膜4上に、タンタル(Ta)からなるバリア膜6を10nmの膜厚で形成する。続いて、スパッタリング法により、バリア膜6上に、銅(Cu)からなるシード層7を80nmの膜厚で成膜する。その後、電解めっき法により、配線溝5を埋め込む状態で、シード層7上に、Cuめっき層8を700nmの膜厚で形成する。
【0026】
次いで、図1(c)に示すように、熱処理によりCuの結晶成長を行い、化学的機械的研磨(Chemical Mechanical Polishing(CMP))法により、Cuめっき層8(前記図1(b)参照)、シード層7(前記図1(b)参照)およびバリア膜6をSiO2膜4が所定の膜厚となるまで研磨し、Cuからなる下層配線9を形成する。なお、SiO2膜4は、埋め込み配線形成過程でCMP法により90nm研磨される。ここまでの構成が請求項1の基板に相当する。
【0027】
その後、図2(d)に示すように、下層配線9上およびSiO2膜4上に、例えばSiCからなる保護膜10を35nmの膜厚で形成する。この保護膜10は、後工程で、この保護膜10の上層に形成する第1絶縁膜をエッチングして接続孔を形成する際に、下層配線9の露出およびSiO2膜4への掘り込みを防止するエッチングストッパー膜であるとともに、下層配線9の拡散防止膜および酸化防止膜としても機能する。なお、ここでは、保護膜10にSiCを用いることとしたが、SiCNであってもよい。
【0028】
次に、この保護膜10上に、配線層間絶縁膜として、低誘電材料からなる第1絶縁膜11を形成する。ここでは、例えば無機系の低誘電材料である、比誘電率2.3のMSQ、すなわち炭素含有酸化シリコン(SiOC)からなる第1絶縁膜11を150nmの膜厚で形成することとする。なお、ここでは、第1絶縁膜11としてMSQを用いることとしたが、HSQであってもよい。
【0029】
次いで、第1絶縁膜11上に、第1絶縁膜11とは異なる低誘電率材料からなる第2絶縁膜12を形成する。ここでは、第2絶縁膜12に、有機系の低誘電材料として、特に有機ポリマー材料を用いることとし、一例として、比誘電率2.3のポリアリールエーテル(PAE)からなる第2絶縁膜12を100nmの膜厚で形成する。なお、ここでは、第2絶縁膜12として、PAEを用いることとしたが、ベンゾシクロブテン(BCB)、或いは、フロロカーボン(CFx)であってもよい。
【0030】
次に、第2絶縁膜12上に、例えばSiO2からなる第1マスク形成層13を140nmの膜厚で成膜する。この第1マスク形成層13の上層部分は、後工程で行うCMPの削りしろとなる。
【0031】
次いで、例えばSiNからなる第2マスク形成層14を50nmの膜厚で形成した後、例えばSiO2からなる第3マスク形成層15を50nmの膜厚で形成する。
【0032】
続いて、第3マスク形成層15上に、配線溝パターンを有するレジストマスク(図示省略)を形成する。
【0033】
次に、図2(e)に示すように、レジストマスクをエッチングマスクとして用いたドライエッチング法により、第3マスク形成層(SiO2)15(前記図2(d)参照)をエッチングして、配線溝パターンを有する第3マスク(SiO2)15’を形成する。その後、アッシング処理と薬液処理を施すことにより、上記レジストマスクおよびエッチング処理の際に生じた残留付着物を完全に除去する。
【0034】
次に、図2(f)に示すように、第3マスク15’上を含む第2マスク形成層14上に、接続孔パターンを有するレジストマスクRを形成する。この際、レジストマスクRに設けられた接続孔パターンの少なくとも一部が、第3マスク15’の開口部内に重なるように、レジストマスクRをパターン形成する。
【0035】
続いて、図3(g)に示すように、レジストマスクR(前記図2(f)参照)をエッチングマスクとしたドライエッチング法により、第3マスク15’、第2マスク形成層14、第1マスク形成層13をエッチングし、さらに第2絶縁膜12をエッチングする。これにより、第1絶縁膜11の表面に到達する接続孔16を開口する。この際、レジストマスクRと第2絶縁膜12のエッチングレートはほぼ同等であることから、第2絶縁膜12のエッチング中にレジストマスクRは膜減りし、除去される。
【0036】
次に、図3(h)に示すように、配線溝パターンを有する第3マスク(SiO2)15’をエッチングマスクとしたドライエッチング法により、第2マスク形成層(SiN)14(前記図3(g)参照)をエッチングする。これにより、配線溝パターンを有する第2マスク14’が形成される。また、このエッチングの際、接続孔16の底部に露出するSiOCからなる第1絶縁膜11は、途中まで掘り下げられる。
【0037】
次に、図3(i)に示すように、第3マスク(SiO2)15’(前記図3(h)参照)および第2マスク(SiN)14’をエッチングマスクとして用いたドライエッチングにより、第1マスク形成層(SiO2)13(前記図3(h)参照)をエッチングする。これにより、配線溝パターン有する第1マスク13’が形成される。
【0038】
この際、第3マスク(SiO2)15’は、第1マスク形成層(SiO2)13と同一材料であるため、第1マスク形成層13のエッチングの進行にともない、第3マスク15’も除去される。また、このエッチングにより、第1絶縁膜11の途中まで掘り下げられた接続孔16は更に掘り下げられ、保護膜(SiC)10に達する。
【0039】
ここで、接続孔16の底部に保護膜10が残存した状態で、接続孔15の側壁に露出される第1絶縁膜11および第2絶縁膜12に吸着している水分を除去するため、第1の熱処理を行う。ここで、第1絶縁膜11および第2絶縁膜12に吸着している水分には、物理吸着している水分と化学吸着している水分とがある。化学吸着している水分とは、物理吸着している水分が上記絶縁膜中に取り込まれ、水素結合を形成したものを指す。物理吸着している水分が絶縁膜中に拡散され、化学吸着するにはある程度の時間を要すると考えられる。
【0040】
ここで、図4に本実施形態で配線層間絶縁膜として用いたSiOCからなる低誘電材料層の昇温脱離分析(TDS)の結果を示すと、350℃程度でピークを示しており、350℃程度で熱処理を行うことで、低誘電材料層に化学吸着している水分が除去されることが判る。また、低誘電材料層に物理吸着している水分は、化学吸着している水分よりも低い温度で除去される。
【0041】
この第1の熱処理は、図3(i)に示す低誘電材料からなる第1絶縁膜11および第2絶縁膜12に化学的に吸着している水分が除去される程度の温度および時間で行うこととする。具体的には300℃〜400℃の温度で1分〜60分間行い、ここでは、350℃で10分間の熱処理を行うこととする。これにより、矢印Aに示すように、接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12に化学吸着している水分と物理吸着している水分とが脱ガスされ、確実に除去される。また、この際、下層配線9上は保護膜10で覆われていることから、接続孔16の底部からの下層配線9の隆起は防止される。
【0042】
続いて、図5(j)に示すように、接続孔16の底部の保護膜10をエッチング除去し、下層配線9を露出させるとともに、第2マスク14’(前記図3(i)参照)をエッチング除去する。
【0043】
次いで、第1マスク(SiO2)13’をエッチングマスクとして、第1マスク13’の配線溝パターンの底部に残存する第2絶縁膜(PAE)12をエッチングする。これにより、第1マスク13’に形成された配線溝パターンを掘り下げて、第1マスク13’と第2絶縁膜12とに配線溝17が形成された状態となる。これにより、配線溝17が接続孔16を介して下層配線9と連通した状態となる。
【0044】
なお、本実施形態では、保護膜10および第2マスク14’を除去後、第2絶縁膜12の配線溝加工を行ったが、第2絶縁膜12の配線溝加工後、保護膜10および第2マスク14’を除去することも可能である。
【0045】
その後、薬液を用いた後処理を行い、配線溝17や接続孔16の側壁に残留するエッチング付着物を除去した後、第2の熱処理を行う。この第2の熱処理では、図3(i)を用いて説明した第1の熱処理後の各工程中で、配線溝17および接続孔16の側壁に吸着した水分を除去する。ここで、上述したように、絶縁膜の表面に物理吸着している水分が絶縁膜中に拡散され水素結合を形成するまでには、ある程度の時間を要するため、第1の熱処理後に配線溝17や接続孔16の側壁に吸着した水分は物理吸着していると考えられる。
【0046】
このため、第2の熱処理は第1の熱処理よりも低い温度で行い、図4を用いて説明したように、100℃〜300℃の範囲で1分〜30分間行うこととする。この際、下層配線9は、接続孔16の底部に露出されていることから、接続孔16底部からの下層配線9の隆起を防ぐために、下層配線9を構成するCuの軟化温度よりも同程度以下の温度で行うことが好ましい。ただし、第1絶縁膜11および第2絶縁膜12に物理吸着している水分を確実に除去するためには、上記範囲内で第2の熱処理の温度は高い方が好ましいことから、ここでは、下層配線9を構成するCuの軟化温度と同程度の250℃で2分間、第2の熱処理を行うこととする。これにより、配線溝17や接続孔16の側壁に露出された第1絶縁膜11および第2絶縁膜12に吸着している水分は、矢印A’に示すように脱ガスされる。
【0047】
なお、ここでは250℃の熱をかけて熱処理を行うこととしたが、配線溝17や接続孔16の側壁に残留するエッチング付着物を除去するとともに接続孔底部のCu変質層を正常なCu層に転化するRFスパッタリング処理によっても、基板の温度は上昇するため、上記スパッタリング処理も第2の熱処理に含まれることとする。
【0048】
上記第2の熱処理を行った後、図5(k)に示すように、例えばスパッタリング法により、上記配線溝17および接続孔16の内壁を覆う状態で、例えばTaからなるバリア膜18を成膜する。ここで、上記配線溝17および接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12への水分の吸着を防ぐため、第2の熱処理後からバリア膜18を形成するまでは、大気に接触させないことが好ましい。
【0049】
続いて、上記配線溝17および接続孔16を埋め込む状態で、バリア膜18上にCuAgからなるシード層19を形成する。その後、例えば電解めっき法により、Cuからなるメッキ層20を堆積し、配線溝17と接続孔16の埋め込みを同時に行う。
【0050】
次に、図5(l)に示すように、CMP法により、配線パターンとして不要なメッキ層20(シード層19も含む)(前記図5(k)参照)、バリア膜18を、第1マスク13’が所定の膜厚となるまで除去することで、接続孔16にヴィア21(第2の導電層)を形成するとともに配線溝17に上層配線22(第2の導電層)を形成する。この後の工程は、図2(d)〜図5(l)を用いて説明した工程を繰り返して行うことにより、多層配線構造を完成させる。
【0051】
このような半導体装置の製造方法によれば、接続孔16の底部に保護膜10が残存した状態で第1の熱処理を行うことから、接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12に化学吸着している水分を脱ガスさせる温度で第1の熱処理を行ったとしても、接続孔16の底部に下層配線9が隆起することが防止される。その後、接続孔15の底部に下層配線9を露出した状態で、第1の熱処理よりも低い温度で第2の熱処理を行うことで、接続孔16および配線溝17の側壁に露出される第1絶縁膜11および第2絶縁膜12に第1の熱処理後に物理吸着した水分が、バリア膜18の形成前に除去される。
【0052】
したがって、プロセス中またはその後の高温放置試験中に第1絶縁膜11および第2絶縁膜12に吸着している水分が脱ガスされることによるバリア膜18の劣化が防止され、バリア膜18とヴィア21および上層配線22との密着性が低下することによるボイドの発生が抑制される。また、接続孔15の底部に下層配線9が隆起することが防止されるため、接続孔15の底部にボイドが発生することが抑制される。以上のことから、ボイドに起因する接続不良が抑制され、配線信頼性を向上させることができる。
【0053】
なお、本実施形態では、下層配線9の材料として、Cuを用いることとするが、配線およびヴィアの構成材料については特に限定されるものではない。特に、配線およびヴィアの構成材料に銅銀(CuAg)合金の如き軟化温度の高い材料を使用すると、接続孔16の底部に下層配線9を露出した状態で行う第2の熱処理の際、Cuを用いた場合よりも高い温度をかけることができ、第2の熱処理の温度に裕度を持たせることができるため、好ましい。この場合には、図1(b)を用いて説明した工程において、配線溝5の内壁を覆う状態でバリア膜6を形成した後、バリア膜6上にCuAgからなるシード層7を形成し、配線溝5を埋め込む状態でシード層7上にCuめっき層8を形成する。続いて、熱処理を行うことによりシード層7の銀(Ag)をCuめっき層8に拡散させる。その後は図1(c)を用いて説明した工程を行う。
【0054】
また、上記実施形態では、デュアルダマシン配線構造の製造方法を例にとり説明したが、シングルダマシン配線構造であっても適用可能である。この場合には、表面側に下層配線が設けられた基板上に保護膜および絶縁膜を順次形成した後、絶縁膜に保護膜を露出する接続孔を形成し、第1の熱処理を行う。次いで、接続孔の底部に露出した保護膜を除去して、導電層を露出した後、第1の熱処理よりも低い温度で第2の熱処理を行った後、接続孔にヴィアを形成する。ただし、デュアルダマシン配線構造の製造方法に本発明を適用する方が、配線溝17と接続孔16の側壁に露出される層間絶縁膜14の面積が広くなるため、顕著な効果を奏する。
【図面の簡単な説明】
【0055】
【図1】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その1)である。
【図2】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その2)である。
【図3】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その3)である。
【図4】低誘電材料層のTDSデータを示すグラフ(a)であり、絶縁膜への水分の吸着状態を示す模式図(b)である。
【図5】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その4)である。
【図6】従来の半導体装置の製造方法を示す製造工程断面図である。
【図7】上層配線の配線幅を変化させて、高温熱処理の有無による接続不良率を測定したグラフである。
【図8】従来の半導体装置の製造方法を示す断面図である。
【図9】下層配線の配線幅を変化させて、高温熱処理した場合の接続不良率を測定したグラフである。
【図10】従来の半導体装置の製造方法の課題を示す製造工程断面図である。
【符号の説明】
【0056】
1…基板、9…下層配線(第1の導電層)、10…保護膜、11…第1絶縁膜(低誘電材料層)、12…第2絶縁膜(低誘電材料層)、16…接続孔、17…配線溝、21…ヴィア(第2の導電層)、22…上層配線(第2の導電層)
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、低誘電材料層を含む層間絶縁膜を用いた多層配線構造を備えた半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム(Al)系合金の配線に代わり、低電気抵抗の銅(Cu)配線が導入されるようになっている。Cuは、従来の多層配線構造に使われているAlなどの金属材料とは異なって、ドライエッチングによるパターンニングが困難なため、絶縁膜に配線溝を形成し、配線溝にCu膜を埋め込むことにより配線パターンを形成するダマシン法が一般にCu多層配線構造に適用されている。
【0003】
また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電材料(Low−k材料)を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。低誘電材料としては、ポリアリールエーテル(PAE)に代表される有機系のポリマーや、ハイドロゲンシルセキオサン(HSQ)、メチルシルセスキオキサン(MSQ)に代表される無機系材料などの比誘電率2.7前後の低誘電材料に加え、近年では、それらを多孔質化させて比誘電率を2.2前後とした低誘電材料の適用も試みられている。
【0004】
ここで、層間絶縁膜に上記MSQ(SiOC)からなる低誘電材料層を含み、Cuからなる配線およびヴィアが設けられたデュアルダマシン配線構造の製造方法の一例について、図6を用いて説明する。
【0005】
まず、図6(a)に示すように、表面側に下層配線102が設けられた基板101上に、窒炭化シリコン(SiCN)からなる保護膜103を形成した後、SiOCからなる低誘電材料層104aとSiO2層104bとが順次積層された層間絶縁膜104を形成する。次に、この層間絶縁膜104に下層配線102に達する接続孔105と接続孔105の上部に連通する配線溝106を形成し、配線溝106と接続孔105の内壁を覆う状態で、層間絶縁膜104上にバリア膜107を形成する。そして、バリア膜107が設けられた配線溝106と接続孔105とを埋め込む状態で、バリア膜107上に導電膜(図示省略)を成膜し、配線パターンとして不用な導電膜およびバリア膜107をSiO2層104bが所定の膜厚となるまで除去することで、接続孔105と配線溝106とにヴィア108と上層配線109とをそれぞれ形成する。
【0006】
ここで、上述したような層間絶縁膜104が低誘電材料層104aを含む配線構造では、一般的に低誘電材料層104aは膜密度が粗であることから、膜中に含まれる水分や酸素が脱ガスされ易い。このため、プロセス中、またはその後の信頼性試験等の際に、矢印Bで示すように、低誘電材料層104a自体からの脱ガス、または接続孔105および配線溝106を形成する際のエッチング乃至はレジスト剥離処理に起因する低誘電材料層104aの損傷部に付着した水分の脱ガスが生じる。これにより、低誘電材料層104aとヴィア108または上層配線109との間に介在するバリア膜107が腐食され易い。
【0007】
そして、バリア膜107が腐蝕し、劣化すると、図6(b)に示すように、バリア膜107とCuからなるヴィア108または上層配線109との密着性が低下する。これにより、Cu原子が動きやすくなり、マイグレーションが生じるとともに、上層配線109およびヴィア108中の空孔Cが密着性の悪い部分に集合するため、バリア膜107とヴィア108または上層配線109との間にボイドVが形成され易い。このため、接続不良が生じ、配線の信頼性を著しく低下させてしまっていた。
【0008】
ここで、上述したデュアルダマシンの配線構造において、下層配線102の配線幅を0.7μmに固定し、上層配線109の配線幅を変化させた場合の接続不良率を測定したグラフを図7に示す。このグラフ(1)に示すように、上層配線109(前記図6(b)参照)の配線幅が広くなるほど、密着性の悪い部分に集合する空孔C(前記図6(b)参照)の量も増えるため、接続不良率が大きくなる。特に、層間絶縁膜104(前記図6(b)参照)の低誘電率化が進むと共に、上記問題は顕在化する。
【0009】
そこで、低誘電材料層を含む層間絶縁膜に接続孔を形成し、下層配線を露出した後、バリア膜を形成する前に、熱処理を行うことで、低誘電材料層の水分を脱ガスさせることが報告されている(例えば、特許文献1参照)。
【0010】
この層間絶縁膜の脱ガスについて、上述したデュアルダマシン配線構造の例をとり説明すると、図8に示すように、層間絶縁膜104に下層配線102に達する接続孔105と接続孔105の上部に連通する配線溝106とを形成した後、350℃程度の高温で熱処理を行う。これにより、接続孔105および配線溝106の側壁に露出された層間絶縁膜104、特に低誘電材料層104aに吸着している水分が矢印Bに示すように脱ガスされる。
【0011】
その後、図6(a)を用いて説明したように、接続孔105と配線溝106とにバリア膜107を介してヴィア108と上層配線109とをそれぞれ形成する。これにより、図7のグラフ(2)に示すように、下層配線102(前記図6(a)参照)の配線幅を0.7μmに固定し、上層配線109(前記図6(a)参照)の配線幅を変化させた場合の接続不良率はほぼ0であり、接続不良が防止されることが判る。
【0012】
【特許文献1】特開2003−338540号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、図8に示すように、接続孔105の底部に下層配線102を露出した状態で、350℃程度の高温で熱処理を行った場合に、上層配線109(前記図6(a)参照)の配線幅を0.7μmに固定し、下層配線102(前記図6(a)参照)の配線幅を変化させて、高温放置試験による接続不良率を測定した結果を、図9に示す。このグラフに示すように、下層配線102の配線幅が2μmを超えると高温放置試験により接続不良が発生することが確認された。この接続不良率は下層配線102の配線幅に依存しており、配線幅が広くなるに従い、接続不良率の上昇が確認された。そして、この不良箇所を解析した結果、ボイドが確認された。
【0014】
このボイドの発生メカニズムは、以下のように推定され、Thermally Robust Cu Interconnects with Cu-Ag Alloy fir sub 45nm Node「International Electron Devices Meeting」(米)IEEE,2004年で報告されている。すなわち、図10(a)に示すように、接続孔105の底部に下層配線102を露出した状態で、350℃程度の高温の熱処理を行うと、下層配線102が接続孔105の底部で隆起する様な変形が生じる。
【0015】
この変形は、下層配線102を構成する導電材料の軟化温度以上の温度を加えた時に、再結晶化等により、応力緩和する為に発生すると考えられる。また、この下層配線102の隆起は、下層配線102の体積(配線幅×配線長×膜厚)と、その下層配線102への接続孔105の数に依存し、接続孔105の数が少なく、且つ下層配線102の体積が大きい程、大きく隆起する。
【0016】
そして、図10(b)に示すように、接続孔105の底部に下層配線102が隆起した状態で、配線溝106および接続孔105の内壁にバリア膜107が形成される為、最終工程まで経た半導体装置は、接続孔105の底部に隆起した下層配線102上に、ヴィア108を介して上層配線109が形成された構造となる。
【0017】
その後、この接続孔105の底部の隆起箇所には応力勾配が残留する為、バリア膜107と下層配線102との密着性が低下することで、Cu元素が動きやすくなり、マイグレーションが生じるとともに、下層配線102中の空孔C’が密着性の悪い箇所に集合して、ボイドV’が形成される。
【0018】
かかる問題点を改善するため、本発明は、接続孔または配線溝の側壁に露出される層間絶縁膜に吸着している水分を確実に脱ガスさせて除去するとともに、接続孔の底部への下層配線の隆起を防ぐことが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0019】
上記目的を達成するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、表面側に第1の導電層が設けられた基板上に、保護膜と絶縁膜とを順次形成する工程を行う。次に、第1の導電層上の絶縁膜に、保護膜に達する凹部を形成する工程を行う。次いで、凹部の底部に保護膜を残存させた状態で、第1の熱処理を行う。続いて、保護膜を除去し、凹部の底部に第1の導電層を露出させる工程を行う。次に、凹部の底部に第1の導電層を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行う。その後、凹部を第2の導電層で埋め込む工程を行う。
【0020】
このような半導体装置の製造方法によれば、凹部の底部に保護膜を残存させた状態で第1の熱処理を行うことから、凹部の側壁に露出される絶縁膜に吸着している水分を確実に除去する温度で第1の熱処理を行ったとしても、凹部の底部に第1の導電層が隆起することが防止される。その後、凹部の底部に第1の導電層を露出させた状態で、第1の熱処理よりも低い温度で第2の熱処理を行うことで、凹部の側壁に露出される絶縁膜に第1の熱処理後に吸着した水分が、凹部を第2の導電層で埋め込む前に除去される。
【発明の効果】
【0021】
以上、説明したように、本発明の半導体装置の製造方法によれば、凹部を第2の導電層で埋め込む前に凹部の側壁に露出される絶縁膜に吸着している水分が確実に除去されるため、絶縁膜に吸着した水分がプロセス中またはその後の高温放置試験中に脱ガスされることが防止される。これにより、脱ガスに起因して第2の導電層中にボイドが発生することが防止される。また、凹部の底部に第1の導電層が隆起することが防止されるため、凹部の底部に第1の導電層の隆起に起因するボイドが発生することが防止される。以上のことから、前記凹部が配線溝または接続孔である場合には、上記ボイドによる接続不良が抑制され、配線信頼性を向上させることができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0023】
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、デュアルダマシン構造の形成に係わる。以下、図1〜図3および図5の製造工程断面図を用いて本発明の第1実施形態を説明する。
【0024】
まず、図1(a)に示すように、素子領域等(図示省略)が形成された下地となるシリコン基板(基板)1上に、下地絶縁膜2を介して膜厚100nmのPAE膜3と膜厚100nmのSiO2膜4(比誘電率4.1)とからなる積層膜を配線間絶縁膜として成膜する。次いで、通常のリソグラフィー技術およびエッチング技術により、この配線間絶縁膜に200nmの深さの配線溝5を形成する。なお、ここでの図示は省略するが、この段階で、下地絶縁膜2にも基板11に達する接続孔が既に形成されている。
【0025】
次に、図1(b)に示すように、スパッタリング法により、配線溝5の内壁を覆う状態で、SiO2膜4上に、タンタル(Ta)からなるバリア膜6を10nmの膜厚で形成する。続いて、スパッタリング法により、バリア膜6上に、銅(Cu)からなるシード層7を80nmの膜厚で成膜する。その後、電解めっき法により、配線溝5を埋め込む状態で、シード層7上に、Cuめっき層8を700nmの膜厚で形成する。
【0026】
次いで、図1(c)に示すように、熱処理によりCuの結晶成長を行い、化学的機械的研磨(Chemical Mechanical Polishing(CMP))法により、Cuめっき層8(前記図1(b)参照)、シード層7(前記図1(b)参照)およびバリア膜6をSiO2膜4が所定の膜厚となるまで研磨し、Cuからなる下層配線9を形成する。なお、SiO2膜4は、埋め込み配線形成過程でCMP法により90nm研磨される。ここまでの構成が請求項1の基板に相当する。
【0027】
その後、図2(d)に示すように、下層配線9上およびSiO2膜4上に、例えばSiCからなる保護膜10を35nmの膜厚で形成する。この保護膜10は、後工程で、この保護膜10の上層に形成する第1絶縁膜をエッチングして接続孔を形成する際に、下層配線9の露出およびSiO2膜4への掘り込みを防止するエッチングストッパー膜であるとともに、下層配線9の拡散防止膜および酸化防止膜としても機能する。なお、ここでは、保護膜10にSiCを用いることとしたが、SiCNであってもよい。
【0028】
次に、この保護膜10上に、配線層間絶縁膜として、低誘電材料からなる第1絶縁膜11を形成する。ここでは、例えば無機系の低誘電材料である、比誘電率2.3のMSQ、すなわち炭素含有酸化シリコン(SiOC)からなる第1絶縁膜11を150nmの膜厚で形成することとする。なお、ここでは、第1絶縁膜11としてMSQを用いることとしたが、HSQであってもよい。
【0029】
次いで、第1絶縁膜11上に、第1絶縁膜11とは異なる低誘電率材料からなる第2絶縁膜12を形成する。ここでは、第2絶縁膜12に、有機系の低誘電材料として、特に有機ポリマー材料を用いることとし、一例として、比誘電率2.3のポリアリールエーテル(PAE)からなる第2絶縁膜12を100nmの膜厚で形成する。なお、ここでは、第2絶縁膜12として、PAEを用いることとしたが、ベンゾシクロブテン(BCB)、或いは、フロロカーボン(CFx)であってもよい。
【0030】
次に、第2絶縁膜12上に、例えばSiO2からなる第1マスク形成層13を140nmの膜厚で成膜する。この第1マスク形成層13の上層部分は、後工程で行うCMPの削りしろとなる。
【0031】
次いで、例えばSiNからなる第2マスク形成層14を50nmの膜厚で形成した後、例えばSiO2からなる第3マスク形成層15を50nmの膜厚で形成する。
【0032】
続いて、第3マスク形成層15上に、配線溝パターンを有するレジストマスク(図示省略)を形成する。
【0033】
次に、図2(e)に示すように、レジストマスクをエッチングマスクとして用いたドライエッチング法により、第3マスク形成層(SiO2)15(前記図2(d)参照)をエッチングして、配線溝パターンを有する第3マスク(SiO2)15’を形成する。その後、アッシング処理と薬液処理を施すことにより、上記レジストマスクおよびエッチング処理の際に生じた残留付着物を完全に除去する。
【0034】
次に、図2(f)に示すように、第3マスク15’上を含む第2マスク形成層14上に、接続孔パターンを有するレジストマスクRを形成する。この際、レジストマスクRに設けられた接続孔パターンの少なくとも一部が、第3マスク15’の開口部内に重なるように、レジストマスクRをパターン形成する。
【0035】
続いて、図3(g)に示すように、レジストマスクR(前記図2(f)参照)をエッチングマスクとしたドライエッチング法により、第3マスク15’、第2マスク形成層14、第1マスク形成層13をエッチングし、さらに第2絶縁膜12をエッチングする。これにより、第1絶縁膜11の表面に到達する接続孔16を開口する。この際、レジストマスクRと第2絶縁膜12のエッチングレートはほぼ同等であることから、第2絶縁膜12のエッチング中にレジストマスクRは膜減りし、除去される。
【0036】
次に、図3(h)に示すように、配線溝パターンを有する第3マスク(SiO2)15’をエッチングマスクとしたドライエッチング法により、第2マスク形成層(SiN)14(前記図3(g)参照)をエッチングする。これにより、配線溝パターンを有する第2マスク14’が形成される。また、このエッチングの際、接続孔16の底部に露出するSiOCからなる第1絶縁膜11は、途中まで掘り下げられる。
【0037】
次に、図3(i)に示すように、第3マスク(SiO2)15’(前記図3(h)参照)および第2マスク(SiN)14’をエッチングマスクとして用いたドライエッチングにより、第1マスク形成層(SiO2)13(前記図3(h)参照)をエッチングする。これにより、配線溝パターン有する第1マスク13’が形成される。
【0038】
この際、第3マスク(SiO2)15’は、第1マスク形成層(SiO2)13と同一材料であるため、第1マスク形成層13のエッチングの進行にともない、第3マスク15’も除去される。また、このエッチングにより、第1絶縁膜11の途中まで掘り下げられた接続孔16は更に掘り下げられ、保護膜(SiC)10に達する。
【0039】
ここで、接続孔16の底部に保護膜10が残存した状態で、接続孔15の側壁に露出される第1絶縁膜11および第2絶縁膜12に吸着している水分を除去するため、第1の熱処理を行う。ここで、第1絶縁膜11および第2絶縁膜12に吸着している水分には、物理吸着している水分と化学吸着している水分とがある。化学吸着している水分とは、物理吸着している水分が上記絶縁膜中に取り込まれ、水素結合を形成したものを指す。物理吸着している水分が絶縁膜中に拡散され、化学吸着するにはある程度の時間を要すると考えられる。
【0040】
ここで、図4に本実施形態で配線層間絶縁膜として用いたSiOCからなる低誘電材料層の昇温脱離分析(TDS)の結果を示すと、350℃程度でピークを示しており、350℃程度で熱処理を行うことで、低誘電材料層に化学吸着している水分が除去されることが判る。また、低誘電材料層に物理吸着している水分は、化学吸着している水分よりも低い温度で除去される。
【0041】
この第1の熱処理は、図3(i)に示す低誘電材料からなる第1絶縁膜11および第2絶縁膜12に化学的に吸着している水分が除去される程度の温度および時間で行うこととする。具体的には300℃〜400℃の温度で1分〜60分間行い、ここでは、350℃で10分間の熱処理を行うこととする。これにより、矢印Aに示すように、接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12に化学吸着している水分と物理吸着している水分とが脱ガスされ、確実に除去される。また、この際、下層配線9上は保護膜10で覆われていることから、接続孔16の底部からの下層配線9の隆起は防止される。
【0042】
続いて、図5(j)に示すように、接続孔16の底部の保護膜10をエッチング除去し、下層配線9を露出させるとともに、第2マスク14’(前記図3(i)参照)をエッチング除去する。
【0043】
次いで、第1マスク(SiO2)13’をエッチングマスクとして、第1マスク13’の配線溝パターンの底部に残存する第2絶縁膜(PAE)12をエッチングする。これにより、第1マスク13’に形成された配線溝パターンを掘り下げて、第1マスク13’と第2絶縁膜12とに配線溝17が形成された状態となる。これにより、配線溝17が接続孔16を介して下層配線9と連通した状態となる。
【0044】
なお、本実施形態では、保護膜10および第2マスク14’を除去後、第2絶縁膜12の配線溝加工を行ったが、第2絶縁膜12の配線溝加工後、保護膜10および第2マスク14’を除去することも可能である。
【0045】
その後、薬液を用いた後処理を行い、配線溝17や接続孔16の側壁に残留するエッチング付着物を除去した後、第2の熱処理を行う。この第2の熱処理では、図3(i)を用いて説明した第1の熱処理後の各工程中で、配線溝17および接続孔16の側壁に吸着した水分を除去する。ここで、上述したように、絶縁膜の表面に物理吸着している水分が絶縁膜中に拡散され水素結合を形成するまでには、ある程度の時間を要するため、第1の熱処理後に配線溝17や接続孔16の側壁に吸着した水分は物理吸着していると考えられる。
【0046】
このため、第2の熱処理は第1の熱処理よりも低い温度で行い、図4を用いて説明したように、100℃〜300℃の範囲で1分〜30分間行うこととする。この際、下層配線9は、接続孔16の底部に露出されていることから、接続孔16底部からの下層配線9の隆起を防ぐために、下層配線9を構成するCuの軟化温度よりも同程度以下の温度で行うことが好ましい。ただし、第1絶縁膜11および第2絶縁膜12に物理吸着している水分を確実に除去するためには、上記範囲内で第2の熱処理の温度は高い方が好ましいことから、ここでは、下層配線9を構成するCuの軟化温度と同程度の250℃で2分間、第2の熱処理を行うこととする。これにより、配線溝17や接続孔16の側壁に露出された第1絶縁膜11および第2絶縁膜12に吸着している水分は、矢印A’に示すように脱ガスされる。
【0047】
なお、ここでは250℃の熱をかけて熱処理を行うこととしたが、配線溝17や接続孔16の側壁に残留するエッチング付着物を除去するとともに接続孔底部のCu変質層を正常なCu層に転化するRFスパッタリング処理によっても、基板の温度は上昇するため、上記スパッタリング処理も第2の熱処理に含まれることとする。
【0048】
上記第2の熱処理を行った後、図5(k)に示すように、例えばスパッタリング法により、上記配線溝17および接続孔16の内壁を覆う状態で、例えばTaからなるバリア膜18を成膜する。ここで、上記配線溝17および接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12への水分の吸着を防ぐため、第2の熱処理後からバリア膜18を形成するまでは、大気に接触させないことが好ましい。
【0049】
続いて、上記配線溝17および接続孔16を埋め込む状態で、バリア膜18上にCuAgからなるシード層19を形成する。その後、例えば電解めっき法により、Cuからなるメッキ層20を堆積し、配線溝17と接続孔16の埋め込みを同時に行う。
【0050】
次に、図5(l)に示すように、CMP法により、配線パターンとして不要なメッキ層20(シード層19も含む)(前記図5(k)参照)、バリア膜18を、第1マスク13’が所定の膜厚となるまで除去することで、接続孔16にヴィア21(第2の導電層)を形成するとともに配線溝17に上層配線22(第2の導電層)を形成する。この後の工程は、図2(d)〜図5(l)を用いて説明した工程を繰り返して行うことにより、多層配線構造を完成させる。
【0051】
このような半導体装置の製造方法によれば、接続孔16の底部に保護膜10が残存した状態で第1の熱処理を行うことから、接続孔16の側壁に露出される第1絶縁膜11および第2絶縁膜12に化学吸着している水分を脱ガスさせる温度で第1の熱処理を行ったとしても、接続孔16の底部に下層配線9が隆起することが防止される。その後、接続孔15の底部に下層配線9を露出した状態で、第1の熱処理よりも低い温度で第2の熱処理を行うことで、接続孔16および配線溝17の側壁に露出される第1絶縁膜11および第2絶縁膜12に第1の熱処理後に物理吸着した水分が、バリア膜18の形成前に除去される。
【0052】
したがって、プロセス中またはその後の高温放置試験中に第1絶縁膜11および第2絶縁膜12に吸着している水分が脱ガスされることによるバリア膜18の劣化が防止され、バリア膜18とヴィア21および上層配線22との密着性が低下することによるボイドの発生が抑制される。また、接続孔15の底部に下層配線9が隆起することが防止されるため、接続孔15の底部にボイドが発生することが抑制される。以上のことから、ボイドに起因する接続不良が抑制され、配線信頼性を向上させることができる。
【0053】
なお、本実施形態では、下層配線9の材料として、Cuを用いることとするが、配線およびヴィアの構成材料については特に限定されるものではない。特に、配線およびヴィアの構成材料に銅銀(CuAg)合金の如き軟化温度の高い材料を使用すると、接続孔16の底部に下層配線9を露出した状態で行う第2の熱処理の際、Cuを用いた場合よりも高い温度をかけることができ、第2の熱処理の温度に裕度を持たせることができるため、好ましい。この場合には、図1(b)を用いて説明した工程において、配線溝5の内壁を覆う状態でバリア膜6を形成した後、バリア膜6上にCuAgからなるシード層7を形成し、配線溝5を埋め込む状態でシード層7上にCuめっき層8を形成する。続いて、熱処理を行うことによりシード層7の銀(Ag)をCuめっき層8に拡散させる。その後は図1(c)を用いて説明した工程を行う。
【0054】
また、上記実施形態では、デュアルダマシン配線構造の製造方法を例にとり説明したが、シングルダマシン配線構造であっても適用可能である。この場合には、表面側に下層配線が設けられた基板上に保護膜および絶縁膜を順次形成した後、絶縁膜に保護膜を露出する接続孔を形成し、第1の熱処理を行う。次いで、接続孔の底部に露出した保護膜を除去して、導電層を露出した後、第1の熱処理よりも低い温度で第2の熱処理を行った後、接続孔にヴィアを形成する。ただし、デュアルダマシン配線構造の製造方法に本発明を適用する方が、配線溝17と接続孔16の側壁に露出される層間絶縁膜14の面積が広くなるため、顕著な効果を奏する。
【図面の簡単な説明】
【0055】
【図1】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その1)である。
【図2】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その2)である。
【図3】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その3)である。
【図4】低誘電材料層のTDSデータを示すグラフ(a)であり、絶縁膜への水分の吸着状態を示す模式図(b)である。
【図5】本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図(その4)である。
【図6】従来の半導体装置の製造方法を示す製造工程断面図である。
【図7】上層配線の配線幅を変化させて、高温熱処理の有無による接続不良率を測定したグラフである。
【図8】従来の半導体装置の製造方法を示す断面図である。
【図9】下層配線の配線幅を変化させて、高温熱処理した場合の接続不良率を測定したグラフである。
【図10】従来の半導体装置の製造方法の課題を示す製造工程断面図である。
【符号の説明】
【0056】
1…基板、9…下層配線(第1の導電層)、10…保護膜、11…第1絶縁膜(低誘電材料層)、12…第2絶縁膜(低誘電材料層)、16…接続孔、17…配線溝、21…ヴィア(第2の導電層)、22…上層配線(第2の導電層)
【特許請求の範囲】
【請求項1】
表面側に第1の導電層が設けられた基板上に、保護膜と絶縁膜とを順次形成する工程と、
前記第1の導電層上の前記絶縁膜に、前記保護膜に達する凹部を形成する工程と、
前記凹部の底部に前記保護膜を残存させた状態で、第1の熱処理を行う工程と、
前記第1の熱処理後に、前記保護膜を除去し、前記凹部の底部に前記第1の導電層を露出させる工程と、
前記凹部の底部に前記第1の導電層を露出させた状態で、前記第1の熱処理よりも低い温度で第2の熱処理を行う工程と、
前記第2の熱処理後に、前記凹部を第2の導電層で埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項2】
前記第1の熱処理は、前記凹部の側壁に露出される前記絶縁膜に化学吸着している水分が除去される温度で行い、
前記第2の熱処理は、前記凹部の側壁に露出される前記絶縁膜に物理吸着している水分が除去される温度で行う
ことを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記絶縁膜には、酸化シリコンよりも誘電率の低い材料からなる低誘電材料層が含まれている
ことを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
前記第2の熱処理を行う工程の後で、前記凹部を前記第2の導電層で埋め込む工程の前に、
前記凹部の内壁を覆う状態で、前記第2の導電層から前記絶縁膜への導電材料の拡散を防止するバリア膜を形成する工程を行う
ことを特徴とする請求項1記載の半導体装置の製造方法。
【請求項1】
表面側に第1の導電層が設けられた基板上に、保護膜と絶縁膜とを順次形成する工程と、
前記第1の導電層上の前記絶縁膜に、前記保護膜に達する凹部を形成する工程と、
前記凹部の底部に前記保護膜を残存させた状態で、第1の熱処理を行う工程と、
前記第1の熱処理後に、前記保護膜を除去し、前記凹部の底部に前記第1の導電層を露出させる工程と、
前記凹部の底部に前記第1の導電層を露出させた状態で、前記第1の熱処理よりも低い温度で第2の熱処理を行う工程と、
前記第2の熱処理後に、前記凹部を第2の導電層で埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項2】
前記第1の熱処理は、前記凹部の側壁に露出される前記絶縁膜に化学吸着している水分が除去される温度で行い、
前記第2の熱処理は、前記凹部の側壁に露出される前記絶縁膜に物理吸着している水分が除去される温度で行う
ことを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記絶縁膜には、酸化シリコンよりも誘電率の低い材料からなる低誘電材料層が含まれている
ことを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
前記第2の熱処理を行う工程の後で、前記凹部を前記第2の導電層で埋め込む工程の前に、
前記凹部の内壁を覆う状態で、前記第2の導電層から前記絶縁膜への導電材料の拡散を防止するバリア膜を形成する工程を行う
ことを特徴とする請求項1記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2007−67324(P2007−67324A)
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願番号】特願2005−254683(P2005−254683)
【出願日】平成17年9月2日(2005.9.2)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成19年3月15日(2007.3.15)
【国際特許分類】
【出願日】平成17年9月2日(2005.9.2)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]