【課題】 本番チップにＰＣＭを設けても、チップサイズが増大しないようにする。
【解決手段】 製造工程の不良解析用のＰＣＭ２２は半導体装置２１のチップ内に埋め込まれている。ＰＣＭ２２の測定用のパッド１２はチップの側面に設けられている。半導体装置２１は各層が積層されて構成され、パッド１２はその積層構造の最上層のメタルより下層に位置するメタルで形成されている。 （もっと読む）

【課題】障壁金属スペーサを備える半導体素子及びその製造方法を提供する。
【解決手段】半導体基板に形成された第１金属ラインと、第１金属ラインの一部分と電気的に連結されたビアプラグを備え、ウィンドウを含むエッチング停止膜と、ビアホール及びトレンチを含む層間絶縁膜と、ビアホール内の層間絶縁膜の側壁を覆っており、第１金属ラインの一部分を露出し、ウィンドウ内のエッチング停止膜の少なくとも側壁の下端を露出する第１障壁金属スペーサと、を備える半導体素子である。 （もっと読む）

【課題】銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、低比誘電率層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供する。
【解決手段】比誘電率が３以下である絶縁膜３が基板１上に少なくとも１層設けられている。少なくとも一部がこの絶縁膜３内に形成されている凹部１０の内面を覆って第１のバリアメタル膜６が設けられている。この第１のバリアメタル膜６の表面を覆って凹部１０内に第２のバリアメタル膜７が設けられている。この第２のバリアメタル膜７の表面を覆って凹部１０内に第３のバリアメタル膜８が設けられている。この第３のバリアメタル膜８の表面を覆って凹部１０内にＣｕ膜１１が埋め込まれて設けられている。 （もっと読む）

【課題】 本発明の目的は、電気的接続信頼性に優れる半導体装置の製造方法の簡略化を図ることにある。
【解決手段】 半導体装置の製造方法は、電極パッド１６及びパッシベーション膜１８を有する半導体基板１０の上方に、第１の樹脂層３０と、第１の樹脂層３０よりも小さい幅を有する複数の第２の樹脂層３２と、を形成する工程と、第１の樹脂層３０及び複数の第２の樹脂層３２をキュアすることにより、第１の樹脂層３０により樹脂突起４０を形成し、複数の第２の樹脂層３２を一体化させることにより樹脂突起４０を超えない高さを有する樹脂部４２を形成する工程と、電極パッド１６と電気的に接続する導電層５０を、電極パッド１６の上方から樹脂突起４０の上方を通り、さらに樹脂部４２の上方に至るように形成する工程と、を含む。 （もっと読む）

光学的に書き込み可能なマスクを使用して半導体基板上の薄膜構造体を処理する方法は、所定パターンに従ってエッチングされるターゲット層を表面に有する基板をリアクタチャンバ内に配置するステップと、（ａ）チャンバに炭素含有処理ガスを導入する工程、（ｂ）再入経路の外部にプラズマＲＦソース電力を結合することによりワークピースの上にあるプロセス領域を含む再入経路で再入トロイダルＲＦプラズマ電流を生成する工程、（ｃ）ＲＦプラズマバイアス電力またはバイアス電圧をワークピースに結合させる工程により基板上に炭素含有ハードマスク層を堆積するステップと、を含む。その方法は、炭素含有ハードマスク層に所定のパターンをフォトリソグラフィで画成するステップと、そのハードマスク層が存在するときにターゲット層をエッチングするステップと、を更に含む。
（もっと読む）

【課題】 低いコンタクト抵抗及び向上した信頼性を有する複合スタッド・コンタクト接続のための方法及び構造体を提供する。
【解決手段】 フッ素含有ガスを含む選択的なドライ・エッチングが用いられる。コンタクトの抵抗は、Ｍ１のＲＩＥプロセスの後又は間に、タングステン・コンタクトを部分的にドライ・エッチバックすることによって低減される。窪んだコンタクトは、続いて、Ｍ１ライナ／めっきプロセス中にメタライズされる。タングステン・コンタクトの高さは、それが完全に形成された後に縮小される。 （もっと読む）

【課題】 凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表面を含む被処理体の表面全域に金属膜を形成することができ、しかも凹部の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り込み凹部を形成することができる金属膜の成膜方法を提供する。
【解決手段】 不活性ガスをプラズマ化することにより形成されたプラズマにより真空引き可能になされた処理容器３４内で金属ターゲット７８をイオン化させて金属イオンを含む金属粒子を発生させ、金属粒子を処理容器内の載置台４４上に載置した被処理体Ｗにバイアス電力により引き込んで表面に凹部５が形成されている被処理体の表面に金属膜１０ｂを形成する成膜方法において、凹部の最下層の底部を削って削り込み凹部１２を形成しつつ凹部内の表面を含む被処理体の表面の全体に前記金属膜を形成する。 （もっと読む）

【課題】 実装性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された、１つの直線２１に沿って延びる形状をなす樹脂突起２０と、電極１４と電気的に接続されてなり、樹脂突起２０上に至るように形成された配線３０とを含む。樹脂突起２０は、直線２１に沿って、樹脂突起２０の中央から離れるほど高さが低くなる傾斜領域２４を有する。配線３０は、傾斜領域２４上を通るように形成されてなる。 （もっと読む）

【課題】 埋込銅配線を有する半導体装置の信頼性を向上させる。
【解決手段】 絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。 （もっと読む）

【課題】 層の表面をより簡便にかつ効果的に疎水化することができ、かつ、層のより深い領域を疎水化することができる表面疎水化方法、表面疎水化用組成物、ならびに半導体装置およびその製造方法を提供する。
【解決手段】 本発明の表面疎水化方法は、（Ａ１）第１の反応性シラン化合物および（Ｂ１）有機溶媒を含む第１の表面疎水化用組成物を前記層の表面に接触させる工程、および（Ａ２）第２の反応性シラン化合物および（Ｂ２）有機溶媒を含む第２の表面疎水化用組成物を前記層の表面に接触させる工程を含む。前記（Ａ２）第２の反応性シラン化合物１分子あたりの反応性基の数は、前記（Ａ１）第１の反応性シラン化合物１分子あたりの反応性基の数より少ない。 （もっと読む）

【課題】高い歩留りを確保するとともに、信頼性の高い半導体装置を提供する。
【解決手段】 半導体基板１の表面に凹部５を形成し、この凹部５に対応する凸部７を絶縁性基板６（ガラスなど）上に形成する。その後、凹部５と凸部７とを嵌め合わせ、接着層８を介して、半導体基板１と絶縁性基板７とを接合する。半導体基板１の裏面をバックグラインドし、凸部７を露出させ、その後、ビアホール１０形成、貫通電極１４形成、導電端子１８形成、ダイシング等の工程を行う。このとき半導体基板１の表面及び側面は絶縁性基板６で被覆（保護）されている。なお、凸部７は所定の幅を有しており、ダイシングは凸部７の中点付近で行うようにする。 （もっと読む）

【課題】厚さの異なる複数本の配線を同じ層に効率良くかつ容易に設けることができる半導体装置の製造方法を提供する。
【解決手段】第１の幅を有する第１の凹部３、および第１の幅の１／ｘ（ｘは１より大きい正の数）の大きさである第２の幅を有するとともに第１の凹部３と同じ深さを有する第２の凹部４を、基板１上の第１の絶縁膜２に形成する。第１の凹部３および第２の凹部４が形成された第１の絶縁膜２の表面を覆って第２の絶縁膜５をその膜厚が第１の幅の１／２ｘの大きさになるまで設ける。第１の凹部３の側部に第２の絶縁膜５を残しつつ第１の凹部３の底部が露出するまで第１の絶縁膜２の表面上に設けられた第２の絶縁膜５を主にその膜厚方向に沿って異方的に除去する。第１の凹部３および第２の凹部４のそれぞれの内部に導電体６を設ける。 （もっと読む）

【課題】実装時における接続信頼性を向上させることができるとともに、高い歩留まりにて製造できる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】半導体ウェーハ１上に、電極パッド２を形成する。次いで、半導体ウェーハ１上に、第１、第２の保護膜４、５を形成する。そして、第１、第２の保護膜４、５を除去して、薄膜化し、電極パッド２上に開口部６を形成する。次いで、開口部６において、電極パッド２の表面上に残存する第１の保護膜４を選択的に除去し、電極パッド２の表面を露出させるとともに、電極パッド２の表面上に、第１の保護膜４の一部からなり、開口部６の段差よりも小さい段差を有する段差部１２を形成する。次いで、開口部６に、電極パッド２と接触するように、バリアメタル膜８を形成する。そして、電極パッド２上の開口部６内であって、段差部１２の表面上に形成されたバリアメタル膜８上に、バンプ９を形成する。 （もっと読む）

【課題】 均一な金属シリコン化合物もしくは金属ゲルマニウム化合物からなるゲート電極を形成する。
【解決手段】 ＭＯＳトランジスタを有する半導体装置の製造方法において、ゲート電極形成後に絶縁膜で埋め込み、前記絶縁膜を、前記ゲート電極の上面が露出するまで平坦化し、前記ゲート電極の上部に金属膜を選択的に成膜し、前記ゲート電極を金属シリコン化合物又は金属ゲルマニウム化合物にする、ことを特徴とする。 （もっと読む）

【課題】 表面にキャップメタル膜が形成された銅配線を含む半導体装置において、ビア接続の歩留まりや抵抗の均一性を良好にする。
【解決手段】 本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜に、配線溝を形成する工程（Ｓ１００）と、絶縁膜上全面に、バリアメタル膜を形成する工程（Ｓ１０２）と、バリアメタル膜上全面に、配線溝内を埋め込むように銅膜を形成する工程（Ｓ１０４）と、絶縁膜表面に、バリアメタル膜が残る条件で、配線溝部外の銅膜を研磨により除去する工程（Ｓ１０６）と、銅膜を研磨により除去する工程の後に、配線溝部内に形成された銅膜上に、選択的にキャップメタル膜を形成する工程（Ｓ１０８）と、キャップメタル膜を研磨により平坦化する工程（Ｓ１１０）とを含む。 （もっと読む）

【課題】 キャパシタ直下の導電性プラグが埋め込まれるホールの加工精度を高めることが可能な半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜１１の第１、第２ホール１１ａ、１１ｂ内に第１、第２導電性プラグ３２ａ、３２ｂを形成する工程と、酸化防止絶縁膜１４に第１開口１４ａを形成する工程と、第１開口１４ａ内に補助導電性プラグ３６ａを形成する工程と、補助導電性プラグ３６ａ上にキャパシタQを形成する工程と、キャパシタQを覆う第２絶縁膜４１に第３、第４ホール４１ａ、４１ｂを形成する工程と、第４ホール４１ｂの下の酸化防止絶縁膜１４に第２開口１４ｂを形成する工程と、第３ホール４１ａ内に第３導電性プラグ４７ａを形成する工程と、第３ホール４１ａ内に第４導電性プラグ４７ｂを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】多層配線を有する半導体装置において、空孔率の高い配線間構造を用い、配線間の電気的短絡を抑制する。
【解決手段】基板上にそれぞれ同一レベルに備えられた第一および第二の配線層１１０、３１０と空孔率６０％以上を有する第一および第二の空洞層１２０、３２０を有する配線構造において、第一および第二の空洞層１２０、３２０と接する配線層の側壁に第一および第二の酸化チタン層１６０、３６０からなる絶縁層を備え、配線層と接する側壁に第二および第四のチタン層１５０ａ、３５０ａを備え、バリアメタル層と絶縁層の間に酸素バリア層として第一のおよび第二の窒化チタン層１５０ｂ、３５０ｂを備えることにより、隣り合う配線間の電気的耐圧を向上し、配線間短絡を抑制する。 （もっと読む）

【課題】キャパシタの有効領域における容量絶縁膜の端部が加工時のダメージの影響を受けず、且つ従来のプレーナキャパシタよりも微細化を図れるようにする。
【解決手段】半導体装置は、半導体基板１００上の第１の層間絶縁膜１０４及び第２の層間絶縁膜１０７に形成され、これら層間絶縁膜を貫通して半導体基板の第１の拡散層１０３と接続されたキャパシタプラグ１０９Ａと、第２の層間絶縁膜１０７の上に形成されたキャパシタ下部絶縁膜１１０と、該キャパシタ下部絶縁膜１１０の上に順次形成された第１の電極１１４、容量絶縁膜１１５及び第２の電極１１６と、第２の電極１１６の少なくとも側面上に形成され、第２の電極１１６とキャパシタプラグ１０９Ａとを電気的に接続する第１の配線１１７とを有している。第２の電極１１６の平面寸法は、第１の電極１１４の平面寸法よりも大きい。 （もっと読む）

【課題】抵抗分布のばらつきを防止する。
【解決手段】第1の面12aに存在する複数の配線部形成領域12cを有する半導体基板12と、第1の面上に設けられている第1絶縁膜14と、素子13に至って設けられている1個又は2個以上の埋込みコンタクト16aと、素子とは非接続として設けられている複数のダミー埋込みコンタクト18aと、埋込みコンタクトに電気的に接続されている複数の第1配線部22及びダミー埋込みコンタクトに接続されているダミー第1配線部24を含む第1配線層20と、表面14a及び第1配線層上を覆っている第2絶縁膜30と、第1配線部を露出させるヴィアホール32を埋め込む埋込みヴィア32aと、ダミー第1配線部の一部分を露出させる複数のダミーヴィアホール18を埋め込むダミー埋込みヴィア18aと、埋込みヴィアに電気的に接続されている第2配線部42及びダミー埋込みヴィアに接続されているダミー第2配線部44を含む第2配線層40とを具えている。 （もっと読む）

【課題】ビアホールが形成された低誘電率膜の上に、化学増幅型レジストを用いたリソグラフィーにより、所望のトレンチパターンを持つレジスト膜を形成できるようにする。
【解決手段】炭素含有シリコン酸化膜５にビアホ−ル８を形成した後、少なくともビアホ−ル８の壁面に露出した炭素含有シリコン酸化膜５に電子受容体を吸着させ又は注入する。その後、化学増幅型レジストを用いたリソグラフィーにより、ビアホ−ル８が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン１０ａを形成する。 （もっと読む）