【課題】ウェハのエッジ部からの膜剥がれを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】Ｃｕ配線工程において、有機系低誘電率層間膜３２形成後に、ウェハベベルの側面上および裏面上、ウェハエッジの裏面上に保護膜３３を堆積させる。その後、リソグラフィ工程およびエッチング工程を経て銅膜を形成した後に保護膜３３を除去する。 （もっと読む）

本発明は、半導体要素を製作するために、半導体ウエハ内に垂直貫通コンタクト（マイクロ・ビア）、すなわち、ウエハの前側から半導体ウエハを貫通してウエハの後側にいたるコンタクトを形成する方法に関する。本発明はまた、以下のステップを含む方法にも関する、すなわち、コンタクト接続点上のブラインド・ホールがウエハの後側から半導体基板内へレーザ穴開けされ、ウエハが洗浄され、ウエハの活性層スタックに到達するまで半導体基板が材料選択性の方法でプラズマ・エッチングされ、ウエハの後側に接続される予定のコンタクトに到達するまで、ウエハの活性層スタックが材料選択性の方法でプラズマ・エッチングされ、めっきベースがウエハの後側およびブラインド・ホール内に適用され、金が電気めっきによりウエハの金属化された後側およびブラインド・ホール上に適用される。 （もっと読む）

【課題】金属キャップの横方向の成長を無くし、その選択的成長を良好に調整することが可能な配線構造およびその製造方法を提供する。
【解決手段】誘電体層３０のビア部およびトレンチ部に、誘電体層３０の上表面よりも低い上表面を有する銅５０’を充填し、上部に銅凹部５２を有するダマシン構造を形成する。銅凹部５２に金属コバルト，コバルトタングステン，コバルトタングステンリン化合物，またはコバルトタングステンホウ化物からなる金属キャップ５４を形成する。 （もっと読む）

【課題】シード層から導電部表面に拡散して酸化物を形成する金属の酸化物層で形成することで、配線信頼性の向上、微細化によるＲＣ遅延の問題を解決することを可能とする。
【解決手段】基板１１上の絶縁膜（層間絶縁膜２１）に形成された凹部２２の内面にバリア層２５を介してシード層２６を形成する工程と、シード層２６を介して凹部２２を導電部（銅）２７で埋め込む工程と、層間絶縁膜２１上に形成された銅およびシード層２６を除去して、凹部２２内に銅を主材料とする導電部２７を形成する工程とを備えた半導体装置の製造方法であって、シード層２６は導電部２７表面に拡散して酸化物を形成する金属を含む銅材料で形成され、凹部２２内に銅を主材料とする導電部２７を形成した後に熱処理を行って導電部２７表面に酸化物を形成する金属を含む酸化物層３１を形成する。 （もっと読む）

【課題】 誘電率と被膜強度を表わすヤング率とに優れたシリカ系被膜、特に、比誘電率が２．７以下と小さく、さらに被膜強度を表わすヤング率が半導体配線層作製プロセスに耐えうるだけの強度特性を備えたシリカ系被膜の形成方法を提供する。
【解決手段】 （ｉ）シリカ系被膜形成用塗布液を基板上に塗布し、（ｉｉ）塗布後の基板を加熱処理し、（ｉｉｉ）加熱後の基板に、ケイ素の不対電子を安定化できる物質を含む雰囲気中で活性エネルギー線を照射して、シリカ系被膜を得る。 （もっと読む）

【課題】半導体装置の微細化にともない、金属配線の表面の凹凸によって電子が散乱され、配線の電気伝導度が低下し電気抵抗が増加する。これを抑制する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上の低誘電率絶縁膜２２に配線溝２８ｔと接続孔２６ｈを形成する。溝内部にバリアメタル２４を形成するがこの表面は必ずしも平滑ではない。そこで、ＣＭＰスラリを溝内部に循環させることによりバリアメタルの表面を平滑にする。ＣＭＰスラリには研磨砥粒とエッチング液が含まれているため凹凸を有するバリアメタルの凸部を研磨、除去することができる。この後Ｃｕを堆積し溝部以外のＣｕを除去すると表面粗さの小さいＣｕ配線２８を形成することができる。 （もっと読む）

半導体素子を形成する方法は、複数の空洞（１５）を有するパターニング済み誘電体（１８）を能動回路の上に形成する工程を含む。拡散バリア（２０）をパターニング済み誘電体（１８）の上に形成する。導電層（２２）を複数の空洞の中の拡散バリアの上に形成する。導電層を、導電層が誘電体の上部表面の下方に位置するようにエッチバックして、後退領域（２４）を、複数の空洞の中の導電層の上に形成する。次に、後退領域にキャップ膜（２６）を充填する。キャップ膜及び拡散バリアを除去すると、非常に平滑な平坦化表面が得られる。非常に平滑な平坦化表面を形成することにより、複数の導体の間のリーク電流を低減する。
（もっと読む）

【課題】例えばダマシン法により基板上の配線を形成する場合に、基板にダメージを与えることなく、低い圧力で基板の表面を全面にわたって均一に平坦化することができる電解加工装置を提供する。
【解決手段】電解加工装置１０は、表面に金属膜が形成されたウェハを保持しつつ、ウェハを回転させるウェハホルダ１４と、ウェハに対して電解加工を行う電解加工ユニット１６とを備えている。電解加工ユニット１６は、回転可能な加工電極５２と、加工電極５２に取り付けられた研磨パッド５３と、研磨パッド５３をウェハに押圧する押圧機構７２と、電解加工液をウェハと加工電極５２との間に供給する液供給機構と、ウェハと加工電極５２とを相対運動させる相対運動機構と、加工電極５２がカソード、ウェハの金属膜がアノードとなるように、加工電極５２とウェハの金属膜との間に電圧を印加する電源１０３とを備えている。 （もっと読む）

【課題】 埋め込み性に優れ、誘電率の小さい絶縁膜を用い、電気的特性の優れた半導体装置の製造方法及び製造装置を提供する。
【解決手段】 真空排気したチャンバ１内に酸素ガス及び塩素ガス１８を導入すると共に、プラズマアンテナ２７に給電することにより、ガスプラズマ１４を発生させた後、主として、ケイ素製の被エッチング部材２０を塩素ガスラジカルによりエッチングして前駆体１５を生成させ、温度制御手段６の調整により基板３に前駆体１５を吸着させてから、塩素ガスラジカルにより前記基板に吸着した前駆体１５を還元すると共に酸素ガスラジカルにより酸化してＳｉＯ₂膜とする反応により、アスペクト比の大きい溝にＳｉＯ₂膜を埋め込む。 （もっと読む）

【課題】ダマシーン法による基板上の配線形成において、微細な凹凸を有する基板上の金属膜の表面を低い加工圧力で平坦化することができ、かつ金属膜をその全面に亘って均一な加工速度で加工することができる電解加工方法を提供する。
【解決手段】給電電極３１と加工電極３２とをテーブル１２上に配置し、給電電極３１と加工電極３２の間に絶縁体３６を配置し、金属膜６が給電電極３１および加工電極３２に対向するように基板Ｗを絶縁体３６に接触させ、第１の電解液および第２の電解液を、絶縁体３６により電気的に絶縁させた状態で給電電極３１と基板Ｗとの間、および加工電極３２と基板Ｗとの間にそれぞれ供給し、給電電極３１と加工電極３２との間に電圧を印加し、基板キャリアー１１とテーブル１２を相対運動させて基板Ｗ上の金属膜６の電解加工を行う。 （もっと読む）

【課題】 半導体装置、特に、高集積化し微細化されたＬＳＩデバイスにおいて、開口部（例えば、ビア孔又は配線溝）の形成の際に多孔質低誘電率膜の表面に曝露する空孔を確実に塞ぐ。
【解決手段】 基板上に形成された、開口部を有する多孔質低誘電率膜と、多孔質低誘電率膜における開口部を構成する部分の表面に形成された、各々の直径が１ｎｍ以上であって且つ２ｎｍ以下である複数の微粒子が集積されてなる微粒子体膜とを備え、多孔質低誘電率膜における開口部を構成する部分の表面に曝露する空孔には、微粒子が充填されている。 （もっと読む）

【課題】歩留まりと信頼性の高い貫通電極を有した半導体チップおよびその製造方法を提供する。
【解決手段】この半導体チップ１は、半導体基板２を含んでいる。半導体基板２の表面には導電層３が形成されている。導電層３の下部には、半導体基板２を厚さ方向に貫通する貫通孔５が形成されている。貫通孔５内には、貫通電極８が設けられている。半導体基板２の表面には、貫通孔５を形成する前に予め、補強構造体４が、貫通孔５を完全に覆い尽くすように、貫通孔５よりも大きい径で配置されている。これにより、導電層３は、常に貫通孔５の反対面において補強構造体４で、支えられることにより、導電層３のクラックが防止される。 （もっと読む）

【課題】多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがなく、配線の信頼性を向上させた半導体装置の製造方法が提供する。
【解決手段】半導体基板１２上に、多孔質膜１６を形成する工程と、多孔質膜１６に半導体基板１２の表面が底部に露出した凹部２２を形成する工程と、凹部２２の内壁と多孔質膜１６の全面を覆うように非多孔質膜２４を形成する工程と、異方性エッチングにより、凹部２２の底部に形成されている非多孔質膜２４と、多孔質膜１６上に位置する非多孔質膜２４とを選択的に除去する工程と、凹部２２を埋設するようにバリアメタル膜２８と金属膜を形成する工程とを含む。異方性エッチングを行う工程が、式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガスで表される混合比を４５以上１００以下としたエッチングガスにより行われる。 （もっと読む）

【課題】耐酸化性を向上でき、信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、空洞１５中に設けられＣｕを主成分とする配線層２２−１と、前記配線層と電気的に接続されて所定の構成元素を含む層間絶縁膜１７中に設けられＣｕを主成分とするビア層２３−１とを備えた空中配線Ｗ１と、前記空中配線上に設けられたポーラス膜１１−２と、前記空中配線の表面上を覆うように設けられ、前記所定の構成元素と所定の金属元素との化合物を主成分としたバリア膜（Ｍｎ_ｘＳｉ_ｙＯ_ｚ膜）２５−１とを具備する。 （もっと読む）

【課題】 本番チップにＰＣＭを設けても、チップサイズが増大しないようにする。
【解決手段】 製造工程の不良解析用のＰＣＭ２２は半導体装置２１のチップ内に埋め込まれている。ＰＣＭ２２の測定用のパッド１２はチップの側面に設けられている。半導体装置２１は各層が積層されて構成され、パッド１２はその積層構造の最上層のメタルより下層に位置するメタルで形成されている。 （もっと読む）

【解決手段】 切り分けられたダイまたはウェハのような素子を３次元的に集積する方法および切り分けられたダイまたはウェハのような素子が接続された集積構造。ダイまたはウェハの一方または両方は、その中に形成された半導体デバイスを有する。第１コンタクト構造を有する第１素子は、第２コンタクト構造を有する第２素子に接着される。第１、第２コンタクト構造は、接着の際に露出されることが可能で、また接着の結果、電気的に接続される。接着後にビアがエッチングされるとともに埋め込まれて電気的配線を露出および形成して第１、第２コンタクト構造を接続するとともに、この電気的配線への表面からの電気的なアクセスが可能になる。または、第１、第２コンタクト構造は接着の際に露出されず、接着後にビアがエッチングおよび埋め込みされて第１、第２コンタクト構造が電気的に接続されるとともに接続された第１、第２コンタクト構造への電気的なアクセスが得られる。 （もっと読む）

【課題】障壁金属スペーサを備える半導体素子及びその製造方法を提供する。
【解決手段】半導体基板に形成された第１金属ラインと、第１金属ラインの一部分と電気的に連結されたビアプラグを備え、ウィンドウを含むエッチング停止膜と、ビアホール及びトレンチを含む層間絶縁膜と、ビアホール内の層間絶縁膜の側壁を覆っており、第１金属ラインの一部分を露出し、ウィンドウ内のエッチング停止膜の少なくとも側壁の下端を露出する第１障壁金属スペーサと、を備える半導体素子である。 （もっと読む）

【課題】 結晶構造をコントロールすることによって，従来以上に低い抵抗を有する金属系膜を形成する。
【解決手段】 金属系原料ガスとして例えばＷＦ_６ガスを供給するステップと水素化合物ガスとして例えばＳｉＨ_４ガスを供給するステップとを，不活性ガス例えばＡｒガス，Ｎ_２ガスを供給するパージステップを介在させて，交互に繰り返し実行することによって，非晶質を含む第１タングステン膜を成膜する第１タングステン膜成膜ステップと，第１タングステン膜上に，上記ＷＦ_６ガスと還元性ガスとして例えばＨ_２ガスを同時に供給することによって，第２タングステン膜を成膜する第２タングステン膜成膜ステップとを含む。ＳｉＨ_４ガスを供給するステップ後のパージステップの実行時間を変えることにより第１タングステン膜が含む非晶質の割合をコントロールする。 （もっと読む）

【課題】 従来の半導体装置においては、ＭＩＭ型容量素子中に段差が生じることにより、誘電体膜の耐圧が部分的に低下することがある。
【解決手段】 半導体装置１は、層間絶縁膜１０、配線１２ａ〜１２ｃ、層間絶縁膜２０、および容量素子３０を備えている。層間絶縁膜１０および配線１２ａ〜１２ｄ上には、拡散防止膜４０を介して層間絶縁膜２０が設けられている。層間絶縁膜２０上には、容量素子３０が設けられている。容量素子３０は、ＭＩＭ型容量素子であり、層間絶縁膜２０上に設けられた下部電極３２、下部電極３２上に設けられた容量絶縁膜３４、および容量絶縁膜３４上に設けられた上部電極３６によって構成されている。ここで、層間絶縁膜２０と容量素子３０との界面Ｓ１は、略平坦である。また、層間絶縁膜２０の下面Ｓ２は、容量絶縁膜３４に対向する位置に凹凸を有している。 （もっと読む）

【課題】 メモリ部とロジック部とを含む半導体装置において、容量素子の上部の領域において、導電プラグの終端面における段差の発生を抑制する。
【解決手段】 シリコン基板１０１にメモリ部１０４とロジック部１０２とが混載された半導体装置１００は、メモリ部１０４からロジック部１０２にわたってシリコン基板１０１上に設けられた絶縁層と、ロジック部１０２において層間絶縁膜１０３および層間絶縁膜１１９に埋設された複数の第二配線接続プラグ１０９と、メモリ部１０４において層間絶縁膜１０３中に埋設された容量素子１１５と、メモリ部１０４の容量素子１１５が設けられた領域よりも上部の領域において層間絶縁膜１０３および層間絶縁膜１１９中に埋設されるとともに、容量素子１１５と絶縁されたダミープラグ１２１と、を含む。複数の第二配線接続プラグ１０９およびダミープラグ１２１は、層間絶縁膜１１９の上面で終端する。 （もっと読む）