半導体装置の製造方法および半導体装置
【課題】多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがなく、配線の信頼性を向上させた半導体装置の製造方法が提供する。
【解決手段】半導体基板１２上に、多孔質膜１６を形成する工程と、多孔質膜１６に半導体基板１２の表面が底部に露出した凹部２２を形成する工程と、凹部２２の内壁と多孔質膜１６の全面を覆うように非多孔質膜２４を形成する工程と、異方性エッチングにより、凹部２２の底部に形成されている非多孔質膜２４と、多孔質膜１６上に位置する非多孔質膜２４とを選択的に除去する工程と、凹部２２を埋設するようにバリアメタル膜２８と金属膜を形成する工程とを含む。異方性エッチングを行う工程が、式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガスで表される混合比を４５以上１００以下としたエッチングガスにより行われる。
【解決手段】半導体基板１２上に、多孔質膜１６を形成する工程と、多孔質膜１６に半導体基板１２の表面が底部に露出した凹部２２を形成する工程と、凹部２２の内壁と多孔質膜１６の全面を覆うように非多孔質膜２４を形成する工程と、異方性エッチングにより、凹部２２の底部に形成されている非多孔質膜２４と、多孔質膜１６上に位置する非多孔質膜２４とを選択的に除去する工程と、凹部２２を埋設するようにバリアメタル膜２８と金属膜を形成する工程とを含む。異方性エッチングを行う工程が、式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガスで表される混合比を４５以上１００以下としたエッチングガスにより行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多孔質膜とバリアメタル膜との間に非多孔質膜が形成された半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年の半導体装置において、配線における信号伝搬の遅延により素子動作が律速されている。配線における遅延定数は、配線抵抗と配線間容量との積で表される。そのため、配線には比抵抗値の小さいＣｕを用い、配線層の間に形成される層間絶縁間膜には従来のＳｉＯ２よりも比誘電率の小さい多孔質材料を用いて、素子動作を高速化している。
【０００３】
Ｃｕ多層配線は、配線およびビアを、ダマシン(ｄａｍａｓｃｅｎｅ)法により作成することにより形成されていく。具体的には、まず、層間絶縁膜等の絶縁膜を半導体基板上に形成する。次いで、絶縁膜に、配線溝またはビア孔（以下、凹部ともいう）を形成する。そして、凹部の内壁を覆い、さらに絶縁膜表面を覆うように、バリアメタル膜を形成する。さらに、バリアメタル膜上にシード層としてＣｕ薄膜を形成する。そして、Ｃｕ薄膜をカソード電極として電解めっきを行い、凹部内を埋設するようにバリアメタル膜上にＣｕ膜を形成する。そして、凹部の外部におけるバリアメタル膜およびＣｕ膜を、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰ）により除去する。このような方法により、バリアメタル膜およびＣｕ膜を凹部内にのみ残し、配線またはビアを形成する。上記の工程において、バリアメタル膜は、Ｃｕの半導体基板への拡散防止、層間絶縁膜とＣｕとの密着層、さらにＣｕの酸化防止等の目的で、Ｃｕと層間絶縁膜との間に設けられる。
【０００４】
上述のように、層間絶縁間膜は、従来のＳｉＯ２よりも比誘電率の小さい多孔質材料で形成されている。そのため、バリアメタル膜やＣｕ膜を形成する際に、これらの材料が多孔質膜（層間絶縁間膜）の空孔の内部に入り込むことがある。近年、バリアメタル薄膜の被覆性を向上させるために、原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：以下、ＡＬＤ）法により成膜することが検討されている。
【０００５】
しかしながら、ＡＬＤ法は被覆性が高いため、バリアメタルが多孔質膜の空孔の内部に入り込みやすい。これにより、凹部内に形成されるバリアメタル膜の膜厚が薄膜化し、バリアメタル膜のＣｕ拡散防止能を低下させてしまう。そのため、半導体装置において、トランジスタ特性の信頼性が低下する。さらに、バリアメタルやＣｕ等の金属が、多孔質膜の空孔の内部に入り込むことにより、絶縁耐圧等の絶縁耐性が低下する。またさらに、隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下する。
【０００６】
このような状況において、ＡＬＤ法で形成したバリアメタルが多孔質膜の空孔の内部に入り込まず、バリアメタル膜が薄膜化していない半導体装置が望まれていた。
【０００７】
そのような半導体装置として、特許文献１および２、非特許文献１には、図８に示すような半導体装置が記載されている。図８に示す半導体装置は、半導体基板１１２上に、エッチングストッパー膜１１４と、多孔質膜１１６と、保護膜１１８とが順に積層された多層膜１３２が形成されている。多層膜１３２には、半導体基板１１２の表面が底部に露出する凹部が形成されている。この凹部において、その側壁を覆う非多孔質膜１２４と、非多孔質膜１２４の表面および凹部の底部に露出した半導体基板表面を覆うバリアメタル膜１２８と、さらに凹部内を埋め込むＣｕ膜１３０とが形成されている。
【０００８】
この非多孔質膜１２４として、特許文献１には、ＳｉＯ２、特許文献２には、ＳｉｘＣｙ：Ｈｚ、非特許文献１には、ＳｉＯ２，ＳｉＣ，ＳｉＮが用いられると記載されている。
【０００９】
また、特許文献３には、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜により埋め込んだ半導体装置が記載されている。特許文献３には、この絶縁膜として、非多孔質ポリアリルエーテルやＳｉＯｘ（ＣＨ３）ｙが用いられると記載されている。
【特許文献１】特開２０００−２９４６３４
【特許文献２】特表２００４−５３５０６５
【特許文献３】特開２００４−１９３３２６
【非特許文献１】K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93 (11),pp.8793-8841,2003.
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献１および２、非特許文献１に記載の方法においては、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込み、多孔質膜の絶縁耐性が低下し、さらに隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下することがあった。特に、このような傾向は、バリアメタル膜をＡＬＤ法で形成した場合に顕著であった。
【００１１】
特許文献３に記載の方法においては、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜で充分に埋め込むことはできず、上記と同様に改善の余地を有していた。さらに、特許文献３においては、多孔質膜の空孔の内部を埋設する工程の後、多孔質膜表面の余分な絶縁膜を除去する必要があり、工程が煩雑になる恐れがあった。
【課題を解決するための手段】
【００１２】
この発明によれば、半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている非多孔質膜と、前記多孔質膜上に位置する非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下としたエッチングガスを用いる、半導体装置の製造方法が提供される。
【００１３】
本発明によれば、多孔質膜の凹部の底部に位置する非多孔質膜を、所定の条件で異方性エッチングにより除去することにより、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがなく、多孔質膜の絶縁耐性が安定する。さらに、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。さらに、異方性エッチングを所定の条件で行うだけで、容易に上記の効果が得られるため、半導体装置の製造工程が煩雑にならない。
【発明の効果】
【００１４】
本発明によれば、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがないため多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する、半導体装置の製造方法が提供される。さらに、異方性エッチングの条件を所定の範囲とするだけで、上記の効果を得られるため、半導体装置の製造工程が煩雑にならない。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
本実施形態に係る半導体装置の製造方法の工程断面図を、図１乃至図３に示す。
図１（ａ）に示すように、まず、半導体基板１２上に、エッチングストッパー膜１４と、多孔質膜１６と、多孔質膜１６を保護するための保護膜１８とを順に積層する。
【００１７】
エッチングストッパー膜１４は、ＳｉＯＣ膜等から形成され、膜厚を２５ｎｍ以上１５０ｎｍ以下程度とすることができる。多孔質膜１６は、メチルシルセスキオキサン(ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ：以下、ＭＳＱ)薄膜から形成され、通常のスピン塗布法により形成される。多孔質膜１６の膜厚は、５０ｎｍ以上１０００ｎｍ以下程度とすることができる。また、保護膜１８は、ＳｉＯ２膜等から形成され、膜厚を２５ｎｍ以上１５０ｎｍ以下程度とすることができる。
【００１８】
多孔質膜１６は、その空孔率を１０％以上６０％以下とし、さらに平均空孔径を０．１ｎｍ以上５ｎｍ以下とすることができる。このような多孔質膜１６を用いることにより、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。
【００１９】
空孔率および平均空孔径は、Ｘ線散漫散乱測定結果をリガクの解析ソフトＮａｎｏ−Ｓｏｌｖｅｒで解析することにより得ることができる。尚、当該ソフトの原理は、例えば「Omote, Y. Ito, S. Kawamura: "Small Angle X-Ray Scattering for Measuring Pore-Size Distribution in Porous Low-k Films", Appl. Phys. Lett. 82, pp.544-546, (2003).」に記載されている。
【００２０】
次いで、保護膜１８上に、配線溝（またはビア孔）のパターンが形成されたレジスト膜２０を、通常のパターニング工程によって形成する。さらに、レジスト膜２０をマスクとした通常のエッチング工程により、保護膜１８と多孔質膜１６とをエッチングして、エッチングストッパー膜１４の表面でエッチングをストップさせる。これにより、エッチングストッパー膜１４の表面が底面に露出した凹部２２を形成する（図１（ｂ））。
【００２１】
凹部２２を形成した後、レジスト膜２０をアッシング等により除去する（図１（ｃ））。
次いで、凹部２２の内壁と、多孔質膜１６上の保護膜１８全面を覆うように非多孔質膜２４を形成する（図２（ｄ））。非多孔質膜２４は、多孔質膜１６の表面に開口した空孔を閉塞するシール膜として作用する。非多孔質膜２４は、ＳｉＣＨ膜等からなり、その膜厚を１ｎｍ乃至１０ｎｍ以下程度とすることができる。非多孔質膜２４は、テトラメチルシランを原料として、プラズマ化学気相成長(plasma enhanced chemical vapor deposition：以下、ＰＥＣＶＤ)法により形成することができる。
【００２２】
つまり、凹部２２の側壁に形成されるサイドウォールは、半導体装置の動作を高速する観点から、可能な限り薄膜化して、配線溝またはビア孔の断面積を大きくして抵抗を下げることが望ましい。一方、ＭＳＱ薄膜からなる多孔質膜１６は、高温で熱収縮をおこすため、非多孔質膜２４の形成温度には上限がある。製造方法や使用材料によってその温度は異なるものの、５００℃以下とする必要がある。以上の要件により、非多孔質膜２４の形成方法としては被覆率が高く、成膜温度の低いプラズマを用いたＰＥＣＶＤ法が用いられる。
【００２３】
次いで、異方性エッチングにより、凹部２２の底部に積層されているエッチングストッパー膜１４および非多孔質膜２４と、多孔質膜１６上の保護膜１８表面に形成された非多孔質膜２４とを選択的に除去する（図２（ｅ））。
【００２４】
異方性エッチングは、プラズマエッチングにより行われる。プラズマエッチングにおいて、式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比が４５以上１００以下のエッチングガスを用いることができる。
【００２５】
このような混合比のエッチングガスを用いることにより、多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する。
【００２６】
このエッチングガスにおいて、窒素含有化合物ガスとしては、Ｎ２ガス等を挙げることができる。不活性ガスとしてはＡｒガス等を挙げることができる。フッ素含有化合物ガスとしてはＣＦ４、Ｃ４Ｆ６、ＣＨ２Ｆ２、ＳＦ６、ＨＦＣ等の化合物ガスを挙げることができる。
【００２７】
このような各種ガスのうちでも、窒素含有化合物ガスとしてＮ２ガス、不活性ガスとしてＡｒガス、フッ素含有化合物ガスとしてＣＦ４を用いることにより、上記の効果にさらに優れる。
【００２８】
さらに、プラズマエッチングは、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下で行うことができる。これにより、多孔質膜の絶縁耐性がより安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性がさらに向上する。このような効果が得られるのは、プラズマ化された各種ガスの直線性が増し、凹部２２内に露出している非多孔質膜２４表面のメチル基が、多孔質膜１６の空孔１６ａに形成された非多孔質膜２５の表面のメチル基よりも選択的に除去されるためであると考えられる。
【００２９】
異方性エッチングを行った後、非多孔質膜２４を側壁に有する凹部２２の内壁全面と、多孔質膜１６とを覆うようにバリアメタル膜２８を形成する（図２（ｆ））。
【００３０】
バリアメタル膜２８は、ＡＬＤ法により形成することができる。バリアメタル膜２８としては、ＴａＮ膜、Ｔａ膜、ＴｉＮ膜等を挙げることができ、膜厚を１ｎｍ以上５ｎｍ以下程度として形成される。
【００３１】
次いで、凹部２２を埋設するようにバリアメタル膜２８上にＣｕ膜（金属膜）３０を形成する（図３（ｇ））。具体的には、図示しないシードメタル層をカソード電極とした電解めっきによりＣｕ膜３０を形成する。
【００３２】
そして、通常のＣＭＰ法等により、凹部２２の外部におけるバリアメタル膜２８およびＣｕ膜３０を除去し、バリアメタル膜２８およびＣｕ膜３０を凹部２２にのみ残し、凹部２２内にＣｕ配線（またはビアプラグ）を形成する（図３（ｈ））。これにより、半導体基板１２上に、多層膜３２が形成された半導体装置が得られる。また、さらに所定の工程により、半導体基板１２上に多層配線構造を作成して、本実施形態の半導体装置が製造される。
【００３３】
以下に、本実施形態の効果を説明する。
本実施形態の半導体装置の製造方法によれば、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがない。そのため、多孔質膜の絶縁耐性が安定した半導体装置を提供することができる。さらに、隣接する配線間におけるリーク電流等が生じることがないため、配線による信号伝搬の信頼性が向上した半導体装置を提供することができる。
【００３４】
このような効果が得られる理由を、図面を参照しながら以下に説明する。
本実施形態の半導体装置の製造方法において、非多孔質膜２４は、上記したようにＰＥＣＶＤ法により形成されている。ＰＥＣＶＤ法においては、多孔質膜１６の表面に空孔１６ａが開口していると、非多孔質膜２４の成膜によっても空孔１６ａを閉塞することができず、開口した状態となる場合がある。
【００３５】
つまり、本発明者の知見によれば、ＰＥＣＶＤ法による非多孔質膜２４の形成において、反応副生成物等による微細な粒子が発生する。図４（ａ）に示すように、多孔質膜１６の表面に形成される非多孔質膜２４の膜厚が充分に厚い場合には、微細な粒子３４の影響はなく、空孔１６ａが閉塞される。
【００３６】
しかしながら、ＰＥＣＶＤ法により形成される非多孔質膜２４は、１ｎｍ乃至１０ｎｍ以下程度の薄膜であるため、図４（ｂ）に示すように空孔１６ａを閉塞することができない場合がある。また、図４（ｃ）に示すように、一旦は空孔１６ａが閉塞されても、後工程で微細な粒子３４が除去されてしまうときは、非多孔質膜２４にピンホール２４ａが形成され、空孔１６ａを開口してしまう。また、微細な粒子３４の直径は数ｎｍ程度であり、膜厚が１０ｎｍ以下の非多孔質膜２４では、ピンホール２４ａが数多く形成される。
【００３７】
このような非多孔質膜２４上に、ＡＬＤ法でバリアメタル膜２８を成膜すると、ピンホール２４ａを介して空孔１６ａの内部に金属ガスが拡散し、空孔１６ａ内でメタル膜が成膜される。このような空孔１６ａ内部におけるメタル膜の成膜は、わずかな量であっても絶縁耐圧等を低下させ、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性を低下させる恐れがある。
【００３８】
特許文献１の半導体装置の製造方法においては、非多孔質膜をＰＥＣＶＤ法により形成し、さらにＡＬＤ法でバリアメタル膜を成膜する態様が記載されている。しかしながら、図５に示すように、当該方法において、非多孔質膜１２４のピンホール１２４ａを介して、空孔１１６ａ内部に金属ガスが拡散し、空孔１１６ａ内に形成された非多孔質膜１２５の内壁にメタル膜１２９が形成される。そのため、絶縁耐圧等の絶縁耐性が低下し、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性が低下する。
【００３９】
これに対し、本実施形態の半導体装置の製造方法によれば、図６に示すように、非多孔質膜２４にピンホール２４ａが形成されている場合でも、空孔１６ａ内に形成された非多孔質膜２５の内壁にメタル膜が形成されることがない。
【００４０】
このような効果が得られる理由は、エッチングストッパー膜１４を除去するプラズマエッチングの条件を、所定の条件とすることにより、凹部２２内に露出した非多孔質膜２４表面のメチル基の密度が、多孔質膜１６の空孔１６ａに形成された非多孔質膜２５表面のメチル基の密度よりも少なくなるためであると、推定することができる。
【００４１】
このような現象を以下の実験により説明する。
２つの基板を準備し、これらの表面に、５ｎｍ程度の非多孔質膜をベタ膜で形成した。非多孔質膜は、テトラメチルシランを原料として、ＰＥＣＶＤ法により形成した。非多孔質膜は、テトラメチルシランを原料としたＰＥＣＶＤ法により形成した。次いで、一方の非多孔質膜に、エッチングガス混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝７０、真空度：５ｍＴｏｒｒの条件で、プラズマエッチングを行った。ＦＴＩＲ法により、非多孔質膜表面のメチル基の密度を測定した。プラズマエッチングを行っていない非多孔質膜を１００％とした場合、プラズマエッチングを行った非多孔質膜表面のメチル基の密度は、７５％程度であった。
【００４２】
このような非多孔質膜が形成された２つの基板を用い、非多孔質膜の表面にバリアメタル膜（ＴａＮ膜）をＡＬＤ法により成膜した。ＡＬＤ法によるバリアメタル膜の成膜は、一連の原料供給を繰り返すことで原子層または分子層を積層して成膜を行う。通常、金属を含む原料の供給、パージ、還元原料の供給、パージを１サイクルとして行う。ＡＬＤ法における成膜サイクルと、バリアメタル膜厚との関係を図７に示す。
【００４３】
図７に示すように、未処理の非多孔質膜（Ｓ）の場合、その表面に形成されるバリアメタル膜の膜厚は、バリアメタル成膜サイクルに比例して増加する。一方、プラズマエッチング処理された非多孔質膜（Ｌ）の場合、ある成膜サイクルまではほとんど成膜せず、それ以降は未処理の非多孔質膜の場合と同様な比率で成膜される。
【００４４】
つまり、このような非成膜時間の差があれば、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面にバリアメタル膜が形成される前に、凹部２２に露出している非多孔質膜２４の表面にバリアメタル膜２８が形成される。そのため、空孔１６ａの開口部は閉塞され、空孔１６ａ内部にバリアメタルがほとんど成膜されないと考えられる。
【００４５】
このような、非成膜時間の差は、非多孔質膜に形成されたピンホールの大きさや、多孔質膜の種類によって適宜変化する。しかしながら、本発明者らの検討によれば、図７に示すように、所望するバリアメタル膜厚をＡとした場合、その際の膜厚ＢがＡの８０％以下となるだけの非成膜時間の差があれば、隣接する配線間におけるリーク電流が増加するなどの問題が生じなくなる。
【００４６】
このように、凹部２２に露出している非多孔質膜２４の表面と、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面との間において、非成膜時間に差を設けるには、プラズマエッチングを行う際に、
【００４７】
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下、好ましくは６０以上８０以下としたエッチングガスを用いることができる。
【００４８】
通常、エッチングストッパー膜のプラズマエッチングはＣＦ４、Ｎ２、Ａｒのエッチングガスを用いて行い、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝１以上４０以下程度の範囲で行われる。しかしながら、このような混合比であると、非成膜時間に差を設けることができずバリアメタル膜が空孔内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【００４９】
これに対し、本実施形態における混合比のエッチングガスを用いることにより、凹部２２内に露出している非多孔質膜２４表面のメチル基を、選択的に除去することができる。そのため、隣接する配線間においてリーク電流等が生じず、配線による信号伝搬の信頼性が向上する。
【００５０】
さらに、プラズマエッチングは、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満、好ましくは３ｍＴｏｒｒ以上８ｍＴｏｒｒ以下の条件下で行うことができる。
【００５１】
通常、エッチングストッパー膜のプラズマエッチングは、真空度：１０ｍＴｏｒｒ以上１００ｍＴｏｒｒ以下の範囲で行う。しかしながら、このような真空度であると、非成膜時間に差を設けることができずバリアメタル膜が空孔１６ａ内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【００５２】
これに対して、本実施形態における真空度でプラズマエッチングすることにより、プラズマ化された各種ガスの直線性が増し、凹部２２内に露出している非多孔質膜２４の表面のメチル基を、選択的に除去することができる。これにより、凹部２２に露出している非多孔質膜２４の表面と、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面との間において、非成膜時間に差を設けることができる。
【００５３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５４】
たとえば、多孔質膜１６は、スピン塗布法だけでなく、ＣＶＤ法により形成することもできる。
【００５５】
また、エッチングストッパー膜１４と、多孔質膜１６を保護するための保護膜１８とを形成した例によって説明したが、特に限定されず、製造方法によっては形成しない構成とすることもできる。
［実施例］
（実施例１）
【００５６】
図３（ｈ）に示される半導体装置を、以下の構成となるように、上述の半導体装置の製造方法に従い製造した。なお、一対のＣｕ配線を隣接させて形成した。また、凹部２２の底部に積層されているエッチングストッパー膜１４および非多孔質膜２４と、多孔質膜１６上の保護膜１８表面に形成された非多孔質膜２４とを選択的に除去するプラズマエッチングは以下の条件で行った。
<構成>
・エッチングストッパー膜１４：ＳｉＯＣ薄膜、膜厚約１００ｎｍ
・多孔質膜１６：ＭＳＱ薄膜、膜厚５００ｎｍ程度、空孔率４０％程度、平均空孔径３ｎｍ程度
・保護膜１８：ＳｉＯ２薄膜、膜厚１００ｎｍ程度
・非多孔質膜２４：ＳｉＣＨ膜、膜厚５ｎｍ程度
・バリアメタル膜２８：ＴａＮ膜、膜厚３ｎｍ程度
<プラズマエッチングの条件>
・プラズマ電力：７００Ｗ
・バイアス電力：１００Ｗ
・真空度：１ｍＴｏｒｒ
・エッチングガス（混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝４５）：Ｎ２ガス流量５２５ｓｃｃｍ、Ａｒガス流量１５００ｓｃｃｍ、ＣＦ４ガス流量４５ｓｃｃｍ
【００５７】
得られた半導体装置において、隣接する配線間のリーク電流を測定した。その結果、実施例１の半導体装置においてリーク電流は確認されなかった。
【００５８】
（実施例２）
エッチングガスを、Ｎ２ガス流量２０００ｓｃｃｍ、Ａｒガス流量２５００ｓｃｃｍ、ＣＦ４ガス流量４５ｓｃｃｍとし、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝１００とした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例２の半導体装置においてリーク電流は確認されなかった。
【００５９】
（実施例３）
プラズマエッチングにおける真空度を９ｍＴｏｒｒとした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例３の半導体装置においてリーク電流は確認されなかった。
【００６０】
（比較例１）
エッチングガスを、Ｎ２ガス流量１５００ｓｃｃｍ、Ａｒガス流量１５００ｓｃｃｍ、ＣＦ４ガス流量１００ｓｃｃｍとし、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝３０とした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例１の半導体装置においてリーク電流が確認された。
【００６１】
（比較例２）
プラズマエッチングにおける真空度を２０ｍＴｏｒｒとした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例２の半導体装置においてリーク電流が確認された。
【００６２】
このように、半導体装置の製造方法のプラズマエッチングにおいて、（Ｎ２＋Ａｒ）／ＣＦ４で表される混合比を４５以上１００以下としたエッチングガスを用いることにより、リーク電流が生じることがなく、配線による信号伝搬の信頼性が向上することが確認された。さらに、上記混合比のエッチングガスを用い、さらに真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下でプラズマエッチングを行うことにより、上記効果を得ることができることが確認された。
【図面の簡単な説明】
【００６３】
【図１】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図２】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図３】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図４】ＰＥＣＶＤ法による非多孔質膜の形成において、多孔質膜の表面に空孔の開口部が形成される態様を説明する図である。
【図５】従来の半導体装置における、多孔質膜の部分拡大図である。
【図６】本実施の形態の半導体装置における、多孔質膜の部分拡大図である。
【図７】ＡＬＤ法における成膜サイクルとバリアメタル膜厚との関係を示す図である。
【図８】従来の半導体装置を模式的に示した断面図である。
【符号の説明】
【００６４】
１２ 半導体基板
１４ エッチングストッパー膜
１６ 多孔質膜
１６ａ 空孔
１８ 保護膜
２０ レジスト膜
２２ 凹部
２４，２５ 非多孔質膜
２４ａ ピンホール
２８ バリアメタル膜
３０ Ｃｕ膜
３２ 多層膜
３４ 粒子
１１２ 半導体基板
１１４ エッチングストッパー膜
１１６ 多孔質膜
１１６ａ 空孔
１１８ 保護膜
１２４，１２５ 非多孔質膜
１２４ａ ピンホール
１２８ バリアメタル膜
１２９ メタル膜
１３０ Ｃｕ膜
１３２ 多層膜
【技術分野】
【０００１】
本発明は、多孔質膜とバリアメタル膜との間に非多孔質膜が形成された半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年の半導体装置において、配線における信号伝搬の遅延により素子動作が律速されている。配線における遅延定数は、配線抵抗と配線間容量との積で表される。そのため、配線には比抵抗値の小さいＣｕを用い、配線層の間に形成される層間絶縁間膜には従来のＳｉＯ２よりも比誘電率の小さい多孔質材料を用いて、素子動作を高速化している。
【０００３】
Ｃｕ多層配線は、配線およびビアを、ダマシン(ｄａｍａｓｃｅｎｅ)法により作成することにより形成されていく。具体的には、まず、層間絶縁膜等の絶縁膜を半導体基板上に形成する。次いで、絶縁膜に、配線溝またはビア孔（以下、凹部ともいう）を形成する。そして、凹部の内壁を覆い、さらに絶縁膜表面を覆うように、バリアメタル膜を形成する。さらに、バリアメタル膜上にシード層としてＣｕ薄膜を形成する。そして、Ｃｕ薄膜をカソード電極として電解めっきを行い、凹部内を埋設するようにバリアメタル膜上にＣｕ膜を形成する。そして、凹部の外部におけるバリアメタル膜およびＣｕ膜を、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰ）により除去する。このような方法により、バリアメタル膜およびＣｕ膜を凹部内にのみ残し、配線またはビアを形成する。上記の工程において、バリアメタル膜は、Ｃｕの半導体基板への拡散防止、層間絶縁膜とＣｕとの密着層、さらにＣｕの酸化防止等の目的で、Ｃｕと層間絶縁膜との間に設けられる。
【０００４】
上述のように、層間絶縁間膜は、従来のＳｉＯ２よりも比誘電率の小さい多孔質材料で形成されている。そのため、バリアメタル膜やＣｕ膜を形成する際に、これらの材料が多孔質膜（層間絶縁間膜）の空孔の内部に入り込むことがある。近年、バリアメタル薄膜の被覆性を向上させるために、原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：以下、ＡＬＤ）法により成膜することが検討されている。
【０００５】
しかしながら、ＡＬＤ法は被覆性が高いため、バリアメタルが多孔質膜の空孔の内部に入り込みやすい。これにより、凹部内に形成されるバリアメタル膜の膜厚が薄膜化し、バリアメタル膜のＣｕ拡散防止能を低下させてしまう。そのため、半導体装置において、トランジスタ特性の信頼性が低下する。さらに、バリアメタルやＣｕ等の金属が、多孔質膜の空孔の内部に入り込むことにより、絶縁耐圧等の絶縁耐性が低下する。またさらに、隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下する。
【０００６】
このような状況において、ＡＬＤ法で形成したバリアメタルが多孔質膜の空孔の内部に入り込まず、バリアメタル膜が薄膜化していない半導体装置が望まれていた。
【０００７】
そのような半導体装置として、特許文献１および２、非特許文献１には、図８に示すような半導体装置が記載されている。図８に示す半導体装置は、半導体基板１１２上に、エッチングストッパー膜１１４と、多孔質膜１１６と、保護膜１１８とが順に積層された多層膜１３２が形成されている。多層膜１３２には、半導体基板１１２の表面が底部に露出する凹部が形成されている。この凹部において、その側壁を覆う非多孔質膜１２４と、非多孔質膜１２４の表面および凹部の底部に露出した半導体基板表面を覆うバリアメタル膜１２８と、さらに凹部内を埋め込むＣｕ膜１３０とが形成されている。
【０００８】
この非多孔質膜１２４として、特許文献１には、ＳｉＯ２、特許文献２には、ＳｉｘＣｙ：Ｈｚ、非特許文献１には、ＳｉＯ２，ＳｉＣ，ＳｉＮが用いられると記載されている。
【０００９】
また、特許文献３には、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜により埋め込んだ半導体装置が記載されている。特許文献３には、この絶縁膜として、非多孔質ポリアリルエーテルやＳｉＯｘ（ＣＨ３）ｙが用いられると記載されている。
【特許文献１】特開２０００−２９４６３４
【特許文献２】特表２００４−５３５０６５
【特許文献３】特開２００４−１９３３２６
【非特許文献１】K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93 (11),pp.8793-8841,2003.
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献１および２、非特許文献１に記載の方法においては、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込み、多孔質膜の絶縁耐性が低下し、さらに隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下することがあった。特に、このような傾向は、バリアメタル膜をＡＬＤ法で形成した場合に顕著であった。
【００１１】
特許文献３に記載の方法においては、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜で充分に埋め込むことはできず、上記と同様に改善の余地を有していた。さらに、特許文献３においては、多孔質膜の空孔の内部を埋設する工程の後、多孔質膜表面の余分な絶縁膜を除去する必要があり、工程が煩雑になる恐れがあった。
【課題を解決するための手段】
【００１２】
この発明によれば、半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている非多孔質膜と、前記多孔質膜上に位置する非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下としたエッチングガスを用いる、半導体装置の製造方法が提供される。
【００１３】
本発明によれば、多孔質膜の凹部の底部に位置する非多孔質膜を、所定の条件で異方性エッチングにより除去することにより、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがなく、多孔質膜の絶縁耐性が安定する。さらに、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。さらに、異方性エッチングを所定の条件で行うだけで、容易に上記の効果が得られるため、半導体装置の製造工程が煩雑にならない。
【発明の効果】
【００１４】
本発明によれば、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがないため多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する、半導体装置の製造方法が提供される。さらに、異方性エッチングの条件を所定の範囲とするだけで、上記の効果を得られるため、半導体装置の製造工程が煩雑にならない。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
本実施形態に係る半導体装置の製造方法の工程断面図を、図１乃至図３に示す。
図１（ａ）に示すように、まず、半導体基板１２上に、エッチングストッパー膜１４と、多孔質膜１６と、多孔質膜１６を保護するための保護膜１８とを順に積層する。
【００１７】
エッチングストッパー膜１４は、ＳｉＯＣ膜等から形成され、膜厚を２５ｎｍ以上１５０ｎｍ以下程度とすることができる。多孔質膜１６は、メチルシルセスキオキサン(ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ：以下、ＭＳＱ)薄膜から形成され、通常のスピン塗布法により形成される。多孔質膜１６の膜厚は、５０ｎｍ以上１０００ｎｍ以下程度とすることができる。また、保護膜１８は、ＳｉＯ２膜等から形成され、膜厚を２５ｎｍ以上１５０ｎｍ以下程度とすることができる。
【００１８】
多孔質膜１６は、その空孔率を１０％以上６０％以下とし、さらに平均空孔径を０．１ｎｍ以上５ｎｍ以下とすることができる。このような多孔質膜１６を用いることにより、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。
【００１９】
空孔率および平均空孔径は、Ｘ線散漫散乱測定結果をリガクの解析ソフトＮａｎｏ−Ｓｏｌｖｅｒで解析することにより得ることができる。尚、当該ソフトの原理は、例えば「Omote, Y. Ito, S. Kawamura: "Small Angle X-Ray Scattering for Measuring Pore-Size Distribution in Porous Low-k Films", Appl. Phys. Lett. 82, pp.544-546, (2003).」に記載されている。
【００２０】
次いで、保護膜１８上に、配線溝（またはビア孔）のパターンが形成されたレジスト膜２０を、通常のパターニング工程によって形成する。さらに、レジスト膜２０をマスクとした通常のエッチング工程により、保護膜１８と多孔質膜１６とをエッチングして、エッチングストッパー膜１４の表面でエッチングをストップさせる。これにより、エッチングストッパー膜１４の表面が底面に露出した凹部２２を形成する（図１（ｂ））。
【００２１】
凹部２２を形成した後、レジスト膜２０をアッシング等により除去する（図１（ｃ））。
次いで、凹部２２の内壁と、多孔質膜１６上の保護膜１８全面を覆うように非多孔質膜２４を形成する（図２（ｄ））。非多孔質膜２４は、多孔質膜１６の表面に開口した空孔を閉塞するシール膜として作用する。非多孔質膜２４は、ＳｉＣＨ膜等からなり、その膜厚を１ｎｍ乃至１０ｎｍ以下程度とすることができる。非多孔質膜２４は、テトラメチルシランを原料として、プラズマ化学気相成長(plasma enhanced chemical vapor deposition：以下、ＰＥＣＶＤ)法により形成することができる。
【００２２】
つまり、凹部２２の側壁に形成されるサイドウォールは、半導体装置の動作を高速する観点から、可能な限り薄膜化して、配線溝またはビア孔の断面積を大きくして抵抗を下げることが望ましい。一方、ＭＳＱ薄膜からなる多孔質膜１６は、高温で熱収縮をおこすため、非多孔質膜２４の形成温度には上限がある。製造方法や使用材料によってその温度は異なるものの、５００℃以下とする必要がある。以上の要件により、非多孔質膜２４の形成方法としては被覆率が高く、成膜温度の低いプラズマを用いたＰＥＣＶＤ法が用いられる。
【００２３】
次いで、異方性エッチングにより、凹部２２の底部に積層されているエッチングストッパー膜１４および非多孔質膜２４と、多孔質膜１６上の保護膜１８表面に形成された非多孔質膜２４とを選択的に除去する（図２（ｅ））。
【００２４】
異方性エッチングは、プラズマエッチングにより行われる。プラズマエッチングにおいて、式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比が４５以上１００以下のエッチングガスを用いることができる。
【００２５】
このような混合比のエッチングガスを用いることにより、多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する。
【００２６】
このエッチングガスにおいて、窒素含有化合物ガスとしては、Ｎ２ガス等を挙げることができる。不活性ガスとしてはＡｒガス等を挙げることができる。フッ素含有化合物ガスとしてはＣＦ４、Ｃ４Ｆ６、ＣＨ２Ｆ２、ＳＦ６、ＨＦＣ等の化合物ガスを挙げることができる。
【００２７】
このような各種ガスのうちでも、窒素含有化合物ガスとしてＮ２ガス、不活性ガスとしてＡｒガス、フッ素含有化合物ガスとしてＣＦ４を用いることにより、上記の効果にさらに優れる。
【００２８】
さらに、プラズマエッチングは、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下で行うことができる。これにより、多孔質膜の絶縁耐性がより安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性がさらに向上する。このような効果が得られるのは、プラズマ化された各種ガスの直線性が増し、凹部２２内に露出している非多孔質膜２４表面のメチル基が、多孔質膜１６の空孔１６ａに形成された非多孔質膜２５の表面のメチル基よりも選択的に除去されるためであると考えられる。
【００２９】
異方性エッチングを行った後、非多孔質膜２４を側壁に有する凹部２２の内壁全面と、多孔質膜１６とを覆うようにバリアメタル膜２８を形成する（図２（ｆ））。
【００３０】
バリアメタル膜２８は、ＡＬＤ法により形成することができる。バリアメタル膜２８としては、ＴａＮ膜、Ｔａ膜、ＴｉＮ膜等を挙げることができ、膜厚を１ｎｍ以上５ｎｍ以下程度として形成される。
【００３１】
次いで、凹部２２を埋設するようにバリアメタル膜２８上にＣｕ膜（金属膜）３０を形成する（図３（ｇ））。具体的には、図示しないシードメタル層をカソード電極とした電解めっきによりＣｕ膜３０を形成する。
【００３２】
そして、通常のＣＭＰ法等により、凹部２２の外部におけるバリアメタル膜２８およびＣｕ膜３０を除去し、バリアメタル膜２８およびＣｕ膜３０を凹部２２にのみ残し、凹部２２内にＣｕ配線（またはビアプラグ）を形成する（図３（ｈ））。これにより、半導体基板１２上に、多層膜３２が形成された半導体装置が得られる。また、さらに所定の工程により、半導体基板１２上に多層配線構造を作成して、本実施形態の半導体装置が製造される。
【００３３】
以下に、本実施形態の効果を説明する。
本実施形態の半導体装置の製造方法によれば、バリアメタルやＣｕが、多孔質膜の空孔の内部に入り込むことがない。そのため、多孔質膜の絶縁耐性が安定した半導体装置を提供することができる。さらに、隣接する配線間におけるリーク電流等が生じることがないため、配線による信号伝搬の信頼性が向上した半導体装置を提供することができる。
【００３４】
このような効果が得られる理由を、図面を参照しながら以下に説明する。
本実施形態の半導体装置の製造方法において、非多孔質膜２４は、上記したようにＰＥＣＶＤ法により形成されている。ＰＥＣＶＤ法においては、多孔質膜１６の表面に空孔１６ａが開口していると、非多孔質膜２４の成膜によっても空孔１６ａを閉塞することができず、開口した状態となる場合がある。
【００３５】
つまり、本発明者の知見によれば、ＰＥＣＶＤ法による非多孔質膜２４の形成において、反応副生成物等による微細な粒子が発生する。図４（ａ）に示すように、多孔質膜１６の表面に形成される非多孔質膜２４の膜厚が充分に厚い場合には、微細な粒子３４の影響はなく、空孔１６ａが閉塞される。
【００３６】
しかしながら、ＰＥＣＶＤ法により形成される非多孔質膜２４は、１ｎｍ乃至１０ｎｍ以下程度の薄膜であるため、図４（ｂ）に示すように空孔１６ａを閉塞することができない場合がある。また、図４（ｃ）に示すように、一旦は空孔１６ａが閉塞されても、後工程で微細な粒子３４が除去されてしまうときは、非多孔質膜２４にピンホール２４ａが形成され、空孔１６ａを開口してしまう。また、微細な粒子３４の直径は数ｎｍ程度であり、膜厚が１０ｎｍ以下の非多孔質膜２４では、ピンホール２４ａが数多く形成される。
【００３７】
このような非多孔質膜２４上に、ＡＬＤ法でバリアメタル膜２８を成膜すると、ピンホール２４ａを介して空孔１６ａの内部に金属ガスが拡散し、空孔１６ａ内でメタル膜が成膜される。このような空孔１６ａ内部におけるメタル膜の成膜は、わずかな量であっても絶縁耐圧等を低下させ、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性を低下させる恐れがある。
【００３８】
特許文献１の半導体装置の製造方法においては、非多孔質膜をＰＥＣＶＤ法により形成し、さらにＡＬＤ法でバリアメタル膜を成膜する態様が記載されている。しかしながら、図５に示すように、当該方法において、非多孔質膜１２４のピンホール１２４ａを介して、空孔１１６ａ内部に金属ガスが拡散し、空孔１１６ａ内に形成された非多孔質膜１２５の内壁にメタル膜１２９が形成される。そのため、絶縁耐圧等の絶縁耐性が低下し、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性が低下する。
【００３９】
これに対し、本実施形態の半導体装置の製造方法によれば、図６に示すように、非多孔質膜２４にピンホール２４ａが形成されている場合でも、空孔１６ａ内に形成された非多孔質膜２５の内壁にメタル膜が形成されることがない。
【００４０】
このような効果が得られる理由は、エッチングストッパー膜１４を除去するプラズマエッチングの条件を、所定の条件とすることにより、凹部２２内に露出した非多孔質膜２４表面のメチル基の密度が、多孔質膜１６の空孔１６ａに形成された非多孔質膜２５表面のメチル基の密度よりも少なくなるためであると、推定することができる。
【００４１】
このような現象を以下の実験により説明する。
２つの基板を準備し、これらの表面に、５ｎｍ程度の非多孔質膜をベタ膜で形成した。非多孔質膜は、テトラメチルシランを原料として、ＰＥＣＶＤ法により形成した。非多孔質膜は、テトラメチルシランを原料としたＰＥＣＶＤ法により形成した。次いで、一方の非多孔質膜に、エッチングガス混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝７０、真空度：５ｍＴｏｒｒの条件で、プラズマエッチングを行った。ＦＴＩＲ法により、非多孔質膜表面のメチル基の密度を測定した。プラズマエッチングを行っていない非多孔質膜を１００％とした場合、プラズマエッチングを行った非多孔質膜表面のメチル基の密度は、７５％程度であった。
【００４２】
このような非多孔質膜が形成された２つの基板を用い、非多孔質膜の表面にバリアメタル膜（ＴａＮ膜）をＡＬＤ法により成膜した。ＡＬＤ法によるバリアメタル膜の成膜は、一連の原料供給を繰り返すことで原子層または分子層を積層して成膜を行う。通常、金属を含む原料の供給、パージ、還元原料の供給、パージを１サイクルとして行う。ＡＬＤ法における成膜サイクルと、バリアメタル膜厚との関係を図７に示す。
【００４３】
図７に示すように、未処理の非多孔質膜（Ｓ）の場合、その表面に形成されるバリアメタル膜の膜厚は、バリアメタル成膜サイクルに比例して増加する。一方、プラズマエッチング処理された非多孔質膜（Ｌ）の場合、ある成膜サイクルまではほとんど成膜せず、それ以降は未処理の非多孔質膜の場合と同様な比率で成膜される。
【００４４】
つまり、このような非成膜時間の差があれば、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面にバリアメタル膜が形成される前に、凹部２２に露出している非多孔質膜２４の表面にバリアメタル膜２８が形成される。そのため、空孔１６ａの開口部は閉塞され、空孔１６ａ内部にバリアメタルがほとんど成膜されないと考えられる。
【００４５】
このような、非成膜時間の差は、非多孔質膜に形成されたピンホールの大きさや、多孔質膜の種類によって適宜変化する。しかしながら、本発明者らの検討によれば、図７に示すように、所望するバリアメタル膜厚をＡとした場合、その際の膜厚ＢがＡの８０％以下となるだけの非成膜時間の差があれば、隣接する配線間におけるリーク電流が増加するなどの問題が生じなくなる。
【００４６】
このように、凹部２２に露出している非多孔質膜２４の表面と、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面との間において、非成膜時間に差を設けるには、プラズマエッチングを行う際に、
【００４７】
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下、好ましくは６０以上８０以下としたエッチングガスを用いることができる。
【００４８】
通常、エッチングストッパー膜のプラズマエッチングはＣＦ４、Ｎ２、Ａｒのエッチングガスを用いて行い、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝１以上４０以下程度の範囲で行われる。しかしながら、このような混合比であると、非成膜時間に差を設けることができずバリアメタル膜が空孔内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【００４９】
これに対し、本実施形態における混合比のエッチングガスを用いることにより、凹部２２内に露出している非多孔質膜２４表面のメチル基を、選択的に除去することができる。そのため、隣接する配線間においてリーク電流等が生じず、配線による信号伝搬の信頼性が向上する。
【００５０】
さらに、プラズマエッチングは、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満、好ましくは３ｍＴｏｒｒ以上８ｍＴｏｒｒ以下の条件下で行うことができる。
【００５１】
通常、エッチングストッパー膜のプラズマエッチングは、真空度：１０ｍＴｏｒｒ以上１００ｍＴｏｒｒ以下の範囲で行う。しかしながら、このような真空度であると、非成膜時間に差を設けることができずバリアメタル膜が空孔１６ａ内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【００５２】
これに対して、本実施形態における真空度でプラズマエッチングすることにより、プラズマ化された各種ガスの直線性が増し、凹部２２内に露出している非多孔質膜２４の表面のメチル基を、選択的に除去することができる。これにより、凹部２２に露出している非多孔質膜２４の表面と、多孔質膜１６の空孔１６ａ内部に形成された非多孔質膜２５の表面との間において、非成膜時間に差を設けることができる。
【００５３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５４】
たとえば、多孔質膜１６は、スピン塗布法だけでなく、ＣＶＤ法により形成することもできる。
【００５５】
また、エッチングストッパー膜１４と、多孔質膜１６を保護するための保護膜１８とを形成した例によって説明したが、特に限定されず、製造方法によっては形成しない構成とすることもできる。
［実施例］
（実施例１）
【００５６】
図３（ｈ）に示される半導体装置を、以下の構成となるように、上述の半導体装置の製造方法に従い製造した。なお、一対のＣｕ配線を隣接させて形成した。また、凹部２２の底部に積層されているエッチングストッパー膜１４および非多孔質膜２４と、多孔質膜１６上の保護膜１８表面に形成された非多孔質膜２４とを選択的に除去するプラズマエッチングは以下の条件で行った。
<構成>
・エッチングストッパー膜１４：ＳｉＯＣ薄膜、膜厚約１００ｎｍ
・多孔質膜１６：ＭＳＱ薄膜、膜厚５００ｎｍ程度、空孔率４０％程度、平均空孔径３ｎｍ程度
・保護膜１８：ＳｉＯ２薄膜、膜厚１００ｎｍ程度
・非多孔質膜２４：ＳｉＣＨ膜、膜厚５ｎｍ程度
・バリアメタル膜２８：ＴａＮ膜、膜厚３ｎｍ程度
<プラズマエッチングの条件>
・プラズマ電力：７００Ｗ
・バイアス電力：１００Ｗ
・真空度：１ｍＴｏｒｒ
・エッチングガス（混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝４５）：Ｎ２ガス流量５２５ｓｃｃｍ、Ａｒガス流量１５００ｓｃｃｍ、ＣＦ４ガス流量４５ｓｃｃｍ
【００５７】
得られた半導体装置において、隣接する配線間のリーク電流を測定した。その結果、実施例１の半導体装置においてリーク電流は確認されなかった。
【００５８】
（実施例２）
エッチングガスを、Ｎ２ガス流量２０００ｓｃｃｍ、Ａｒガス流量２５００ｓｃｃｍ、ＣＦ４ガス流量４５ｓｃｃｍとし、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝１００とした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例２の半導体装置においてリーク電流は確認されなかった。
【００５９】
（実施例３）
プラズマエッチングにおける真空度を９ｍＴｏｒｒとした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例３の半導体装置においてリーク電流は確認されなかった。
【００６０】
（比較例１）
エッチングガスを、Ｎ２ガス流量１５００ｓｃｃｍ、Ａｒガス流量１５００ｓｃｃｍ、ＣＦ４ガス流量１００ｓｃｃｍとし、混合比：（Ｎ２＋Ａｒ）／ＣＦ４＝３０とした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例１の半導体装置においてリーク電流が確認された。
【００６１】
（比較例２）
プラズマエッチングにおける真空度を２０ｍＴｏｒｒとした以外は、実施例１と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例２の半導体装置においてリーク電流が確認された。
【００６２】
このように、半導体装置の製造方法のプラズマエッチングにおいて、（Ｎ２＋Ａｒ）／ＣＦ４で表される混合比を４５以上１００以下としたエッチングガスを用いることにより、リーク電流が生じることがなく、配線による信号伝搬の信頼性が向上することが確認された。さらに、上記混合比のエッチングガスを用い、さらに真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下でプラズマエッチングを行うことにより、上記効果を得ることができることが確認された。
【図面の簡単な説明】
【００６３】
【図１】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図２】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図３】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図４】ＰＥＣＶＤ法による非多孔質膜の形成において、多孔質膜の表面に空孔の開口部が形成される態様を説明する図である。
【図５】従来の半導体装置における、多孔質膜の部分拡大図である。
【図６】本実施の形態の半導体装置における、多孔質膜の部分拡大図である。
【図７】ＡＬＤ法における成膜サイクルとバリアメタル膜厚との関係を示す図である。
【図８】従来の半導体装置を模式的に示した断面図である。
【符号の説明】
【００６４】
１２ 半導体基板
１４ エッチングストッパー膜
１６ 多孔質膜
１６ａ 空孔
１８ 保護膜
２０ レジスト膜
２２ 凹部
２４，２５ 非多孔質膜
２４ａ ピンホール
２８ バリアメタル膜
３０ Ｃｕ膜
３２ 多層膜
３４ 粒子
１１２ 半導体基板
１１４ エッチングストッパー膜
１１６ 多孔質膜
１１６ａ 空孔
１１８ 保護膜
１２４，１２５ 非多孔質膜
１２４ａ ピンホール
１２８ バリアメタル膜
１２９ メタル膜
１３０ Ｃｕ膜
１３２ 多層膜
【特許請求の範囲】
【請求項１】
半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている前記非多孔質膜と、前記多孔質膜上に位置する前記非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する前記凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下としたエッチングガスを用いる、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記窒素含有化合物ガスが、Ｎ２ガスである、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記不活性ガスが、Ａｒガスである、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記フッ素含有化合物ガスが、ＣＦ４ガスである、半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングを行う前記工程が、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下で行われる、半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングがプラズマエッチングである、半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置の製造方法であって、
前記非多孔質膜を形成する前記工程が、
プラズマ化学気相成長法により、前記凹部の内壁と前記多孔質膜の全面とを覆うように前記非多孔質膜を形成する工程である、半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置の製造方法であって、
前記バリアメタル膜を形成する前記工程が、
原子層堆積法により前記バリアメタル膜を形成する工程である、半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置の製造方法であって、
前記多孔質膜を形成する前記工程の前に、
前記半導体基板上に、エッチングストッパー膜を形成する工程を有する、半導体装置の製造方法。
【請求項１０】
半導体基板と、
前記半導体基板上に形成された多孔質膜と、
前記多孔質膜に形成された、前記半導体基板の表面が底部に露出する凹部と、
前記凹部の側壁を覆うとともに、前記凹部に開口した前記多孔質膜の空孔の内壁を覆う非多孔質膜と、
前記凹部内において、前記非多孔質膜の表面を覆うとともに、前記凹部の底部に露出した前記半導体基板表面を覆うバリアメタル膜と、
前記バリアメタル膜上に形成され、前記凹部内を埋め込む金属膜と、を備え、
前記凹部の側壁を覆う前記非多孔質膜表面のメチル基の密度が、前記凹部に開口した前記多孔質膜の前記空孔の内壁を覆う前記非多孔質膜表面のメチル基の密度よりも少ない、半導体装置。
【請求項１】
半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている前記非多孔質膜と、前記多孔質膜上に位置する前記非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する前記凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式：（窒素含有化合物ガス＋不活性ガス）／フッ素含有化合物ガス
で表される混合比を４５以上１００以下としたエッチングガスを用いる、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記窒素含有化合物ガスが、Ｎ２ガスである、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記不活性ガスが、Ａｒガスである、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記フッ素含有化合物ガスが、ＣＦ４ガスである、半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングを行う前記工程が、真空度１ｍＴｏｒｒ以上１０ｍＴｏｒｒ未満の条件下で行われる、半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングがプラズマエッチングである、半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置の製造方法であって、
前記非多孔質膜を形成する前記工程が、
プラズマ化学気相成長法により、前記凹部の内壁と前記多孔質膜の全面とを覆うように前記非多孔質膜を形成する工程である、半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置の製造方法であって、
前記バリアメタル膜を形成する前記工程が、
原子層堆積法により前記バリアメタル膜を形成する工程である、半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置の製造方法であって、
前記多孔質膜を形成する前記工程の前に、
前記半導体基板上に、エッチングストッパー膜を形成する工程を有する、半導体装置の製造方法。
【請求項１０】
半導体基板と、
前記半導体基板上に形成された多孔質膜と、
前記多孔質膜に形成された、前記半導体基板の表面が底部に露出する凹部と、
前記凹部の側壁を覆うとともに、前記凹部に開口した前記多孔質膜の空孔の内壁を覆う非多孔質膜と、
前記凹部内において、前記非多孔質膜の表面を覆うとともに、前記凹部の底部に露出した前記半導体基板表面を覆うバリアメタル膜と、
前記バリアメタル膜上に形成され、前記凹部内を埋め込む金属膜と、を備え、
前記凹部の側壁を覆う前記非多孔質膜表面のメチル基の密度が、前記凹部に開口した前記多孔質膜の前記空孔の内壁を覆う前記非多孔質膜表面のメチル基の密度よりも少ない、半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−４９０６９（Ｐ２００７−４９０６９Ａ）
【公開日】平成１９年２月２２日（２００７．２．２２）
【国際特許分類】
【出願番号】特願２００５−２３４２７４（Ｐ２００５−２３４２７４）
【出願日】平成１７年８月１２日（２００５．８．１２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年２月２２日（２００７．２．２２）
【国際特許分類】
【出願日】平成１７年８月１２日（２００５．８．１２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]