【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】半導体装置のエッチングを精度良く行い、再生率を低減させる
【解決手段】基板にトランジスタを形成し、トランジスタを覆うように第１層間絶縁膜２２を形成する。さらに、第１層間絶縁膜２２の上方に形成したレジスト膜２７を用いて第１層間絶縁膜２２をエッチングし、トランジスタのソース／ドレイン領域に到達するコンタクトホール３１を形成する。この際、レジスト膜２７の開口部２７Ａの半径ｒと、開口部２７Ａが設計位置からずれている位置ずれ量ΔＸとを測定し、コンタクトホール３１に必要な半径Ｒｘと、コンタクトホール３１を形成可能な限界距離Ｓとから、ｒ＋ΔＸ−Ｓ＜ＥＳ＜ｒ−Ｒｘを満たす半径差ＥＳを決定し、半径差ＥＳからエッチング条件を決定する。 （もっと読む）

【課題】配線の絶縁膜内へのＣｕ溶出を抑制すると共に、配線間におけるショートの発生を抑止し、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】ＭＣＭの半導体装置において、ベアチップ１，２間を接続する配線４ａをＣｕ材料１３を用いてダマシン法で形成する際に、上面が有機絶縁膜１１の表面から上方に突出し、上面の配線幅方向の中央部位が端部位よりも厚い配線４ａを形成し、配線４ａのＣｕ材料１３上のみにメタルキャップ膜５を形成する。 （もっと読む）

【課題】貫通電極に起因する応力を抑制し、半導体装置の動作を安定化し、半導体装置の信頼性を向上する。
【解決手段】半導体装置は、表面側に活性領域を有する半導体基板１と、半導体基板１の表面から裏面までを貫通するように形成され、導電材からなる貫通電極２４と、貫通電極２４に囲まれるように形成され、導電材とは異なる応力緩衝部２５とを備えている。応力緩衝部２５は、貫通電極２４の内部であって半導体基板１の表面が横切る位置に形成されている。 （もっと読む）

【課題】ＳＯＤ法によって形成するシリコン酸化膜に、ボイドが発生することを抑制する。
【解決手段】基板、基板表面に形成された溝状領域Ｇ、及び溝状領域Ｇに埋設されたシリコン酸化膜８を有する半導体装置の製造方法であって、溝状領域Ｇを含む基板の表面を覆うライナー膜６を形成するライナー膜形成工程と、ライナー膜６の表面を水洗する水洗工程と、水洗後の残留水分を除去する水分除去工程と、基板表面にポリシラザン溶液をスピンコートにより塗布する塗布工程と、アニールによりポリシラザン溶液をシリコン酸化膜８に改質する改質工程とを備える。 （もっと読む）

【課題】 非常に複雑で費用がかかるバンプ・パッドを形成せずに、集積回路装置を製造する。
【解決手段】 集積回路装置１００は、第１の環状誘電体ブロック２１Ａを有する底部ウェハー１０Ａと、底部ウェハー１０Ａ上に配置される、第２の環状誘電体２１Ｂを有する少なくとも１つの積層ウェハー１０Ｂと、実質的に直線状に底部ウェハー１０Ａ中へと積層ウェハー１０Ｂを貫通する導電性ビア４９とを備える。底部ウェハー１０Ａと積層ウェハー１０Ｂはその間の接着層４１により接合されている。底部ウェハー１０Ａと積層ウェハー１０Ｂとの間にはバンプ・パッドは配置されない。導電性ビア４９は、第１の環状誘電体ブロック２１Ａおよび第２の環状誘電体ブロック２１Ｂの内部に位置している。 （もっと読む）

【課題】スルーホールの微細化による半導体装置の高集積化と、スルーホール内に埋め込まれる導体のカバレッジ性と、を両立させる。
【解決手段】半導体装置は、下層配線２と、下層配線２上に形成され、下層配線２の上面を露出させる開口３１を有する第１絶縁膜（例えば、有機絶縁膜３）と、第１絶縁膜上に形成され、スルーホール５が形成された第２絶縁膜（例えば、無機絶縁膜４）とを有する。半導体装置は、更に、スルーホール５に埋め込まれ、下層配線２と電気的に接続された導体９を有する。開口３１は、上側に向けて拡径するテーパー形状に形成されている。スルーホール５の側壁５ａの少なくとも下端は、開口３１の側壁３１ａを構成する傾斜面の上に位置している。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっ
ても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コン
タクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹
脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、
パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【解決手段】基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。 （もっと読む）

【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線上の第１の絶縁層と、前記第１の絶縁膜上の半導体層と、前記半導体膜上の第２の絶縁層と、前記第２の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを特徴としている。 （もっと読む）

【課題】 配線材料の層間絶縁膜への拡散を抑制する拡散抑制膜による多層配線構造を設けた光電変換装置において、工程を増加させることなく、受光効率を高める。
【解決手段】 本発明は、半導体基板に配された光電変換素子と、前記半導体基板上に層間絶縁膜を介して複数の配線層が配された多層配線構造を有する光電変換装置であって、最上配線層の上部に、前記最上配線層を構成する材料の拡散を抑制する拡散抑制膜が配され、前記拡散抑制膜は、前記最上配線層及び前記層間絶縁膜の前記光電変換素子に対応する領域を覆って配されており、前記拡散抑制膜の前記光電変換素子に対応する領域にレンズが配されていることを特徴とする。 （もっと読む）

【課題】同層配線間の容量及び、上下層配線間の容量を低減し、配線間領域の実効誘電率を低減できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板上に形成された第１の絶縁膜１０１と、第１の絶縁膜１０１の上部に埋め込まれた複数の第１の配線１２０と、第１の絶縁膜１０１上及び複数の第１の配線１２０上に形成され、開口部を有するライナー絶縁膜１０４と、ライナー絶縁膜１０４上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上部に埋め込まれた複数の第２の配線１１０とを備える。第１の絶縁膜１０１における、第１の配線１２０の間であって、ライナー絶縁膜１０４の開口部と重なる部分には、絶縁膜によって塞がれたエアギャップ１０８が形成されており、第２の絶縁膜１０７の比誘電率は２．５以下である。 （もっと読む）

【課題】浅いトレンチ分離および基板貫通ビアの集積回路設計への統合を提供すること。
【解決手段】ＩＣを製造する方法は、第１の側、および第２の対向する側を有する基板を用意すること、基板の第１の側にＳＴＩ開口を形成すること、および基板の第１の側に部分的ＴＳＶ開口を形成すること、および部分的ＴＳＶ開口を延長することを含む。延長された部分的ＴＳＶ開口は、ＳＴＩ開口より基板内への深さが深い。方法はまた、ＳＴＩ開口を第１の固体材料で充填すること、および延長された部分的ＴＳＶ開口を第２の固体材料で充填することを含む。ＳＴＩ開口、部分的ＴＳＶ開口、または延長された部分的ＴＳＶ開口のいずれも、基板の第２の側の外面を貫通しない。少なくとも、ＳＴＩ開口および部分的ＴＳＶ開口は同時に形成され、またはＳＴＩ開口および延長された部分的ＴＳＶ開口は同時に充填される。 （もっと読む）

【課題】本発明は、アルミ配線パターンに含まれるアルミニウムと銅配線に含まれる銅とが反応して高抵抗の合金が生成されることを防止した上で、導電膜である窒化チタン膜に起因する半導体基板の反りを低減することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】第２の層間絶縁膜１８に形成されたコンタクト孔２７により露出された銅配線１６の上面１６ａを覆うように、窒化チタン膜を含む第１の導電膜２１を設けると共に、アルミ配線パターン２３と第１の導電膜２１及び第２の層間絶縁膜１８との間に、窒化チタン膜を含まない第２の導電膜２２を設ける。 （もっと読む）

【課題】半導体構造同士を直接結合する方法を提供すること。
【解決手段】本発明の実施形態は、半導体構造同士を直接結合する方法を含む。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ間の境界面に、キャップ層を提供することができる。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ内に、不純物が提供される。そのような方法を使用して、結合された半導体構造が形成される。 （もっと読む）

【課題】半導体基板上に形成するインダクタのインダクタンスを大きくすること。
【解決手段】半導体基板上に形成された少なくとも１層からなるコイル配線のコイル中央孔に別基板に形成されたコアを挿入する。コアをコイル中央孔に固定した後、別基板は分離する。コアは別基板に接合材を介してコア材（磁性体）の薄板を付着させて、パターニングする。半導体基板上に形成されたコイル中央孔は流動性接着剤が入っていて、コアを挿入した後に流動性接着剤が硬化してコアが固定される。コアが固定された後に接合剤の接着力を低下させて別基板を分離する。コア材はバルクと同じ高透磁率を有するので、非常に大きなインダクタンスを持つインダクタを形成できる。 （もっと読む）

【課題】高周波特性を低下させることなくＬＤＭＯＳＦＥＴを有するチップの面積を縮小する。
【解決手段】ＬＤＭＯＳＦＥＴのソース領域と基板１の裏面に形成されたソース裏面電極３６とを電気的に接続するｐ型打ち抜き層４を不純物を高濃度でドープした低抵抗のｐ型多結晶シリコン膜もしくは低抵抗の金属膜から形成する。そして、ＬＤＭＯＳＦＥＴの基本セルのソース同士を電気的に接続するソース配線は配線２４Ａのみとし、ソース配線を形成する配線層数は、ドレイン配線（配線２４Ｂ、２９Ｂ、３３）を形成する配線層数より少なくする。 （もっと読む）

【課題】隣接デバイスの特性への悪影響を低減するＴＳＶ相互接続構造の製造方法を提供する。
【解決手段】第１の主面Ｓ１を有する基板を設け、少なくとも一つのＴＳＶ穴部と、ＴＳＶ穴部を囲み残りの基板材料によって分離されるトレンチ状構造３、とをエッチングにより同時に作製する。基板の第１の主面でトレンチ状構造の開口をピンチオフするためと、ＴＳＶ穴部側壁を平滑にするために、誘電性のライナー２ａ、２ｂを堆積し、トレンチ状構造にエアギャップ４を作製する。ＴＳＶ相互接続１０を生成するためにＴＳＶ穴部に導体材料を堆積する。 （もっと読む）

【課題】トランジスタのチャネル部に印加される応力を増加させて、電流増加効果を高めることを可能とする。
【解決手段】半導体基板上にダミーゲートを形成した後、該ダミーゲートの側壁に側壁絶縁膜を形成し、該ダミーゲートの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、前記ダミーゲートおよび前記ソース・ドレイン領域の上に応力印加膜を形成する工程と、前記ダミーゲートの上の領域に形成された前記応力印加膜と前記ダミーゲートを除去して溝を形成する工程と、前記溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、を備えた半導体装置の製造方法。 （もっと読む）

【課題】貫通電極のための開口部を形成する時に、上部配線層の配線とのミスアラインメント問題が発生しない半導体装置を製造する方法の提供。
【解決手段】第１面及び第１面の反対側に第２面を有する基板を準備する段階と、基板の第１面から基板の厚さ方向に延長して貫通電極が形成される領域に犠牲膜パターンを形成する段階と、基板の第１面上に形成され、犠牲膜パターン上に位置する配線を有する上部配線層を形成する段階と、基板の第２面を部分的に除去して犠牲膜パターンを露出させる段階と、犠牲膜パターンを基板の第２面から除去して配線を露出させる開口部を形成する段階と、開口部内に配線と電気的に接続される貫通電極を形成する段階と、を有する。 （もっと読む）