半導体装置
【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【解決手段】基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。
【解決手段】基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体膜を利用した逆スタガ型若しくはボトムゲート型の薄膜トランジスタ（以下、ＴＦＴと略記する）構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、液晶表示装置に代表される電気光学装置、及びそのような電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇とする。
【背景技術】
【０００２】
現在、ノート型のパーソナルコンピュータ（ノートパソコン）や携帯型情報端末において、画像や文字情報を表示するために液晶表示装置が利用されている。
パッシブ型の液晶表示装置に比べアクティブマトリクス型の液晶表示装置は高精細な画像が得られることから、前記用途においては後者が好適に用いられるようになっている。アクティブマトリクス型の液晶表示装置は、画素部において能動素子であるＴＦＴを個々の画素に対応してマトリクス状に配置して構成している。ＴＦＴには通常ｎチャネル型ＴＦＴが用いられ、スイッチング素子として液晶に印加する電圧を画素毎に制御して所望の画像表示を行っている。
【０００３】
逆スタガ型（若しくはボトムゲート型）のＴＦＴは活性層を非晶質半導体膜用で形成するものがある。非晶質半導体材料は非晶質シリコン膜が好適に用いられている。非晶質シリコン膜は３００℃以下の低温で大面積の基板上に形成可能であることから量産に適した材料と考えられている。しかし、非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。
【０００４】
このようなアクティブマトリクス型の液晶表示装置は、ノートパソコンのみならず２０型クラスのＴＶシステムにまでその用途は広がり、画面サイズの大面積化と同時に画像品位の向上のために高精細化や高開口率化の要求がますます高まってきた。例えば、「"The Development of Super-High Aperture Ratio with Low Electrically Resistive Material for High-Resolution TFT-LCDs",S.Nakabu, et al., 1999 SID International Symposium Digest of Technical Papers, pp732-735」には画素密度がＵＸＧＡ（１６００×１２００）で２０型の液晶表示装置を作製する技術が報告されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
こうした製品を市場に供給し普及させるためには、生産性の向上及び低コスト化と、高信頼性化を同時に推進することが課題となる。アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、複数のフォトマスクを使用してＴＦＴを基板上に作製している。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなっている。
【０００６】
本発明はこのような課題を解決するための技術であり、アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体装置は、基板上に非晶質構造を有する半導体層で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。
【０００８】
また、他の発明の構成は、基板上に非晶質構造を有する半導体層で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴ上に無機材料から成る第１の層間絶縁層が設けられ、ＴＦＴのゲート電極上に形成された絶縁層に接して形成された画素電極と、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から構成される第１の層と、画素電極と同じ材料から構成される第２の層とから形成されていることを特徴としている。
【０００９】
また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上にゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含有する半導体層を形成する第4の工程と、前記一導電型の不純物を含有する半導体層に接して、ソース配線及びドレイン配線を形成する第５の工程と、前記ソース配線及びドレイン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造を有する半導体層の一部を除去する第6の工程と、前記ソース配線及びドレイン配線上に無機材料から成る第１の層間絶縁層を形成する第7の工程と、前記第１の層間絶縁層上に有機材料から成る第２の層間絶縁層を形成する第８の工程と、前記第１の層間絶縁層及び第２の層間絶縁層と前記ゲート絶縁層を選択的に除去して、前記入力端子部の第１層を露呈させる第９の工程と、前記第2の層間絶縁膜上に画素電極と、前記入力端子部の第２層を形成する第１０の工程とを有することを特徴としている。
【００１０】
また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上にゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含有する半導体層を形成する第4の工程と、前記ゲート絶縁層を選択的に除去して、前記入力端子部の第１層を露呈させる第５の工程と、前記ゲート絶縁層に接して画素電極と、前記入力端子部の第２層を形成する第６の工程と、前記一導電型の不純物を含有する半導体層に接して、ソース配線及びドレイン配線を形成する第７の工程と、前記ソース配線及びドレイン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造を有する半導体層の一部を除去する第８の工程と、前記ソース配線及びドレイン配線上に無機材料から成る第１の層間絶縁層を形成する第９の工程とを有することを特徴としている。
【図面の簡単な説明】
【００１１】
【図１】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図２】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図３】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図４】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図５】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図６】液晶表示装置の構造を示す断面図。
【図７】液晶表示装置の実装構造を示す断面図。
【図８】ゲート電極の構造を説明する断面図。
【図９】ゲート電極の端部におけるテーパー構造を説明する図。
【図１０】液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図１１】入力端子部の構造を説明する断面図。
【図１２】半導体装置の一例を示す図。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００１３】
本発明の実施例を図１〜図２を用いて説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。ここで、図１（Ａ）、（Ｂ）および図２（Ａ）、（Ｂ）において、（Ｉ）は上面図でありＡ−Ａ'線に沿った断面図を（II）で示す。
【００１４】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを形成したステンレス基板やセラミック基板などを使用することもできる。
【００１５】
ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、入力端子部の端子１０４は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電性材料のみを組み合わせて形成しても良い。
【００１６】
このような材料の選択は、液晶表示装置の画面サイズに応じて適宣決定するもである。耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが５型程度までなら適応可能であるが、それ以上の画面サイズの液晶表示装置には必ずしも適していなかった。これは、ゲート電極に接続するゲート配線の基板上における引回し長さが必然的に大きくなると、配線遅延の問題を無視することができなくなる。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。ゲート配線の抵抗は、用いる材料の固有抵抗値の他に、配線の膜厚と幅で決定されるが、開口率との兼ね合いでおのずと限定があり、画素密度が高くなるに従って微細化が要求される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。その場合、液晶表示装置を実現するためには、ゲート配線をＡｌなどの低抵抗導電性材料で形成することが本来望ましい。
【００１７】
従って、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成する。この時の適した組み合わせを図８を用いて説明する。画面サイズが５型程度までなら図８（Ａ）に示すように、耐熱性導電性材料の窒化物から成る導電層（Ａ）８０１と耐熱性導電性材料から成る導電層（Ｂ）８０２とを積層した構造とする。導電層（Ｂ）８０２はＡｌ、Ｔａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）８０１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜などで形成する。また、大画面に適応するには図８（Ｂ）に示すように、耐熱性導電性材料の窒化物から成る導電層（Ａ）８０３と低抵抗導電性材料から成る導電層（Ｂ）８０４と耐熱性導電性材料の窒化物から成る導電層（Ｃ）８０５とを積層させる。低抵抗導電性材料から成る導電層（Ｂ）８０４は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）８０５は導電層（Ｂ）８０４のＡｌにヒロックが発生するのを防ぐ効果がある。
【００１８】
図８（Ａ）において、導電層（Ａ）８０１は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）８０２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。例えば、Ｗ膜をゲート電極として形成する場合には、Ｗをターゲットとしたスパッタ法で、Ａｒガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）８０１をＷＮ膜で５０nmの厚さに形成し、導電層（Ｂ）８０２をＷ膜で２５０nmの厚さに形成する。しかし、Ｗ膜をゲート電極として使用するためには低抵抗化を図る必要があり、その抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成する。特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、Ｗは酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００１９】
一方、図８（Ａ）において導電層（Ａ）８０１にＴａＮ膜を、導電層（Ｂ）８０２にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。いずれにしても、導電層（Ｂ）８０２は抵抗率を１０〜５０μΩcmの範囲で形成することが好ましい。
【００２０】
図８（Ｂ）の構成とする場合には、導電層（Ａ）８０３は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）８０４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）８０５は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。ここで、導電層（Ａ）および導電層（Ｃ）は前述のように耐熱性導電性材料であるＷＮ膜やＴａＮ膜、またはＴｉ膜、Ｔａ膜、Ｗ膜などを適用する。導電層（Ｂ）８０４もスパッタ法で形成し、純Ａｌの他に、０．０１〜５atomic％のＳｃ、Ｔｉ、Ｓｉ等を含有するＡｌ膜で形成する。
【００２１】
ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、及び端子１０４は、上記導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。
【００２２】
Ｗ膜やＴａ膜のような耐熱性導電性材料を高速でかつ精度良エッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法が適している。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）を用いたエッチング装置が適している。特に、ＩＣＰエッチング装置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。例えば、Ｗ膜に対する具体的なエッチング条件として、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、基板バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングする。このようなエッチング条件によって、ゲート電極１０２の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は１〜２０°、好ましくは５〜１５°とする。図９で示すように、ゲート電極１０２の端部におけるテーパー部の角度はθとして示す部分の角度である。尚、テーパー部の角度θは、テーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎ（θ）＝ＨＧ／ＷＧで表される。
【００２３】
こうして、ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、端子１０４を形成した後、絶縁膜を全面に形成してゲート絶縁層とする。ゲート絶縁層１０５はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を５０〜２００ｎｍとして絶縁膜で形成する。例えば、１５０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁層はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁層として良好な特性を得ることができる。
【００２４】
次に、ゲート絶縁層上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）
の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。その他、この非晶質構造を有する半導体層には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。さらに、一導電型の不純物元素を含有する半導体層として、ｎ型の半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型の半導体膜を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００２５】
ゲート絶縁膜、非晶質構造を有する半導体層、一導電型の不純物元素を含有する半導体層はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。そしてこれらの膜はプラズマＣＶＤ法であれば反応ガスを適宣切り替えることにより、またスパッタ法であればターゲット及びスパッタガスを適宣切り替えることにより連続して形成することができる。即ち、プラズマＣＶＤ装置或いはスパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させることもできる。
【００２６】
そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程を行い、パターニング処理して、図１（Ｂ）に示すようにゲート電極１０２と一部が重なるように島状半導体層１０６を形成する。島状半導体層は、非晶質半導体層１０６ａとｎ型の半導体層１０６ｂを有している。
【００２７】
そして、導電性の金属層をスパッタ法や真空蒸着法で形成し、第３のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図２（Ａ）に示すようにソース配線１０７、ドレイン配線１０８、保持容量配線１０９を形成する。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成するｎ型の半導体膜と接触を形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）
を３００〜４００nmの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成する。
【００２８】
また、ソース配線に接続する入力端子部には、ゲート絶縁層上に該入力端子部に合わせて配線１１０を形成する。図２（Ａ）ではこの様子を省略して示しているが、配線１１０はゲート絶縁層上を延在し、ソース配線と接続しているものである。
【００２９】
ソース配線１０７、ドレイン配線１０８をマスクとして、図２（Ａ）の（II）
に示すようにｎ型の半導体層１０６ｂと非晶質半導体層１０６ａの一部をエッチングにより除去して島状半導体層に開孔１１１を形成する。この開孔１１１によってｎ型の半導体層１０６ｂはソース領域１１２とドレイン領域１１３に分離され、自己整合的に島状半導体層１０６にチャネル形成領域を形成する。
【００３０】
その後、図２（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半導体層上に、開孔部１１１を覆いチャネル形成領域の少なくとも一部に接する無機材料から成る第１の層間絶縁層１１４を形成する。第１の層間絶縁膜１１４は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。この第１の層間絶縁膜１１４の膜厚は１００〜２００ｎｍとする。例えば、第１の層間絶縁膜１１４を酸化シリコン膜で形成する場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度２００〜３００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度２００〜３００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００３１】
さらに、第１の層間絶縁膜１１４上に形成された有機材料から成る第２の層間絶縁層１１５を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで２００〜３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで１８０〜２５０℃で６０分焼成して形成することができる。
【００３２】
このように、第２の層間絶縁膜１１４を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１１４として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００３３】
その後、第４のフォトリソグラフィー工程を行い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１１５をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１１４をエッチングする。入力端子部においては、端子１０４と配線１１０の一部が露出するように第２の層間絶縁膜１１５と第１の層間絶縁膜１１４及びゲート絶縁層１０５の一部をエッチングする。
【００３４】
そして、透明導電膜をスパッタ法や真空蒸着法で５０〜２００ｎｍの厚さに成膜し、第５のフォトリソグラフィー工程を行い、図２（Ｂ）に示すように、画素電極１１８を形成する。画素電極１１８は、接続部１１６でドレイン配線１０８と接続し、接続部１１７で保持容量電極１０９と接続している。同時に端子１０４、配線１１０と少なくとも一部が接するように透明導電膜１１９を設ける。図２（Ｂ）の（II）において、Ｂ−Ｂ'断面を図中に示す矢印の方向に見た断面の詳細を図１１（Ａ）に示す。同図において、ゲート電極１０４は導電層（Ａ）１３０と導電層（Ｂ）１３１から成り、透明導電膜１１９は導電層（Ａ）１３０と導電層（Ｂ）１３１の少なくとも一部と接するように形成する。また、図２（Ｂ）の（II）において、Ｃ−Ｃ'断面を図中に示す矢印の方向に見た断面の詳細を図１１（Ｂ）に示す。配線１１０はＴｉ膜１３２、Ａｌ膜１３３、Ｔｉ膜１３４の３層構造であり、透明導電膜１１９はこれらの膜と少なくとも一部が接するように形成する。このようにして端子１０４と配線１１０とを電気的に接続する。
しかし、ゲート配線に接続する入力端子部では配線１１０を設ける必要はなく、端子１０４と少なくとも一部で接するように透明導電膜１１９を設ける構成とする。
【００３５】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、端子１０４をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００３６】
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ１２０、保持容量１２１を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００３７】
図１０はアクティブマトリクス基板の画素部と入力端子部の配置を説明する図である。基板９０１上には画素部９０２が設けられ、画素部にはゲート配線９０８とソース配線９０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ９１０が各画素に対応して設けられている。ｎチャネル型ＴＦＴ９１０のドレイン側には保持容量９１１が接続し、保持容量９１１のもう一方の端子は保持容量配線９０９に接続している。ｎチャネル型ＴＦＴ９１０と保持容量９１１の構造は図２（Ｂ）で示すｎチャネル型ＴＦＴ１２０と保持容量１２１と同じものとする。
【００３８】
基板の一方の端部には、走査信号を入力する入力端子部９０５が形成され、接続配線９０６によってゲート配線９０８に接続している。また、他の端部には画像信号を入力する入力端子部９０３が形成され、接続配線９０４によってソース配線９０７に接続している。ゲート配線９０８、ソース配線９０７、保持容量配線９０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部９１２と接続配線９１３を設け、入力端子部９０３と交互にソース配線と接続させても良い。入力端子部９０３、９０５、９１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【実施例２】
【００３９】
本実施例を図３〜４を用い、実施例１とは異なる構造で基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について説明する。また同様に、図３（Ａ）、（Ｂ）および図４（Ａ）、（Ｂ）において、（Ｉ）は上面図でありＡ−Ａ'線に沿った断面図を（II）で示す。本実施例で作製するアクティブマトリクス基板は透過型の液晶表示装置に対応するものであり、以下実施例１との相違点を中心に説明する。
【００４０】
図３（Ａ）において、基板２０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを形成したステンレス基板やセラミック基板などを使用することもできる。
【００４１】
ゲート電極２０２およびゲート配線２０２'と保持容量配線２０３、入力端子部の端子２０４は、実施例１と同様にしてＡｌ等の低抵抗配線材料と耐熱性導電性材料と組み合わせて形成する。或いは、このような耐熱性導電性材料のみを組み合わせて形成する。例えば、ＷＮ膜とＷ膜の積層構造とする。そして、そのような構造の導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行いレジストマスクを形成し、エッチングにより不要な部分を除去して形成する。このとき少なくともゲート電極２０２の端部にテーパー部が形成されるようにエッチングする。
【００４２】
ゲート絶縁層２０５はプラズマＣＶＤ法またはスパッタ法などで酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン案句、酸化タンタル膜などを５０〜２００ｎｍの厚さで形成する。その後続いてゲート絶縁層２０５上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）
。代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜で形成する。さらに、一導電型の不純物元素を含有する半導体層として、ｎ型の半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成する。
【００４３】
そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程を行い、図２（Ｂ）に示すようにゲート電極２０２と一部が重なるように島状半導体層２０６を形成する。島状半導体層は、非晶質半導体層２０６ａとｎ型の半導体層２０６ｂを有している。
【００４４】
次に、図４（Ａ）の（II）において示すように、第３のフォトリソグラフィー工程を行い、端子２０４上に形成されているゲート絶縁膜の一部をエッチング除去して開孔２１７を形成する。そして、透明導電膜をスパッタ法や真空蒸着法、スプレー法等で５０〜２００ｎｍの厚さに成膜し、第４のフォトリソグラフィー工程により画素電極２０７及び、端子２１７上に透明導電膜２０８を設ける。
【００４５】
そして、実施例１と同様に導電層をスパッタ法や真空蒸着法で形成し、第５のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図４（Ａ）に示すようにソース配線２０９、ドレイン配線２１０を形成する。ドレイン配線２１０は画素電極２０７と端部で重なるように形成し、その部分で電気的に接続させる。また、ソース配線と入力端子部との接続は、ゲート絶縁膜に延在するソース配線の端部２１１を透明導電膜２０８と重なるように形成し、端子２０４と電気的に接続させる。
【００４６】
ソース配線２０９、ドレイン配線２１０をマスクとして、図４（Ｂ）の（II）
に示すようにｎ型の半導体層２０６ｂと非晶質半導体層２０６ａの一部をエッチングにより除去して島状半導体層に開孔２１２を形成する。この開孔２１２によってｎ型の半導体層２０６ｂはソース領域２１３とドレイン領域２１４に分離され、自己整合的に島状半導体層２０６にチャネル形成領域を形成する。
【００４７】
その後、図４（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半導体層上に、開孔部２１２を覆いチャネル形成領域の少なくとも一部に接する無機材料から成る第１の層間絶縁層２１５を形成する。第１の層間絶縁膜２１５は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。この第１の層間絶縁膜２１５の膜厚は１００〜２００ｎｍとする。そして、第６のフォトリソグラフィー工程により、画素電極２０７上と入力端子部の透明導電膜２０８上の第１の層間絶縁層２１５を除去する。
【００４８】
こうして６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２２０、保持容量２２１を完成させることができる。本実施例で作製したアクティブマトリクス基板において、画素部と入力端子部の配置は図１０で示したように実施例１と同様なものとする。
【実施例３】
【００４９】
実施例２では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では反射型の液晶表示装置に対応する例について示す。
【００５０】
まず、実施例２と同様にして、図３（Ｂ）に示す工程までを行う。そして、図５の（II）に示すように、第３のフォトリソグラフィー工程を行い、端子２０４上に設けられているゲート絶縁膜の一部をエッチング除去して開孔２３０を形成する。そして、実施例１と同様に導電層をスパッタ法や真空蒸着法で形成し、第４のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図５に示すようにソース配線２３１、ドレイン配線２３２を形成する。ドレイン配線３２は画素電極を兼ねるものであり、保持容量配線２０３と重なるように形成する。また、ソース配線と入力端子部との接続は、開孔２３０において端子２０４と電気的に接続させる。
【００５１】
その後、実施例２と同様に、無機材料から成る第１の層間絶縁層２３４を形成する。そして、第５のフォトリソグラフィー工程により、画素電極と入力端子部上の第１の層間絶縁層２３４を除去する。こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【実施例４】
【００５２】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図６に示すように、図２（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６００を形成する。
通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。
【００５３】
対向側の対向基板６０１には、遮光膜６０２、カラーフィルター６０３、平坦化膜６０４、透明導電膜６０５、配向膜６０６が形成されている。遮光膜６０２はＴｉ、Ａｌ、クロム（Ｃｒ）等で形成し、アクティブマトリクス基板のＴＦＴの配置に合わせてパターン形成する。カラーフィルター６０３は赤、緑、青のフィルターを各画素に対応して設ける。平坦化膜６０４は有機樹脂膜で形成し、実施例１で使用した第２の層間絶縁膜と同じ材料を用いれば良い。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００５４】
そして、画素部が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってスペーサ６０９を内包するシール剤６０８によりスペーサ６０７なを介して貼りあわせる。こうして、液晶注入領域６１０が形成される。液晶材料は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。そして透過型の液晶表示装置とする場合には偏光版６１１、６１２を貼りつけて図６に示すアクティブマトリクス型液晶表示装置が完成させる。反射型の液晶表示装置とする場合には、偏光版６１２を省略して、対向基板６０１側のみに偏光版６１１を設ける。
【００５５】
本実施例では、実施例１で作製したアクティブマトリクス基板を基にアクティブマトリクス型液晶表示装置を作製する方法を示したが、実施例２または実施例３で示したアクティブマトリクス基板を用いても同様な方法により作製することができる。
【実施例５】
【００５６】
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、テレビなどが上げられる。
【００５７】
図１２（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３に適用することができる。
【００５８】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２に適用することができる。
【００５９】
図１２（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用することができる。
【００６０】
図１２（Ｃ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、スピーカ２３０７、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は画面サイズを３０型程度まで大型化することができ、図示していないチューナーと組み合わせてテレビとして使用することもできる。
【００６１】
図１２（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【００６２】
図１２（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【００６３】
図７はこうのうような電気光学装置に搭載する液晶表示装置の実装方法の一例を示す。液晶表示装置は、ＴＦＴが作製された基板７０１の端部には、入力端子部７０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子７０３ａと透明導電膜７０３ｂで形成される。そして対向基板７０４とスペーサ７０６を内包するシール剤７０５により張合わされ、さらに偏光版７０７、７０８が設けられている。そして、スペーサ７２２によって筐体７２１に固定される。
【００６４】
駆動回路はＬＳＩチップ７１３に形成されＴＡＢ方式で実装する。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム７０９に銅配線７１０が形成されていて、異方性導電性接着剤で入力端子７０２と接続する。異方性導電性接着剤は接着剤７１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子７１２により構成され、この粒子７１２が入力端子７０２と銅配線７１０とに接触することによりこの部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層７１８が設けられている。
【００６５】
ＬＳＩチップ７１３はバンプ７１４で銅配線７１０に接続し、樹脂材料７１５で封止されている。そして銅配線７１０は接続端子７１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板７１７に接続されている。そして、透過型の液晶表示装置では対向基板７０４に光源７１９と光導光体７２０が設けられてバックライトとして使用される。
【００６６】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムや携帯型テレビなどに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
このような本実施例の電子機器は実施例１〜４の技術を用いて実現することができる。
【符号の説明】
【００６７】
１０１、２０１ 基板
１０２、２０２ ゲート電極
１０２'、２０２' ゲート配線
１０３、２０３ 保持容量配線
１０４、２０４ 端子
１０５、２０５ ゲート絶縁膜
１０６、２０６ 島状半導体層
１０７、２０９ ソース配線
１０８、２１０ ドレイン配線
１１４、２１５ 第１の層間絶縁膜
１１５ 第２の層間絶縁膜
１１８、２０７ 画素電極
【技術分野】
【０００１】
本願発明は、半導体膜を利用した逆スタガ型若しくはボトムゲート型の薄膜トランジスタ（以下、ＴＦＴと略記する）構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、液晶表示装置に代表される電気光学装置、及びそのような電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇とする。
【背景技術】
【０００２】
現在、ノート型のパーソナルコンピュータ（ノートパソコン）や携帯型情報端末において、画像や文字情報を表示するために液晶表示装置が利用されている。
パッシブ型の液晶表示装置に比べアクティブマトリクス型の液晶表示装置は高精細な画像が得られることから、前記用途においては後者が好適に用いられるようになっている。アクティブマトリクス型の液晶表示装置は、画素部において能動素子であるＴＦＴを個々の画素に対応してマトリクス状に配置して構成している。ＴＦＴには通常ｎチャネル型ＴＦＴが用いられ、スイッチング素子として液晶に印加する電圧を画素毎に制御して所望の画像表示を行っている。
【０００３】
逆スタガ型（若しくはボトムゲート型）のＴＦＴは活性層を非晶質半導体膜用で形成するものがある。非晶質半導体材料は非晶質シリコン膜が好適に用いられている。非晶質シリコン膜は３００℃以下の低温で大面積の基板上に形成可能であることから量産に適した材料と考えられている。しかし、非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。
【０００４】
このようなアクティブマトリクス型の液晶表示装置は、ノートパソコンのみならず２０型クラスのＴＶシステムにまでその用途は広がり、画面サイズの大面積化と同時に画像品位の向上のために高精細化や高開口率化の要求がますます高まってきた。例えば、「"The Development of Super-High Aperture Ratio with Low Electrically Resistive Material for High-Resolution TFT-LCDs",S.Nakabu, et al., 1999 SID International Symposium Digest of Technical Papers, pp732-735」には画素密度がＵＸＧＡ（１６００×１２００）で２０型の液晶表示装置を作製する技術が報告されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
こうした製品を市場に供給し普及させるためには、生産性の向上及び低コスト化と、高信頼性化を同時に推進することが課題となる。アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、複数のフォトマスクを使用してＴＦＴを基板上に作製している。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなっている。
【０００６】
本発明はこのような課題を解決するための技術であり、アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体装置は、基板上に非晶質構造を有する半導体層で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されていることを特徴としている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。
【０００８】
また、他の発明の構成は、基板上に非晶質構造を有する半導体層で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴ上に無機材料から成る第１の層間絶縁層が設けられ、ＴＦＴのゲート電極上に形成された絶縁層に接して形成された画素電極と、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から構成される第１の層と、画素電極と同じ材料から構成される第２の層とから形成されていることを特徴としている。
【０００９】
また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上にゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含有する半導体層を形成する第4の工程と、前記一導電型の不純物を含有する半導体層に接して、ソース配線及びドレイン配線を形成する第５の工程と、前記ソース配線及びドレイン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造を有する半導体層の一部を除去する第6の工程と、前記ソース配線及びドレイン配線上に無機材料から成る第１の層間絶縁層を形成する第7の工程と、前記第１の層間絶縁層上に有機材料から成る第２の層間絶縁層を形成する第８の工程と、前記第１の層間絶縁層及び第２の層間絶縁層と前記ゲート絶縁層を選択的に除去して、前記入力端子部の第１層を露呈させる第９の工程と、前記第2の層間絶縁膜上に画素電極と、前記入力端子部の第２層を形成する第１０の工程とを有することを特徴としている。
【００１０】
また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上にゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含有する半導体層を形成する第4の工程と、前記ゲート絶縁層を選択的に除去して、前記入力端子部の第１層を露呈させる第５の工程と、前記ゲート絶縁層に接して画素電極と、前記入力端子部の第２層を形成する第６の工程と、前記一導電型の不純物を含有する半導体層に接して、ソース配線及びドレイン配線を形成する第７の工程と、前記ソース配線及びドレイン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造を有する半導体層の一部を除去する第８の工程と、前記ソース配線及びドレイン配線上に無機材料から成る第１の層間絶縁層を形成する第９の工程とを有することを特徴としている。
【図面の簡単な説明】
【００１１】
【図１】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図２】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図３】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図４】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図５】画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。
【図６】液晶表示装置の構造を示す断面図。
【図７】液晶表示装置の実装構造を示す断面図。
【図８】ゲート電極の構造を説明する断面図。
【図９】ゲート電極の端部におけるテーパー構造を説明する図。
【図１０】液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図１１】入力端子部の構造を説明する断面図。
【図１２】半導体装置の一例を示す図。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００１３】
本発明の実施例を図１〜図２を用いて説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。ここで、図１（Ａ）、（Ｂ）および図２（Ａ）、（Ｂ）において、（Ｉ）は上面図でありＡ−Ａ'線に沿った断面図を（II）で示す。
【００１４】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを形成したステンレス基板やセラミック基板などを使用することもできる。
【００１５】
ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、入力端子部の端子１０４は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電性材料のみを組み合わせて形成しても良い。
【００１６】
このような材料の選択は、液晶表示装置の画面サイズに応じて適宣決定するもである。耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが５型程度までなら適応可能であるが、それ以上の画面サイズの液晶表示装置には必ずしも適していなかった。これは、ゲート電極に接続するゲート配線の基板上における引回し長さが必然的に大きくなると、配線遅延の問題を無視することができなくなる。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。ゲート配線の抵抗は、用いる材料の固有抵抗値の他に、配線の膜厚と幅で決定されるが、開口率との兼ね合いでおのずと限定があり、画素密度が高くなるに従って微細化が要求される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。その場合、液晶表示装置を実現するためには、ゲート配線をＡｌなどの低抵抗導電性材料で形成することが本来望ましい。
【００１７】
従って、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成する。この時の適した組み合わせを図８を用いて説明する。画面サイズが５型程度までなら図８（Ａ）に示すように、耐熱性導電性材料の窒化物から成る導電層（Ａ）８０１と耐熱性導電性材料から成る導電層（Ｂ）８０２とを積層した構造とする。導電層（Ｂ）８０２はＡｌ、Ｔａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）８０１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜などで形成する。また、大画面に適応するには図８（Ｂ）に示すように、耐熱性導電性材料の窒化物から成る導電層（Ａ）８０３と低抵抗導電性材料から成る導電層（Ｂ）８０４と耐熱性導電性材料の窒化物から成る導電層（Ｃ）８０５とを積層させる。低抵抗導電性材料から成る導電層（Ｂ）８０４は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）８０５は導電層（Ｂ）８０４のＡｌにヒロックが発生するのを防ぐ効果がある。
【００１８】
図８（Ａ）において、導電層（Ａ）８０１は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）８０２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。例えば、Ｗ膜をゲート電極として形成する場合には、Ｗをターゲットとしたスパッタ法で、Ａｒガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）８０１をＷＮ膜で５０nmの厚さに形成し、導電層（Ｂ）８０２をＷ膜で２５０nmの厚さに形成する。しかし、Ｗ膜をゲート電極として使用するためには低抵抗化を図る必要があり、その抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成する。特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、Ｗは酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００１９】
一方、図８（Ａ）において導電層（Ａ）８０１にＴａＮ膜を、導電層（Ｂ）８０２にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。いずれにしても、導電層（Ｂ）８０２は抵抗率を１０〜５０μΩcmの範囲で形成することが好ましい。
【００２０】
図８（Ｂ）の構成とする場合には、導電層（Ａ）８０３は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）８０４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）８０５は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。ここで、導電層（Ａ）および導電層（Ｃ）は前述のように耐熱性導電性材料であるＷＮ膜やＴａＮ膜、またはＴｉ膜、Ｔａ膜、Ｗ膜などを適用する。導電層（Ｂ）８０４もスパッタ法で形成し、純Ａｌの他に、０．０１〜５atomic％のＳｃ、Ｔｉ、Ｓｉ等を含有するＡｌ膜で形成する。
【００２１】
ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、及び端子１０４は、上記導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。
【００２２】
Ｗ膜やＴａ膜のような耐熱性導電性材料を高速でかつ精度良エッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法が適している。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）を用いたエッチング装置が適している。特に、ＩＣＰエッチング装置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。例えば、Ｗ膜に対する具体的なエッチング条件として、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、基板バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングする。このようなエッチング条件によって、ゲート電極１０２の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は１〜２０°、好ましくは５〜１５°とする。図９で示すように、ゲート電極１０２の端部におけるテーパー部の角度はθとして示す部分の角度である。尚、テーパー部の角度θは、テーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎ（θ）＝ＨＧ／ＷＧで表される。
【００２３】
こうして、ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、端子１０４を形成した後、絶縁膜を全面に形成してゲート絶縁層とする。ゲート絶縁層１０５はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を５０〜２００ｎｍとして絶縁膜で形成する。例えば、１５０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁層はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁層として良好な特性を得ることができる。
【００２４】
次に、ゲート絶縁層上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）
の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。その他、この非晶質構造を有する半導体層には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。さらに、一導電型の不純物元素を含有する半導体層として、ｎ型の半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型の半導体膜を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００２５】
ゲート絶縁膜、非晶質構造を有する半導体層、一導電型の不純物元素を含有する半導体層はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。そしてこれらの膜はプラズマＣＶＤ法であれば反応ガスを適宣切り替えることにより、またスパッタ法であればターゲット及びスパッタガスを適宣切り替えることにより連続して形成することができる。即ち、プラズマＣＶＤ装置或いはスパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させることもできる。
【００２６】
そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程を行い、パターニング処理して、図１（Ｂ）に示すようにゲート電極１０２と一部が重なるように島状半導体層１０６を形成する。島状半導体層は、非晶質半導体層１０６ａとｎ型の半導体層１０６ｂを有している。
【００２７】
そして、導電性の金属層をスパッタ法や真空蒸着法で形成し、第３のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図２（Ａ）に示すようにソース配線１０７、ドレイン配線１０８、保持容量配線１０９を形成する。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成するｎ型の半導体膜と接触を形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）
を３００〜４００nmの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成する。
【００２８】
また、ソース配線に接続する入力端子部には、ゲート絶縁層上に該入力端子部に合わせて配線１１０を形成する。図２（Ａ）ではこの様子を省略して示しているが、配線１１０はゲート絶縁層上を延在し、ソース配線と接続しているものである。
【００２９】
ソース配線１０７、ドレイン配線１０８をマスクとして、図２（Ａ）の（II）
に示すようにｎ型の半導体層１０６ｂと非晶質半導体層１０６ａの一部をエッチングにより除去して島状半導体層に開孔１１１を形成する。この開孔１１１によってｎ型の半導体層１０６ｂはソース領域１１２とドレイン領域１１３に分離され、自己整合的に島状半導体層１０６にチャネル形成領域を形成する。
【００３０】
その後、図２（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半導体層上に、開孔部１１１を覆いチャネル形成領域の少なくとも一部に接する無機材料から成る第１の層間絶縁層１１４を形成する。第１の層間絶縁膜１１４は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。この第１の層間絶縁膜１１４の膜厚は１００〜２００ｎｍとする。例えば、第１の層間絶縁膜１１４を酸化シリコン膜で形成する場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度２００〜３００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度２００〜３００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００３１】
さらに、第１の層間絶縁膜１１４上に形成された有機材料から成る第２の層間絶縁層１１５を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで２００〜３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで１８０〜２５０℃で６０分焼成して形成することができる。
【００３２】
このように、第２の層間絶縁膜１１４を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１１４として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００３３】
その後、第４のフォトリソグラフィー工程を行い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１１５をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１１４をエッチングする。入力端子部においては、端子１０４と配線１１０の一部が露出するように第２の層間絶縁膜１１５と第１の層間絶縁膜１１４及びゲート絶縁層１０５の一部をエッチングする。
【００３４】
そして、透明導電膜をスパッタ法や真空蒸着法で５０〜２００ｎｍの厚さに成膜し、第５のフォトリソグラフィー工程を行い、図２（Ｂ）に示すように、画素電極１１８を形成する。画素電極１１８は、接続部１１６でドレイン配線１０８と接続し、接続部１１７で保持容量電極１０９と接続している。同時に端子１０４、配線１１０と少なくとも一部が接するように透明導電膜１１９を設ける。図２（Ｂ）の（II）において、Ｂ−Ｂ'断面を図中に示す矢印の方向に見た断面の詳細を図１１（Ａ）に示す。同図において、ゲート電極１０４は導電層（Ａ）１３０と導電層（Ｂ）１３１から成り、透明導電膜１１９は導電層（Ａ）１３０と導電層（Ｂ）１３１の少なくとも一部と接するように形成する。また、図２（Ｂ）の（II）において、Ｃ−Ｃ'断面を図中に示す矢印の方向に見た断面の詳細を図１１（Ｂ）に示す。配線１１０はＴｉ膜１３２、Ａｌ膜１３３、Ｔｉ膜１３４の３層構造であり、透明導電膜１１９はこれらの膜と少なくとも一部が接するように形成する。このようにして端子１０４と配線１１０とを電気的に接続する。
しかし、ゲート配線に接続する入力端子部では配線１１０を設ける必要はなく、端子１０４と少なくとも一部で接するように透明導電膜１１９を設ける構成とする。
【００３５】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、端子１０４をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００３６】
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ１２０、保持容量１２１を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００３７】
図１０はアクティブマトリクス基板の画素部と入力端子部の配置を説明する図である。基板９０１上には画素部９０２が設けられ、画素部にはゲート配線９０８とソース配線９０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ９１０が各画素に対応して設けられている。ｎチャネル型ＴＦＴ９１０のドレイン側には保持容量９１１が接続し、保持容量９１１のもう一方の端子は保持容量配線９０９に接続している。ｎチャネル型ＴＦＴ９１０と保持容量９１１の構造は図２（Ｂ）で示すｎチャネル型ＴＦＴ１２０と保持容量１２１と同じものとする。
【００３８】
基板の一方の端部には、走査信号を入力する入力端子部９０５が形成され、接続配線９０６によってゲート配線９０８に接続している。また、他の端部には画像信号を入力する入力端子部９０３が形成され、接続配線９０４によってソース配線９０７に接続している。ゲート配線９０８、ソース配線９０７、保持容量配線９０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部９１２と接続配線９１３を設け、入力端子部９０３と交互にソース配線と接続させても良い。入力端子部９０３、９０５、９１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【実施例２】
【００３９】
本実施例を図３〜４を用い、実施例１とは異なる構造で基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について説明する。また同様に、図３（Ａ）、（Ｂ）および図４（Ａ）、（Ｂ）において、（Ｉ）は上面図でありＡ−Ａ'線に沿った断面図を（II）で示す。本実施例で作製するアクティブマトリクス基板は透過型の液晶表示装置に対応するものであり、以下実施例１との相違点を中心に説明する。
【００４０】
図３（Ａ）において、基板２０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを形成したステンレス基板やセラミック基板などを使用することもできる。
【００４１】
ゲート電極２０２およびゲート配線２０２'と保持容量配線２０３、入力端子部の端子２０４は、実施例１と同様にしてＡｌ等の低抵抗配線材料と耐熱性導電性材料と組み合わせて形成する。或いは、このような耐熱性導電性材料のみを組み合わせて形成する。例えば、ＷＮ膜とＷ膜の積層構造とする。そして、そのような構造の導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行いレジストマスクを形成し、エッチングにより不要な部分を除去して形成する。このとき少なくともゲート電極２０２の端部にテーパー部が形成されるようにエッチングする。
【００４２】
ゲート絶縁層２０５はプラズマＣＶＤ法またはスパッタ法などで酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン案句、酸化タンタル膜などを５０〜２００ｎｍの厚さで形成する。その後続いてゲート絶縁層２０５上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）
。代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜で形成する。さらに、一導電型の不純物元素を含有する半導体層として、ｎ型の半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成する。
【００４３】
そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程を行い、図２（Ｂ）に示すようにゲート電極２０２と一部が重なるように島状半導体層２０６を形成する。島状半導体層は、非晶質半導体層２０６ａとｎ型の半導体層２０６ｂを有している。
【００４４】
次に、図４（Ａ）の（II）において示すように、第３のフォトリソグラフィー工程を行い、端子２０４上に形成されているゲート絶縁膜の一部をエッチング除去して開孔２１７を形成する。そして、透明導電膜をスパッタ法や真空蒸着法、スプレー法等で５０〜２００ｎｍの厚さに成膜し、第４のフォトリソグラフィー工程により画素電極２０７及び、端子２１７上に透明導電膜２０８を設ける。
【００４５】
そして、実施例１と同様に導電層をスパッタ法や真空蒸着法で形成し、第５のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図４（Ａ）に示すようにソース配線２０９、ドレイン配線２１０を形成する。ドレイン配線２１０は画素電極２０７と端部で重なるように形成し、その部分で電気的に接続させる。また、ソース配線と入力端子部との接続は、ゲート絶縁膜に延在するソース配線の端部２１１を透明導電膜２０８と重なるように形成し、端子２０４と電気的に接続させる。
【００４６】
ソース配線２０９、ドレイン配線２１０をマスクとして、図４（Ｂ）の（II）
に示すようにｎ型の半導体層２０６ｂと非晶質半導体層２０６ａの一部をエッチングにより除去して島状半導体層に開孔２１２を形成する。この開孔２１２によってｎ型の半導体層２０６ｂはソース領域２１３とドレイン領域２１４に分離され、自己整合的に島状半導体層２０６にチャネル形成領域を形成する。
【００４７】
その後、図４（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半導体層上に、開孔部２１２を覆いチャネル形成領域の少なくとも一部に接する無機材料から成る第１の層間絶縁層２１５を形成する。第１の層間絶縁膜２１５は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。この第１の層間絶縁膜２１５の膜厚は１００〜２００ｎｍとする。そして、第６のフォトリソグラフィー工程により、画素電極２０７上と入力端子部の透明導電膜２０８上の第１の層間絶縁層２１５を除去する。
【００４８】
こうして６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２２０、保持容量２２１を完成させることができる。本実施例で作製したアクティブマトリクス基板において、画素部と入力端子部の配置は図１０で示したように実施例１と同様なものとする。
【実施例３】
【００４９】
実施例２では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では反射型の液晶表示装置に対応する例について示す。
【００５０】
まず、実施例２と同様にして、図３（Ｂ）に示す工程までを行う。そして、図５の（II）に示すように、第３のフォトリソグラフィー工程を行い、端子２０４上に設けられているゲート絶縁膜の一部をエッチング除去して開孔２３０を形成する。そして、実施例１と同様に導電層をスパッタ法や真空蒸着法で形成し、第４のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図５に示すようにソース配線２３１、ドレイン配線２３２を形成する。ドレイン配線３２は画素電極を兼ねるものであり、保持容量配線２０３と重なるように形成する。また、ソース配線と入力端子部との接続は、開孔２３０において端子２０４と電気的に接続させる。
【００５１】
その後、実施例２と同様に、無機材料から成る第１の層間絶縁層２３４を形成する。そして、第５のフォトリソグラフィー工程により、画素電極と入力端子部上の第１の層間絶縁層２３４を除去する。こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【実施例４】
【００５２】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図６に示すように、図２（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６００を形成する。
通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。
【００５３】
対向側の対向基板６０１には、遮光膜６０２、カラーフィルター６０３、平坦化膜６０４、透明導電膜６０５、配向膜６０６が形成されている。遮光膜６０２はＴｉ、Ａｌ、クロム（Ｃｒ）等で形成し、アクティブマトリクス基板のＴＦＴの配置に合わせてパターン形成する。カラーフィルター６０３は赤、緑、青のフィルターを各画素に対応して設ける。平坦化膜６０４は有機樹脂膜で形成し、実施例１で使用した第２の層間絶縁膜と同じ材料を用いれば良い。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００５４】
そして、画素部が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってスペーサ６０９を内包するシール剤６０８によりスペーサ６０７なを介して貼りあわせる。こうして、液晶注入領域６１０が形成される。液晶材料は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。そして透過型の液晶表示装置とする場合には偏光版６１１、６１２を貼りつけて図６に示すアクティブマトリクス型液晶表示装置が完成させる。反射型の液晶表示装置とする場合には、偏光版６１２を省略して、対向基板６０１側のみに偏光版６１１を設ける。
【００５５】
本実施例では、実施例１で作製したアクティブマトリクス基板を基にアクティブマトリクス型液晶表示装置を作製する方法を示したが、実施例２または実施例３で示したアクティブマトリクス基板を用いても同様な方法により作製することができる。
【実施例５】
【００５６】
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、テレビなどが上げられる。
【００５７】
図１２（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３に適用することができる。
【００５８】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２に適用することができる。
【００５９】
図１２（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用することができる。
【００６０】
図１２（Ｃ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、スピーカ２３０７、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は画面サイズを３０型程度まで大型化することができ、図示していないチューナーと組み合わせてテレビとして使用することもできる。
【００６１】
図１２（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【００６２】
図１２（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【００６３】
図７はこうのうような電気光学装置に搭載する液晶表示装置の実装方法の一例を示す。液晶表示装置は、ＴＦＴが作製された基板７０１の端部には、入力端子部７０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子７０３ａと透明導電膜７０３ｂで形成される。そして対向基板７０４とスペーサ７０６を内包するシール剤７０５により張合わされ、さらに偏光版７０７、７０８が設けられている。そして、スペーサ７２２によって筐体７２１に固定される。
【００６４】
駆動回路はＬＳＩチップ７１３に形成されＴＡＢ方式で実装する。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム７０９に銅配線７１０が形成されていて、異方性導電性接着剤で入力端子７０２と接続する。異方性導電性接着剤は接着剤７１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子７１２により構成され、この粒子７１２が入力端子７０２と銅配線７１０とに接触することによりこの部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層７１８が設けられている。
【００６５】
ＬＳＩチップ７１３はバンプ７１４で銅配線７１０に接続し、樹脂材料７１５で封止されている。そして銅配線７１０は接続端子７１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板７１７に接続されている。そして、透過型の液晶表示装置では対向基板７０４に光源７１９と光導光体７２０が設けられてバックライトとして使用される。
【００６６】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムや携帯型テレビなどに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
このような本実施例の電子機器は実施例１〜４の技術を用いて実現することができる。
【符号の説明】
【００６７】
１０１、２０１ 基板
１０２、２０２ ゲート電極
１０２'、２０２' ゲート配線
１０３、２０３ 保持容量配線
１０４、２０４ 端子
１０５、２０５ ゲート絶縁膜
１０６、２０６ 島状半導体層
１０７、２０９ ソース配線
１０８、２１０ ドレイン配線
１１４、２１５ 第１の層間絶縁膜
１１５ 第２の層間絶縁膜
１１８、２０７ 画素電極
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、
非晶質構造を有する半導体層で形成されたチャネル形成領域と、一導電型の不純物元素を含有する半導体層で形成されたソース領域及びドレイン領域と、前記非晶質構造を有する半導体層と前記基板との間に形成されたゲート電極とを有する薄膜トランジスタを設けた半導体装置において、
前記非晶質構造を有する半導体層及び一導電型の不純物元素を含有する半導体層上に形成され、前記チャネル形成領域の少なくとも一部に接して形成された無機材料から成る第１の層間絶縁層と、前記第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、
前記第２の層間絶縁層に接して形成された画素電極と
を有することを特徴とする半導体装置。
【請求項１】
絶縁表面を有する基板上に、
非晶質構造を有する半導体層で形成されたチャネル形成領域と、一導電型の不純物元素を含有する半導体層で形成されたソース領域及びドレイン領域と、前記非晶質構造を有する半導体層と前記基板との間に形成されたゲート電極とを有する薄膜トランジスタを設けた半導体装置において、
前記非晶質構造を有する半導体層及び一導電型の不純物元素を含有する半導体層上に形成され、前記チャネル形成領域の少なくとも一部に接して形成された無機材料から成る第１の層間絶縁層と、前記第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と、
前記第２の層間絶縁層に接して形成された画素電極と
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１３４５１９（Ｐ２０１２−１３４５１９Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１２−２７９１５（Ｐ２０１２−２７９１５）
【出願日】平成２４年２月１３日（２０１２．２．１３）
【分割の表示】特願平１１−２２８９４４の分割
【原出願日】平成１１年８月１２日（１９９９．８．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２４年２月１３日（２０１２．２．１３）
【分割の表示】特願平１１−２２８９４４の分割
【原出願日】平成１１年８月１２日（１９９９．８．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]