【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に形成された絶縁膜、半導体膜又は導電膜上に接して第１の膜を形成する工程と、第１の膜上に第１のマスク材料を含有する溶液を吐出して第１の膜上に第１のマスクを形成する工程と、第１のマスクを用いて第１の膜をパターニングして絶縁膜、半導体膜又は導電膜表面上に塗れ性の低い領域と塗れ性の高い領域を形成する工程と、第１のマスクを除去する工程と、塗れ性の低い領域に挟まれた塗れ性の高い領域に、第２のマスク材料を含有する溶液を吐出して第２のマスクを形成する工程と、第２のマスクを用いて、パターニングされた第１の膜をエッチングするとともに絶縁膜、半導体膜又は導電膜をエッチングする。 （もっと読む）

【課題】半導体装置の金属配線の平坦化を行う場合、金属配線を下地層に形成した溝に埋め込むと、金属配線の配置をするとき、その変更工程が困難になるという問題があった。また、金属配線に寄生容量がついてしまい、電気信号の遅延などが発生してしまうという問題があった。
【解決手段】本発明の半導体装置の構造は、金属配線下の下地層である絶縁膜を加工して突起部を設ける。この突起部と所定の距離だけ離間して金属配線を設ける。この突起部により、平坦化のための研磨工程でも、不測の余剰研磨が発生しない。また、突起部と金属配線とが離間することにより、金属配線の配置の変更を容易に行うことができると共に、金属配線の寄生容量を低減できる。 （もっと読む）

【課題】メタルゲートプロセスにおけるプリメタル層間絶縁膜の平坦性を向上できるようにする。
【解決手段】まず、半導体基板１の上に、ゲート絶縁膜３を介在させてゲート電極４を形成する。その後、半導体基板１にゲート電極４をマスクとしてソース・ドレイン領域を形成する。続いて、ゲート電極４を覆うように半導体基板１上の全面に第１の酸化シリコン膜１０を形成する。その後、ゲート電極４をストップ膜とするＣＭＰ法により、第１の酸化シリコン膜１０を平坦化する。続いて、ゲート電極４を含む第１の酸化シリコン膜１０の上に、第２の酸化シリコン膜１１を形成する。その後、ゲート電極４をストップ膜とするＣＭＰ法により、第２の酸化シリコン膜１０を平坦化する。さらに、ゲート電極４を含む第２の酸化シリコン膜１０の上に、第３の酸化シリコン膜１２を形成する。 （もっと読む）

【課題】コンタクト孔に埋め込まれる金属プラグの材料が層間絶縁膜に染み出すのを防止できる半導体装置を提供する。
【解決手段】隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。コンタクト孔４１の側壁は、層間絶縁膜１８より緻密なシール膜４２で覆われている。コンタクトプラグ４０は、シール膜４２の表面およびコンタクト孔４１の底面部を覆うように形成されたバリアメタル膜４３と、バリアメタル膜４３に包囲された状態でコンタクト孔４１内に埋め込まれた金属プラグ４４とを含む。 （もっと読む）

【課題】より単純に製造でき、かつ平坦なトポロジを得ることができ、更にトレンチの上部曲がり部における降伏電圧の問題が解消されたトレンチゲートＭＩＳデバイスを提供すること。
【解決手段】トランジスタセルを含む活性領域と、トランジスタセルを含まないゲート金属領域と、ゲート金属層とを含み、半導体チップの表面のパターンに、活性領域からゲート金属領域に至るトレンチが形成されており、このトレンチが絶縁材料の層で裏打ちされた壁部を有し、導電性ゲート材料がトレンチ内に設けられており、導電性ゲート材料の上面が半導体チップの上面より下側に位置し、非導電層が活性領域及びゲート金属領域の上に位置し、ゲート金属領域におけるトレンチの一部の上側の非導電層に開口が形成されており、ゲート金属がトレンチ内の接触領域のゲート材料と接触するように、開口が前記ゲート金属で満たされているトレンチゲートＭＩＳデバイス。 （もっと読む）

【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上の第２の層間絶縁膜１７上にヒューズ層１８Ｔが形成され、ヒューズ層１８Ｔは第３の層間絶縁膜２０で覆われる。第３の層間絶縁膜２０上には、キャップメタル２４に覆われたパッド電極２３が形成され、それらは第１及び第２のパッシベーション膜２５，２６に覆われる。次に、ヒューズ層１８Ｔ上で開口する第１のレジスト層２７をマスクとして、ヒューズ層１８Ｔ上で第２のパッシベーション膜２６から第３の絶縁膜の厚さ方向の途中までをエッチングする。その後、パッド電極２３上で開口する第２のレジスト層３０をマスクとして、パッド電極２３上で第１及び第２のパッシベーション膜２５，２６及びキャップメタル層２４をエッチングしてパッド電極２３の表面を露出する。その後、保護膜３２を形成する。 （もっと読む）

【課題】シリコン酸化膜にコンタクト部に到達する高アスペクト比のホールを形成する際に、ホール内のコンタクト材料とコンタクト部との間で十分なコンタクトがとれるようなホールを形成すること。
【解決手段】基板上にＢおよびＰの少なくとも一方を含むシリコン酸化物からなる第１の酸化膜と、その上に形成された、ＢおよびＰを含まないシリコン酸化物からなる第２の酸化膜とを有し、さらに第１の酸化膜および第２の酸化膜の界面より下方に形成されたコンタクト部を有する被処理体を準備し（ステップ１）、第２の酸化膜と前記第１の酸化膜をエッチングしてコンタクト部に到達するホールを形成し（ステップ２）、ＨＦガスおよび不活性ガスを用いたドライプロセスにより第１の酸化膜をエッチングし、第１の酸化膜のコンタクト部上方領域のホール部分を広げる（ステップ３）。 （もっと読む）

【課題】トリミング素子からのトリミング時の気化ガスの圧力によりトリミング素子の下部の層間絶縁膜にクラックが入るのを防止する。
【解決手段】層間絶縁膜２上にトリミング素子Ｔを形成する。トリミング素子Ｔの上を層間絶縁膜３ａで被覆する。トリミング素子Ｔの斜め上方領域の層間絶縁膜３ａ上にクラック誘導体Ｇを形成する。トリミング素子Ｔ及びクラック誘導体Ｇはレーザー光の照射領域に配置される。レーザー光を照射すると、トリミング素子Ｔの周辺及びクラック誘導体Ｇの周辺の層間絶縁膜３ａ等に重畳して広く延在する高温領域６が形成され、該高温化した層間絶縁膜３ａ等の剛性が低下する。その結果、トリミング素子Ｔの上辺のコーナー部に気化ガスの圧力がかかりやすくなり、トリミング素子Ｔの下辺のコーナー部にかかる気化ガスの圧力が小さくなるので、トリミング素子Ｔの下側の層間絶縁膜２のクラック５発生を防止できる。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置を提供すること。
【解決手段】シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグ３３と、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜２４とを備え、ボトム部はアモルファスカーボン膜２４を貫通して拡散領域に接合される。アモルファスカーボン層２４をコンタクトプラグ３３形成時のエッチングストッパ層として用いることで、拡散領域がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】ダイシング等で半導体装置を個片化する際に加工のダメージ又は膜の残留応力などに起因して発生する、基板上の膜の剥離を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０１，１０２の周辺すなわち個片化のための加工ラインの近傍の基板１上に溝６を形成する。その溝の内部では基板上に成膜される薄膜が少なくとも１部で不連続となることにより、万一、半導体装置の端部から膜剥がれが発生したとしても、この溝部でその進行を阻止する。 （もっと読む）

【課題】隣接する膜パターンの間隔を制御することが可能なパターン付基板の作製方法を
提供する。また、膜パターンの幅の制御が可能で、特に、幅が細く且つ厚みのあるパター
ン付基板の作製方法を提供する。また、アンテナのインダクタンスのバラツキが少なく、
起電力の高い導電膜を有する基板の作製方法を提供することを課題とする。また、歩留ま
り高く半導体装置を作製する方法を提供することを課題とする。
【解決手段】基板、絶縁膜又は導電膜上に珪素及び酸素が結合し且つ前記珪素に不活性な
基が結合する膜を形成した後、珪素及び酸素が結合し且つ前記珪素に不活性な基が結合す
る膜表面に印刷法を用いて組成物を印刷し、組成物を焼成して膜パターンを形成すること
を特徴とする。 （もっと読む）

【課題】ゲート電極に形成された研磨後のキャップ絶縁膜の厚さを容易に推定できる半導体装置の製造方法を提供する。
【解決手段】半導体装置形成領域に第１の導電膜よりなるゲート電極１５、半導体装置非形成領域に絶縁膜形成部１６、及び絶縁膜よりなり、ゲート電極の上面及び絶縁膜形成部の上面を覆うキャップ絶縁膜１７を形成し、次いで、キャップ絶縁膜を覆う層間絶縁膜２８を形成し、次いで、キャップ絶縁膜上に形成された層間絶縁膜にゲート電極の延在方向と交差する方向に延在する溝４７を形成すると共に、溝の下方に位置する層間絶縁膜に不純物拡散層を露出するコンタクトホール２２，２３を形成し、次いで、溝及びコンタクトホールを埋め込む第２の導電膜５１を形成し、次いで、ＣＭＰ法により第２の導電膜を研磨することでコンタクトプラグを形成し、その後、絶縁膜形成部に形成されたキャップ絶縁膜の厚さを測定する。 （もっと読む）

【課題】ビット線材料埋設体の形状のばらつきに起因するビット線の配線抵抗値のばらつきを防ぐ半導体装置の製造方法を提供する。
【解決手段】製造方法は、第一溝４内に第一のビット線材料埋設体６および第二のビット線材料埋設体１０からなるビット線１１を形成する第一工程と、ビット線１１に含まれる不純物を拡散させて第一不純物拡散領域１３を形成する第二工程と、ピラー部１ｂを形成する第三工程と、ピラー部１ｂに対向する配線１７を第二溝１５内に形成する第四工程と、ピラー部１ｂの先端部に、第二不純物拡散領域１９を形成する第五工程と、を具備し、第一工程が、第一溝４を完全に埋め込むように第一ビット線材料を形成した後に第一ビット線材料表面を平坦化し、第一溝４底部に残るように第一ビット線材料をエッチバックする工程を具備する。 （もっと読む）

【課題】金属層からなるガードリングで囲まれたトリミング素子形成領域のヒューズ上の保護膜の開口からヒューズ上の層間絶縁膜に浸入した水分等がガードリングに形成されたヒューズ引き出し電極用の開口を通ってデバイス形成領域に浸入することを防止する。
【解決手段】ヒューズ５ａを取り囲む第１ガードリング３０とその外側の第２ガードリング４０に囲まれたヒューズ電極引き出し領域４１を形成する。ヒューズ５ａと連続し層間絶縁膜６とフィールド酸化膜４の間をヒューズ電極引き出し領域４１まで延在するヒューズ電極５と、該ヒューズ電極５と接続する第１ヒューズ引き出し電極７ｃと、該第１ヒューズ引き出し電極７ｃと接続する第２ヒューズ引き出し電極９ｃとを形成し、該第２ヒューズ引き出し電極９ｃを層間絶縁膜８上に形成された第２ガードリング４０を構成する第２電極の開口２４を通してデバイス素子形成領域８０に引き出す。 （もっと読む）

【課題】安定した形状の信頼性の高いエアギャップを効率良く形成する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、半導体基板上に、ビアホール及びエアギャップ用トレンチを含む複数のホールを有する層間絶縁膜を形成する。次に、エアギャップ用トレンチ内に有機材料を埋め込んだ後、硬化させる。また、ビアホール内にビアプラグを形成する。この後、エアギャップ用トレンチ内に埋め込まれた有機材料を除去することにより、エアギャップを形成する。 （もっと読む）

【課題】どのようなレイアウトの配線に対しても、個々の配線ごとにエアギャップ部を設ける。エアギャップ部によって、配線の寄生容量を低減する。
【解決手段】半導体装置は、層間絶縁膜と、層間絶縁膜内に埋め込まれた配線と、配線の側面と層間絶縁膜との間に設けられたエアギャップ部と、を有する。半導体装置の製造方法は、配線の側面上に第２のサイドウォール膜を形成した後、第２のサイドウォール膜の一部が露出するように第１の絶縁膜を形成する。次に、第２のサイドウォール膜を除去することによりサイドスペースを形成した後、サイドスペースが埋め込まれないように第２の絶縁膜を形成することによりサイドスペースから構成されるエアギャップ部を形成する。 （もっと読む）

【課題】配線やコンタクトホールの寸法の微細化に際しても、コンタクト抵抗の低減を図ることが可能であり、且つ、暗電流の発生が少ない固体撮像素子およびその製造方法を提供する。
【解決手段】固体撮像素子１では、配線２４と転送電極膜１０２とが、２層のコンタクトホールにより接続されている。下側のコンタクトホールＡは、その底部にチタンシリサイド膜１０５が形成されている。そして、上側のコンタクトホールＢは、チタンシリサイドを構成中に含まず、下側のコンタクトホールとの間が中間配線層としてのタングステン膜１０７により接続されている。ここで、上下の両コンタクトホールＡ，Ｂには、純粋なチタンは残っていない。また、撮像画素領域におけるフォトダイオード１２１の上方の層内レンズ膜１２７は、下方のコンタクトホールＡに対して積層上方に選択的に形成されている。 （もっと読む）

【課題】半導体チップ領域内へのクラック伝播を抑制でき新規な構造を持つ金属リングを有する半導体ウエハを提供する。
【解決手段】半導体ウエハは、半導体素子が形成された第１半導体チップ領域と、半導体素子が形成された第２半導体チップ領域と、第１半導体チップ領域と第２半導体チップ領域との間に挟まれたスクライブ領域とを有し、第１半導体チップ領域は、第１半導体チップ領域に形成された半導体素子を囲む金属リングを含み、金属リングは、下側金属層と下側金属層上に重なる上側金属層とを含む複数の金属層で形成され、上側金属層の第１半導体チップ領域外側の側面が、下側金属層の外側の側面と揃っているか、または、下側金属層の外側の側面に対して第１半導体チップ領域内側に位置しているように、下側金属層上に上側金属層が重なっている。 （もっと読む）

【課題】本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体層６０にトレンチ型のゲート９０が形成され、該ゲート９０の両側に拡散層５０が形成されたトランジスタセルを複数含むセル部６１と、該セル部６１を囲むガードリング部６２とを有する半導体装置の製造方法であって、
前記ゲート９０及び前記拡散層５０が形成された前記半導体層６０の表面に、層間絶縁膜１２０を形成する工程と、
前記セル部６１に形成された前記層間絶縁膜１２０を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜１２０の前記拡散層５０上の位置に、孔状又は溝状のコンタクト部１３０を形成する工程と、
前記層間絶縁膜１２０上に、金属膜１４０を形成する工程と、を含むことを特徴とする。 （もっと読む）

本願は、半導体デバイス及びその製造方法に関するものである。本発明の半導体デバイスの製造方法は、半導体基板を提供する工程と、半導体基板に、該半導体基板に形成されたゲート絶縁層及び該ゲート絶縁層に形成された犠牲ゲートを含むゲート領域と、ソース／ドレイン領域とを含むトランジスタ構造を形成する工程と、第１の層間絶縁層を堆積し、犠牲ゲートを露出させるように該第１の層間絶縁層に対して平坦化を行う工程と、犠牲ゲートを除去して、リプレースメントゲートホールを形成する工程と、第１の層間絶縁層におけるソース／ドレイン領域に対応する位置に、第１のコンタクトホールを形成する工程と、第１のコンタクトホール及びリプレースメントゲートホールに第１の導電材料を充填して、ソース／ドレイン領域に接触する第１のコンタクト部と、リプレースメントゲートとを形成する工程とを含む。本発明によれば、リプレースメントゲートと第１のコンタクト部は、同一の工程で同じ材料を堆積して形成することができるため、製造プロセスを簡単化できた。
（もっと読む）