【課題】 ダイシングに伴う膜剥れの防止および異常放電防止に好適な半導体装置を提供する。
【解決手段】 半導体装置はスクライブ領域００３とＩＣ領域００４からなり、スクライブ領域００３の層間絶縁膜００２には少なくとも一つの分離溝００７が設けられ、分離溝００７の両側の側壁にはプラグ金属膜からなるサイドウォール０１１が形成され、少なくともサイドウォールを覆うパッシベーション膜を設ける構成とした半導体装置とする。 （もっと読む）

【課題】有機膜が剥離することに起因して、電極が腐食するのを抑制することが可能な液晶表示装置を提供する。
【解決手段】この液晶表示装置１００は、基板１と、基板１の表面上に形成される薄膜トランジスタ１６と、薄膜トランジスタ１６の表面を覆うように形成される平坦化膜１７と、平坦化膜１７の側端面の下端部１７ｂと平坦化膜１７が設けられるゲート絶縁膜１２の上面との境界領域を少なくとも覆うように設けられる導電層１９と、導電層１９の基板１の端部側の端部とゲート絶縁膜１２の上面との境界領域を少なくとも覆うように設けられる低温パッシベーション膜２０ａとを備える。 （もっと読む）

【課題】半導体装置のバンプが十分な反発力と十分な密着性とを兼ね備えるようにし、バンプの接続性を向上させる。
【解決手段】半導体装置１００は、電極パッド２と、電極パッド２を露出させる開口３ａが形成された保護絶縁膜３を有する。更に、保護絶縁膜３上に形成されたバンプコア（樹脂コア４）と、バンプコア上に形成された導電層５ａと、を含むバンプ（樹脂コアバンプ６）を有する。更に、導電層５ａと電極パッド２とを接続する配線５ｂを有する。バンプコアは、互いに弾性率が異なる複数の樹脂層（例えば、第１及び第２樹脂層１１、１２）の積層構造を有する。 （もっと読む）

【課題】フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる位置合わせ用の目合わせパターンを形成することを課題とする。
【解決手段】基板１上に第１絶縁層２を形成する工程と、第１絶縁層２に、１つ以上の接続孔４と、接続孔４よりも幅が広い位置合わせ用の目合わせパターンを形成するための目合わせ孔３と、を形成する工程と、第１絶縁層２の上に、接続孔４が金属で完全に埋まり、かつ、目合わせ孔３が金属で完全に埋まらないよう金属膜５を形成する工程と、金属膜５の上に、少なくとも目合わせ孔３が完全に埋まるように第１フォトレジスト膜６を形成する工程と、第１絶縁層２をストッパーとしてＣＭＰ処理を行うことで、第１フォトレジスト膜６及び金属膜５の一部を除去する工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】信頼性の良好な半導体装置及びその製造方法を提供することにある。
【解決手段】一方の主面に於ける半導体素子領域２内に複数の機能素子が配設された半導体基板１と、半導体基板１の一方の主面上に配設され、複数の配線層３と複数の絶縁層４とを含む多層配線層２と、多層配線層２上に形成された第１の有機絶縁物層６と、第１の有機絶縁物層上に形成され、配線層に電気的に接続された他の配線層と、第１の有機絶縁物層６上に、他の配線層を覆うように形成された第２の有機絶縁物層１０とを具備し、半導体素子領域を囲む半導体基板領域に、多層配線層を貫く溝が半導体素子領域を囲繞して配設されており、溝内には、前記有機絶縁物層６、有機絶縁物層１０のいずれからも分離された有機絶縁物が配設されている。 （もっと読む）

【課題】貫通電極とパッド電極との接続信頼性を高める。
【解決手段】一方の面と、前記一方の面と対向する他方の面とを有する半導体基板と、前記半導体基板の前記一方の面に設けられた絶縁膜と、前記半導体基板と前記絶縁膜とを貫通する貫通孔と、前記貫通孔の内壁に設けられ、平面視において前記貫通孔と重なる位置に接続孔を有する樹脂膜と、前記絶縁膜上に設けられ、平面視において前記貫通孔と重なる位置に第１凹部を有する配線層と、前記配線層に接続され、前記第１凹部内と前記樹脂膜を介して前記貫通孔内とに設けられた貫通電極とを含む半導体装置。 （もっと読む）

【課題】貫通電極とパッド電極との接続信頼性を高める。
【解決手段】一方の面と、前記一方の面と対向する他方の面を有する半導体基板と、前記半導体基板の前記一方の面に設けられた絶縁膜と、前記半導体基板と前記絶縁膜とを貫通する貫通孔と、前記絶縁膜上に設けられ、平面視において前記貫通孔と重なる位置に凹部を有する配線層と、前記貫通孔と前記凹部とで構成される溝の内壁および前記溝の底面に設けられ、且つ、平面視において前記配線層の前記凹部と重なる接続孔を有する樹脂膜と、前記配線層に接続され、前記樹脂膜を介して前記溝内に設けられた貫通電極とを含むことを特徴とする。 （もっと読む）

【課題】従来の半導体装置では、パッケージ端部の樹脂層の一部が剥離し、耐湿性が悪化するという問題があった。
【解決手段】本発明の半導体装置では、シリコン基板２の一主面側に再配線層５、５Ａと剥離防止層６が配置され、それらを被覆するように樹脂層３が形成される。剥離防止層６は、再配線層５、５Ａの無配置領域であり、半導体装置１の外周端部近傍に配置されることで、樹脂層３の樹脂量が低減される。この構造により、樹脂層３の熱収縮力に起因する樹脂の反り上がりが防止し、樹脂層３が、シリコン基板２上から剥離することが防止され、半導体装置１の耐湿性が向上される。 （もっと読む）

【課題】配線及び半導体素子等を自由に配置できない領域を減少させる。
【解決手段】半導体装置は、半導体素子３が形成されている第１面及び第１面とは反対側の第２面を有する半導体基板１と、半導体基板１の上に形成され、且つ、第１のビア７を有する層間絶縁膜と、半導体基板１内に形成され、且つ、第１のビア７と接続する第２のビア１３とを有し、第１のビア７の径は、第２のビア１３の径よりも小さいことを特徴とする。 （もっと読む）

【課題】層間膜としてコンポジット膜を用いた伝送線路において伝送損失を低減するための技術を提供する。
【解決手段】接地導体膜３０１、層間膜３１０、および配線３０３をこの順に積層してなる伝送線路３００であって、層間膜３１０は、第１の材料からなる粒子３０２Ａが絶縁材料３０２Ｂに分散されてなるコンポジット膜３０２を含み、層間膜３１０の配線３０３側の表面からの粒子３０２Ａの平均直径の深さまでの範囲における粒子３０２Ａの密度が、層間膜３１０のそれ以外の範囲における粒子３０２Ａの密度よりも小さい。 （もっと読む）

【課題】少ない工程数で樹脂コア及び樹脂保護膜を精度良く形成する。
【解決手段】電極パッド２が形成された基板（半導体基板１）上に、電極パッド２を露出させる開口３ａを有する保護絶縁膜３を形成した後、感光性樹脂膜４を形成する。感光性樹脂膜４を多階調マスク５を用いて露光した後で現像する。この現像により、感光性樹脂膜４により構成される樹脂保護膜７と、樹脂保護膜７よりも厚膜の感光性樹脂膜４のパターンにより構成される樹脂コア６と、を一度に形成する。次に、樹脂コア６上から電極パッド２上に亘って配線８を形成する。 （もっと読む）

システム及び方法が、電圧切り換え可能な誘電体材料に１つ以上の材料を付着させることを含む。特定の態様では、電圧切り換え可能な誘電体材料が、導電バックプレーン上に配置される。いくつかの実施形態では、電圧切り換え可能な誘電体材料が、付着に関する特性電圧が相違する複数の領域を含む。いくつかの実施形態は、マスキングを含み、取り除くことが可能なコンタクトマスクの使用を含むことができる。特定の実施形態は、電気グラフトを含む。いくつかの実施形態は、２つの層の間に配置される中間層を含む。 （もっと読む）

【課題】積層チップパッケージを、低コストで短時間に大量生産する。
【解決手段】積層チップパッケージは、本体と、本体の少なくとも１つの側面に配置された配線を備えている。本体は、積層された複数の階層部分を含むと共に上面と下面を有する主要部分と、主要部分の上面と下面の少なくとも一方に配置されて配線に電気的に接続された複数の端子を有している。積層チップパッケージの製造方法では、それぞれ配列された複数の分離前本体２Ｐを含む複数の第１の積層基礎構造物を作製し、複数の第１の積層基礎構造物を積層して第２の積層基礎構造物を作製し、第２の積層基礎構造物を切断することによって、分離前本体２Ｐが２つの方向にそれぞれ複数個ずつ並んだブロック１２１を形成し、ブロック１２１に含まれる複数の分離前本体２Ｐに対して一括して配線を形成し、複数の分離前本体２Ｐを互いに分離する。 （もっと読む）

【課題】再配線構造を有する半導体素子とパッケージ、及びその製造方法を提供すること。
【解決手段】チップ基板上にチップパッドを形成し、上記チップパッド及び上記チップ基板上にパシベーション層を形成し、上記パシベーション層上に第１絶縁層を形成し、上記第１絶縁層内にリセスと第１開口を形成し、上記パシベーション層内に上記第１開口と垂直に整列された第２開口を形成し、上記リセス、上記第１開口、及び上記第２開口内に再配線ラインを形成し、上記再配線ラインと上記第１絶縁層上に第２絶縁層を形成し、及び上記第２絶縁層内に再配線パッドとして上記再配線ラインの一部を露出させる開口を形成することを含む半導体素子及び半導体素子の製造方法を提供する。 （もっと読む）

【課題】絶縁層がデバイスの最終配線層と接触する銅プラグを有する、半導体デバイスを提供する。
【解決手段】銅プラグと絶縁層とを分離する障壁層も存在可能である。他の実施形態では、絶縁層と銅プラグとの間にアルミニウム層も存在可能である。半導体デバイスを生成するためのプロセスも開示される。 （もっと読む）

【課題】銅配線層の接着性を改善するとともに、銅配線層の抵抗値が大きくなることを抑制する配線構造を提供する。
【解決手段】配線構造１０では、ガラス基板１１上に、チタンからなる接着層１２と、酸化銅からなるバリア層１３と、純銅からなる銅配線層１４とが順に積層されている。接着層１２は、銅配線層１４をガラス基板１１に確実に接着させて、銅配線層１４がガラス基板１１から剥がれるのを防止する。バリア層１３は、配線構造１０を熱処理したときに、接着層１２を構成するチタン原子が銅配線層１４内に拡散しないようにして、銅配線層１４の抵抗値が大きくならないようにする。このため、銅配線層１４は、熱処理された後も、比抵抗を小さな値に保つことができるので、信号の遅延を防止できる。 （もっと読む）

【課題】ＴＥＧ上のパッド部の浸食を防止し、また、実デバイスのパッド部の半田のぬれ性や半田形成後のシェア強度の向上を図る。
【解決手段】半導体ウエハのチップ領域ＣＡの第３層配線Ｍ３およびスクライブ領域ＳＡの第３層配線Ｍ３を、それぞれ、ＴｉＮ膜Ｍ３ａ、Ａｌ合金膜Ｍ３ｂおよびＴｉＮ膜Ｍ３ｃで構成し、チップ領域ＣＡの再配線４９上の第２パッド部ＰＡＤ２を洗浄し、もしくはその上部に無電界メッキ法でＡｕ膜５３ａを形成する。さらに、Ａｕ膜５３ａ形成後、リテンション検査を行い、その後、さらに、Ａｕ膜５３ｂを形成した後、半田バンプ電極５５を形成する。その結果、ＴｉＮ膜Ｍ３ｃによってＴＥＧであるスクライブ領域ＳＡの第３層配線Ｍ３の第１パッド部ＰＡＤ１のメッキ液等による浸食を防止でき、また、Ａｕ膜５３ａ、５３ｂによって第２パッド部ＰＡＤ２の半田のぬれ性や半田形成後のシェア強度の向上を図ることができる。 （もっと読む）

【課題】パターニングされた段階化キャップ層の表面上に配される少なくとも１つのパターニングされ且つ硬化されたｌｏｗ−ｋ物質を含む配線構造を提供する。
【解決手段】少なくとも１つの硬化され且つパターニングされたｌｏｗ−ｋ物質およびパターニングされた段階化キャップ層は、その中に組み込まれる導電的充填領域を各々有する。パターニングされ且つ硬化されたｌｏｗ−ｋ物質は、１つ以上の酸感受性イメージング可能基を有する機能性ポリマー、コポリマー、あるいは少なくとも２種の任意の組み合わせのポリマー類もしくはコポリマー類またはその両方を含むブレンドの硬化生成物であり、段階化キャップ層はバリア領域として機能する下部領域および恒久的な反射防止膜の反射防止特性を有する上部領域を含む。 （もっと読む）

【課題】信頼性が高く、耐酸化性に優れる薄膜トランジスタを提供すること。
【解決手段】基板２上に、ゲート電極３、ゲート絶縁層４、半導体層５、ソース電極６およびドレイン電極７を形成してなる薄膜トランジスタであって、アルカリ可溶性フェノール樹脂（Ａ）と感放射線化合物（Ｂ）とを含有する感放射線性樹脂組成物からなる保護膜８が、前記ゲート絶縁層４、前記半導体層５、前記ソース電極お６よび前記ドレイン電極７に接触して形成されていることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】画素、メモリ部、又はＣＭＯＳ回路等に配置されたトランジスタのチャネル形成領域２１３、２１４と重なる第１の配線（ゲート電極）の一部または全部と第２の配線（ソース線またはドレイン線）１５４、１５７とを重ねる。また、ゲート電極と第２配線１５４、１５７の間には第１の層間絶縁膜１４９及び第２の層間絶縁膜１５０ｃを設け、寄生容量を低減した半導体装置である。 （もっと読む）