半導体装置およびその製造方法

【課題】ダイシングに伴う膜剥れの防止および異常放電防止に好適な半導体装置を提供する。
【解決手段】半導体装置はスクライブ領域００３とＩＣ領域００４からなり、スクライブ領域００３の層間絶縁膜００２には少なくとも一つの分離溝００７が設けられ、分離溝００７の両側の側壁にはプラグ金属膜からなるサイドウォール０１１が形成され、少なくともサイドウォールを覆うパッシベーション膜を設ける構成とした半導体装置とする。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイシングに伴う膜剥れの防止および異常放電防止に好適な半導体装置に関する。
【背景技術】
【０００２】
半導体チップを作成するに当たり、半導体ウエハを分割して半導体チップとするダイシング技術は欠かせない。しかし、このダイシングの衝撃や、ダイシング後の半導体チップの取り扱いで膜剥れを起こす場合がある。図３は従来の半導体装置の膜剥れ問題を示す断面図である。図３（ａ）はダイシング前、図３（ｂ）はダイシング後の断面形状を示すものである。半導体基板００１の上に層間絶縁膜００２が堆積している構成で複数のＩＣ領域００４の間のスクライブ領域００３をダイシングすると、ダイシングにて切断除去された領域００６に接する半導体チップの端面からダメージが入り、図３（ｂ）に示すように積層された層間絶縁膜００２が半導体基板００１から剥れ、ＩＣ領域００４にも膜剥れ部分００５が発生しまう場合がある。
【０００３】
このようなダイシング起因の膜剥れを防ぐ方法として半導体基板上に堆積された膜を物理的に分離するという方法がある。（例えば、特許文献１参照）。図４はこの方法を用いて膜剥れに対処した半導体装置の断面図である。図４（ａ）はダイシング前、図４（ｂ）はダイシング後の断面形状を示す。スクライブ領域００３とＩＣ領域００４の境界付近の層間絶縁膜００２に分離溝００７を設け、それぞれの領域間の層間絶縁膜を物理的に分離する。図４（ｂ）に示すようにダイシングを行なうと、そのダメージによって切断除去された領域００６に接する半導体チップの端面付近の層間絶縁膜は小片００８となって半導体基板００１から剥離飛散するが、層間絶縁膜が無い部分ではダメージは伝播されずにＩＣ領域００４上の層間絶縁膜００２に剥離は発生しない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−３０９３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、金属プラグを有する半導体装置に上記従来技術を適用すると以下のような課題があることが出願人の調査によってわかった。図５は従来技術とプラグ技術を併用した場合に生じる不具合を示す断面図である。図５（ａ）は、半導体基板００１上の層間絶縁膜００２に分離溝００７を設け、プラグ金属膜０１０を層間絶縁膜００２および露出した半導体基板００１上にプラグ金属膜０１０を堆積した後の断面図である。開口の小さいコンタクトホールの中はプラグ金属膜０１０で完全充填されているが、開口の大きい分離溝００７は金属膜で満たされることなく分離溝の底部および側壁に沿ってプラグ金属膜０１０が堆積される。図５（ｂ）は、堆積したプラグ金属膜０１０をエッチバックした後の断面図を示し、分離溝００７の側壁にはプラグ金属膜のサイドウォール０１１が形成されている。図５（ｃ）は、コンタクトホール００９内のプラグ金属膜と接続する金属配線０１２を形成した後、半導体ウエハ上にパッシベーション膜０１３を堆積した時の断面図である。ＩＣ領域００４にパッドエッチング用レジスト０１４を被覆してパッド開口エッチングした時の断面図を図５（ｄ）に示す。パッシベーション膜がエッチングによって除去されて下地が露出するとプラグ金属膜のサイドウォール００１上に異常放電０１５が発生し、ウエハ表面が焦げてしまうという不具合が生じる場合があることが分かった。更なる対処が必要とされる課題であると認識された。
本発明は、上記課題に鑑み成されたものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は以下のような手段を用いる。
まず、半導体基板上に第１の絶縁膜を形成した半導体装置であって、半導体装置はスクライブ領域とＩＣ領域からなり、スクライブ領域の第１の絶縁膜は少なくとも一つの分離溝を有し、分離溝の側壁に形成したプラグ金属膜からなるサイドウォールと、少なくともサイドウォールを覆う第２の絶縁膜とを有することを特徴とする半導体装置とした。
【０００７】
そして、第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする半導体装置とした。
【０００８】
また、プラグ金属膜からなるサイドウォールは、分離溝内の対向するサイドウォールの底部が互いに接触していることを特徴とする半導体装置とした。
【０００９】
また、半導体基板上に第１の絶縁膜を形成した半導体装置の製造方法であって、第１の絶縁膜にコンタクトホールを形成すると同時に分離溝を形成する工程と、第１の絶縁膜および露出した半導体基板上にプラグ金属膜を堆積し、少なくともコンタクトホールの中にプラグ金属膜を完全充填する工程と、プラグ金属膜をエッチバックして分離溝の側壁にサイドウォールを形成する工程と、サイドウォール上に第２の絶縁膜を堆積する工程と、少なくとも分離溝の上方にある第２の絶縁膜を覆うようにエッチング用レジスト膜をパターニングする工程と、エッチング用レジスト膜をマスクとして下地の第２の絶縁膜をドライエッチングする工程とからなることを特徴とする半導体装置の製造方法とした。
【００１０】
また、第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする半導体装置の製造方法とした。
【００１１】
そして、パッドエッチング用レジストが感光性ポリイミドであることを特徴とする半導体装置の製造方法とした。
【発明の効果】
【００１２】
上記手段を用いることにより、ダイシング後の層間絶縁膜剥れ対策用の分離溝を設けた半導体ウエハにおいて、ドライエッチング時にプラグ金属膜のサイドウォールに異常放電を起こすことのない半導体装置を製造することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態を示す半導体装置の断面図である。
【図２】本発明の半導体装置の製造方法を示す断面図であり、エッチング終了時を示す。
【図３】従来の半導体装置の膜剥れ問題を示す断面図である。（ａ）ダイシング前の図（ｂ）ダイシング後の図
【図４】膜剥れ問題を解決するための半導体装置の断面図である。（ａ）ダイシング前の図（ｂ）ダイシング後の図
【図５】図４の従来技術とプラグ技術を併用した場合に生じる問題を示す断面図である。（ａ）プラグ金属膜堆積後の図（ｂ）プラグ金属膜エッチバック後の図（ｃ）パッシベーション膜堆積後の図（ｄ）パッド開口するためのパッシベーション膜ドライエッチング中の図
【図６】本発明の第２の実施形態を示す半導体装置の断面図である。
【発明を実施するための形態】
【００１４】
図１は、本発明の第１の実施形態を示す半導体装置の断面図である。本発明の半導体装置はスクライブ領域００３とＩＣ領域００４とからなり、両領域は同一の半導体基板００１上に層間絶縁膜００２を有し、ＩＣ領域００４においては層間絶縁膜００２にコンタクトホール００９が開口され、その中にプラグ金属膜が完全に充填され、層間絶縁膜０１２上にはプラグ金属膜に接続して金属配線０１２が形成されている。そして、パッド開口部（図示していない）を除き金属配線０１２および層間絶縁膜００２を覆うようにパッシベーション膜０１３を設けている。
【００１５】
一方、スクライブ領域００３においては半導体基板００１上の層間絶縁膜００２に分離溝００７が形成され、分離溝００７の側壁にはプラグ金属膜のサイドウォール０１１が形成されている。プラグ金属膜のサイドウォール０１１を完全に覆うようにパッシベーション膜０１３が被覆されている。ダイシング後においては、図中のスクライブ領域００３の左端は半導体チップの端面であって、その左側はダイシングによって切断除去された領域（図４の符号００６を参照）となっている。このような構成とすることにより、ダイシング時のダメージによって半導体チップの端面から内部のＩＣ領域に向かって膜剥れが発生することも無く、パッド開口のためのエッチングにおいて異常放電することも防止できる。
【００１６】
また、図４（ｂ）で小片００８が飛散することを説明したが、本発明では図１内の左端の層間絶縁膜の小片００８がプラグ金属膜のサイドウォール０１１やパッシベーション膜０１３に接しているため、小片となって飛散する懸念も無い。
【００１７】
上記実施例では、分離溝の開口幅をプラグ金属膜の膜厚に対し２倍以上の大きさで図示したが、図６に示す第２の実施形態のように、分離溝の開口幅をプラグ金属膜の膜厚の２倍以下とすることで、分離溝内にプラグ金属膜が十分に充填されることになり、分離溝内の両側の側壁に形成され、対向するサイドウォールの分離溝底部での膜厚が分離溝開口幅の半分（２分の１）以上となる。その結果、対向するサイドウォールの底部が接触することになり小片をより強固に保持することが可能な半導体装置となる。
【００１８】
次に、本発明の半導体装置の製造方法について図５および図２を用いて説明する。
まず、図５（ａ）に示すように、半導体基板００１上の層間絶縁膜００２にコンタクトホール００９を形成すると同時に分離溝００７を設け、層間絶縁膜００２および露出した半導体基板００１上にプラグ金属膜０１０を堆積する。このとき、開口の小さいコンタクトホールの中はプラグ金属膜０１０で完全充填されているが、開口の大きい分離溝００７は金属膜で満たされることなく分離溝の底部および側壁に沿ってプラグ金属膜０１０が堆積される。
【００１９】
次いで、図５（ｂ）に示すように、堆積したプラグ金属膜０１０をエッチバックすると、分離溝００７の両側の側壁にはプラグ金属膜のサイドウォール０１１、そして、上部までプラグ金属膜が充填されたコンタクトホールが形成される。
【００２０】
そして、図５（ｃ）に示すように、コンタクトホール００９内のプラグ金属膜と接続する金属配線０１２を形成した後、半導体ウエハ上にパッシベーション膜を堆積する。そして、パッド開口のためのレジスト０１４を図２に示すようにパターニングする。即ち、ＩＣ領域においてはパッド開口部（図示していない）を除くパッシベーション膜０１３を覆うようにレジスト膜０１４設け、スクライブ領域００３においては、少なくとも分離溝００７の上方にあるパッシベーション膜０１３を覆うようにパッドエッチング用レジスト膜０１４をパターニングする。パッドエッチング用レジスト膜０１４をマスクとして下地のパッシベーション膜０１３をエッチングすると、ＩＣ領域ではパッド開口され、スクライブ領域００３では層間絶縁膜の小片００８と分離溝００７を覆うパッシベーション膜が残り、ダイシングで切断除去される領域（図示していない）のパッシベーション膜０１３は除去するようにエッチングする。
【００２１】
以上のような製造方法を用いることにより、パッド開口エッチング中にプラグ金属膜のサイドウォール０１１がエッチングプラズマ内に曝されることなく、異常放電を防ぐことができる。
【００２２】
上記実施例では、パッシベーション膜のパターニングとしてレジストを用いた例を示したが、レジストに代えて感光性ポリイミドとし、感光性ポリイミドを所定の形状にパターニング後、それをマスクとして下地のパッシベーション膜をエッチングするという製造方法としても構わない。
【００２３】
また、上記例では金属配線が１層の場合について説明をしたが、多層配線にも適用できるものである。
【００２４】
以上のように、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変形して実施可能である。
【符号の説明】
【００２５】
００１半導体基板
００２層間絶縁膜
００３スクライブ領域
００４ＩＣ領域
００５膜剥れ部分
００６ダイシングにて切断除去された領域
００７分離溝
００８層間絶縁膜の小片
００９半導体チップ内のコンタクトホール
０１０プラグ用金属膜
０１１プラグ金属膜のサイドウォール
０１２金属配線
０１３パッシベーション膜
０１４パッドエッチング用レジスト
０１５異常放電

【特許請求の範囲】
【請求項１】
スクライブ領域とＩＣ領域とからなる半導体装置であって、
半導体基板と、
前記スクライブ領域と前記ＩＣ領域とに亘って前記半導体基板上に配置された第１の絶縁膜と、
前記スクライブ領域の前記第１の絶縁膜に設けられた分離溝と、
前記分離溝の側壁に形成されたプラグ金属膜からなるサイドウォールと、
前記サイドウォールを覆う第２の絶縁膜と、
を有する半導体装置。
【請求項２】
前記第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記プラグ金属膜からなるサイドウォールは、前記分離溝内の対向する前記サイドウォールの底部が互いに接触していることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜にコンタクトホールを形成すると同時に分離溝を形成する工程と、
前記第１の絶縁膜および露出した半導体基板上にプラグ金属膜を堆積し、少なくとも前記コンタクトホールの中にプラグ金属膜を完全充填する工程と、
前記プラグ金属膜をエッチバックして前記分離溝の側壁にサイドウォールを形成する工程と、
前記サイドウォール上に第２の絶縁膜を堆積する工程と、
少なくとも前記分離溝の上方にある前記第２の絶縁膜を覆うようにエッチング用レジスト膜をパターニングする工程と、
前記エッチング用レジスト膜をマスクとして下地の第２の絶縁膜をドライエッチングする工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項５】
前記第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記パッドエッチング用レジストが感光性ポリイミドであることを特徴とする請求項４または請求項５記載の半導体装置の製造方法。

【図１】