【課題】配線の検査効率を向上させる。
【解決手段】複数の接続パッド１２が設けられた半導体デバイスウエハ１０と、半導体デバイスウエハ１０の接続パッド１２が設けられた面を被覆するとともに、接続パッド１２を露出させる開口１４ａが設けられた絶縁膜１４Ａと、開口１４ａから露出された接続パッド１２及び絶縁膜１４Ａの上部に設けられた配線１５Ａと、を備える半導体装置である。配線１５Ａは、無電解めっき用シード層１６Ａと、無電解めっき用シード層１６Ａを核とする無電解めっきにより形成される配線層１９Ａと、を含む。 （もっと読む）

【課題】ボンディングパッドの特性の劣化を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、ＬＳＩ基板１上に形成された第１の金属を含む再配線層８ａ、ｂおよび前記ＬＳＩ基板上に形成されたボンディングパッドとなる第２の金属を含むパッド電極２２を被覆するように、層間膜１０を形成する。前記層間膜のうち、前記再配線層に接続されるマイクロバンプを形成する領域およびボンディングワイヤが接続される領域に対応する部分を感光させ、アルカリ水溶液を含む第１のアルカリ現像液で現像することにより、前記再配線層が露出するように前記層間膜に第１の開口部１０ａを形成するとともに、前記パッド電極が露出するように前記層間膜に第２の開口部１０ｂを形成する。さらに、テトラメチルアンモニウムヒドロキシドおよび多価アルコールを含む第２のアルカリ現像液で、前記層間膜の残りの露光された部分を現像する。 （もっと読む）

【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。
【解決手段】第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第１のソース電極及び前記第２のソース電極を露出する。第１のソース電極及び第２のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。上面が開口した枠体を、トランジスタの周囲を取り囲んで、半導体基板の上面上に形成する。枠体上にテープを貼り付けることにより、枠体及びテープによってトランジスタ及び配線を覆う。 （もっと読む）

【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。
【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。 （もっと読む）

【課題】貫通ビアを形成する工程の効率化を図り、製造コストの抑制を図ることのできる半導体記憶装置を提供すること。
【解決手段】実施の形態の半導体装置１は、半導体基板１１と、第１絶縁層２０と、電極パッド１４と、貫通孔２１と、支持絶縁層１２と、を備える。半導体基板は、配線層が設けられるとともに上下に貫通する貫通溝が形成される。第１絶縁層は、貫通溝に充填される。電極パッドは、配線層に含まれる配線と一体的に形成される。貫通孔は、電極パッドと第１絶縁層の間に設けられて電極パッドを支持する。 （もっと読む）

【課題】エッチング工程時に銅が露出して不純物が発生することを最小化できる薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】絶縁基板の上にゲート線１２４、ゲート絶縁膜１４０、第１非晶質シリコン膜１５４、第２非晶質シリコン膜１６４、第１金属膜１７４ａ、及び第２金属膜１７４ｂを順次形成する段階と、第２金属膜１７４ｂの上に第１部分と第１部分より厚さの厚い第２部分とを有する感光膜パターン５２を形成する段階と、感光膜パターン５２をマスクとして第２金属膜１７４ｂ及び第１金属膜１７４ａをエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、第２金属パターンにＳＦ_６気体またはＳＦ_６とＨｅの混合気体で前処理する段階とを含む。 （もっと読む）

【課題】ボイドが生じた貫通配線基板で気密性を保つ。
【解決手段】貫通ビアが設けられた貫通配線基板であって、貫通孔が設けられた基板と、貫通孔に充填された導電体の貫通ビアと、貫通ビアと貫通孔の間のボイドに充填された樹脂を備える貫通配線基板および製造方法を提供する。基板は、ガラス基板であってよい。樹脂は、ポリイミドであってよい。また、樹脂は、ポリマーであってもよい。また、樹脂は、光に反応して固体に変化する光硬化樹脂であってもよい。 （もっと読む）

【課題】ボイドを生じさせない貫通ビアを設けた貫通配線基板。
【解決手段】貫通ビアが設けられた貫通配線基板であって、貫通孔が形成された基板と、貫通孔内に設けられ、基板の上面と下面の間を電気的に接続する導電体と、導電体と貫通孔の間の隙間に充填された樹脂と、を備える貫通配線基板および製造方法を提供する。基板は、ガラス基板であってよい。樹脂は、ポリイミドであってよい。樹脂は、ポリマーであってもよい。樹脂は、光に反応して固体に変化する光硬化樹脂であってもよい。 （もっと読む）

【課題】半導体基板に設けられた微細空間内に、充填不全などを回避して、絶縁物を確実に充填しえる方法を提供すること。
【解決手段】 半導体基板２に設けられた微細空間２１内に絶縁物を充填するにあたり、微細空間２１の開口する半導体基板２の一面側から、微細空間２１内に流動性絶縁物４を充填する。そして、流動性絶縁物４を、加圧したままで、硬化させる。 （もっと読む）

【課題】高性能及び高機能で、高周波特性に優れ、コストダウンに有効な絶縁構造を持つ電子デバイス及びその製造方法を提供する。
【解決手段】半導体基板１は、その厚み方向に伸びる縦孔３０を有している。絶縁物充填層３は、縦孔３０内にその内周面を覆うように充填してなる環状層である。縦導体２は、絶縁物充填層３によって囲まれた領域２０内に充填された凝固金属体でなる。絶縁充填層３は、有機絶縁物又はガラスを主成分とする無機絶縁物と、ナノコンポジット構造のセラミックとを有する層である。ナノコンポジット構造のセラミックは、常温比抵抗が１０^１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にある。 （もっと読む）

【課題】本発明は、製造コストの増加を抑制可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体基板部１０、誘電体膜２２、再配線２４、上部電極２５、絶縁膜２６、及び外部接続端子２８を有する。半導体基板部１０は、回路が形成され、回路にそれぞれ接続される下部電極１５、上部電極パッド１６、接続パッド１７、１８を上面に有する。誘電体膜２２は、下部電極１５を被い、上部電極パッド１６、接続パッド１７、１８の上面に達する開口部を有する。再配線２４は、一部の接続パッド１７、１８に電気的に接続される。上部電極２５は、誘電体膜２２を介して下部電極１５の上面に対向して配置され、上部電極パッド１６に接続され、再配線２４を含む。絶縁膜２６は、誘電体膜２２、再配線２４、及び上部電極２５を被う。外部接続端子２８は、絶縁膜２６を貫通し再配線２４に接続され、絶縁膜２６の上面から露出する。 （もっと読む）

【課題】配線回路基板において、コンタクト抵抗の上昇を抑制し、熱応力による断線を防止することのできるコンタクト構造を提供する。
【解決手段】 配線回路基板は、第１配線層（５）、第２配線層（７）、及び前記第１配線層と前記第２配線層を電気的に接続するコンタクト配線（６）を有する。前記コンタクト配線は、前記第１配線層のコンタクト面を被覆する第１被覆部（６ａ）と、前記第２配線層のコンタクト面を被覆する第２被覆部（６ｃ）と、前記第１被覆部と前記第２被覆部の間に延びるプラグ部（６ｂ）を有する。前記第１被覆部、前記プラグ部、及び前記第２被覆部は、同一の導電性材料で一体的に形成された内部に界面のないコンタクト配線である。 （もっと読む）

【課題】 空隙を組み込んだ構造体及びその形成方法を提供する。
【解決手段】 ＶＬＳＩ及びＵＬＳＩ用の空隙含有金属・絶縁体相互接続構造体を、光パターン化可能低ｋ材料を用いて作成する方法、及び形成した空隙含有金属・絶縁体相互接続構造体を開示する。より具体的には、本明細書で説明する方法は、内部に種々異なる深さの空隙がフォトリソグラフィにより画定された光パターン化可能低ｋ材料の内部に構築される相互接続構造体を提供する。本発明の方法においては、空隙を形成するのにエッチ・ステップは必要としない。光パターン化可能低ｋ材料内部の空隙を形成するのに、エッチ・ステップを必要としないで、本発明において開示する方法は、高信頼性の相互接続構造体を提供する。 （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、下層配線としてＣｕ配線を含む多層配線と、前記Ｃｕ配線を形成するために用いられるＣｕアクセサリとが形成された半導体基板を、ポリイミド膜で覆う工程と、前記多層配線の最上層配線の表面および前記Ｃｕアクセサリの表面を露出させる工程と、前記半導体基板をＣｕ腐食防止剤の蒸気にさらして、前記最上層配線の表面および前記Ｃｕアクセサリの表面にＣｕ腐食防止膜を形成する工程と、前記最上層配線の表面に形成されたＣｕ腐食防止膜を選択的に除去する工程と、前記Ｃｕアクセサリの表面にＣｕ腐食防止膜が形成された状態で、前記ポリイミド膜をベーク処理する工程とを有する。 （もっと読む）

【課題】応力緩和機能を有するウェハレベルＣＳＰと称される半導体装置において、外部電極の配置自由度が高い半導体装置の製造方法を提供する。
【解決手段】絶縁樹脂層を第１電極が形成された半導体ウェハ表面１０に形成する工程、前記絶縁樹脂層の一部を除去して、開口径（Ｄ１）の開口部３２を形成し、前記半導体ウェハ表面１０の第１電極を露出させる工程、外部電極と前記第１電極を接続するための再配線層を前記絶縁樹脂層表面に形成する工程、前記再配線層の表面に再配線保護層を形成する工程、前記再配線保護層の一部を除去して、Ｄ２＞Ｄ１となるような開口径（Ｄ２）の開口部３２を形成し、前記第１電極と、前記外部電極を形成するための第２電極を露出させる工程、前記第１電極及び前記第２電極の表面にめっき層を形成する工程、前記めっき層を溶融することによって前記外部電極を形成する工程を含む、半導体装置の製造方法。 （もっと読む）

【課題】貫通電極を有する半導体装置において、貫通電極によって被覆された貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止する。
【解決手段】
貫通電極９を被覆するとともに、貫通孔６内を充填する保護層１０を備える半導体装置１において、保護層１０が複数層１１、１２からなり、複数層の保護層のうち最も半導体基板２の一面２ａに近い層が、少なくとも貫通電極の底面９ａと側面９ｂの交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】任意の方向に傾斜した開口部を形成可能な基板の製造方法、半導体装置の製造方法、およびこれを適用した半導体装置を備えた電気光学装置を提供すること。
【解決手段】本適用例の素子基板１０１の製造方法は、素子基板１０１上に設けられた半導体装置としてのＴＦＴ１１０を覆うと共に第１開口部としての孔１０４ａが設けられた第２絶縁膜としての層間絶縁膜１０４をマスクとして、素子基板１０１の面法線１０１ａと交差する一の方向からドライエッチングを第１絶縁膜としてのゲート絶縁膜１０３に施して、孔１０４ａに連通すると共にＴＦＴ１１０のドレイン電極１１０ｄに開口する第２開口部としての孔１０３ａを形成する。 （もっと読む）

【課題】複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようにする。
【解決手段】特定の顧客への提供対象とするＬＳＩチップ領域３３１以外の領域が開放した開口部３０７ａを備えるマスクパターン３０７を形成する。次に、マスクパターン３０７をマスクとし、開口部３０７に露出しているＬＳＩチップ領域３３２をエッチング除去し、ブラインド領域３０１ａを形成する。ブラインド領域３０１ａの形成では、第１配線層３０２，第２配線層３０３，および第３配線層３０４を除去し、これらの下層の一部までを除去する。 （もっと読む）

【課題】半導体デバイスの薄型化工程および分割工程における半導体デバイスの歩留まり低下を抑制し、基板両面に配線層を有する半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイス１１０の製造方法は、基板１０１の一方の面に第１の半導体素子１０２を形成する工程と、第１の半導体素子１０２上に第１の配線層１０４を形成する工程と、支持基板上に保護樹脂層を形成する工程と、第１の配線層１０４と保護樹脂層とが接触するように、支持基板を基板１０１に支柱を介して固定する工程と、基板１０１の他方の面側に第２の配線層４０４を形成する工程と、基板１０１の一部及び支柱の一部又は全部を除去して基板１０１と支持基板とを分離する工程と、を含むことを特徴とする。 （もっと読む）

【課題】半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】シリコン基板２０と、シリコン基板２０の上方に形成された層間絶縁膜３８と、層間絶縁膜３８の上に互いに間隔をおいて複数形成されたヒューズ４１ａ、４１ｂと、層間絶縁膜３８の上であって、隣接するヒューズ４１ａ、４１ｂの間に形成されたダミーパターン４１ｘと、ヒューズ４１ａ、４１ｂのうちの少なくとも一部とダミーパターン４１ｘとを覆うと共に、下から順に塗布型絶縁膜４６と窒化シリコン膜４７とを備えたパシベーション膜４８と有する半導体装置による。 （もっと読む）