半導体装置の製造方法
【課題】複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようにする。
【解決手段】特定の顧客への提供対象とするＬＳＩチップ領域３３１以外の領域が開放した開口部３０７ａを備えるマスクパターン３０７を形成する。次に、マスクパターン３０７をマスクとし、開口部３０７に露出しているＬＳＩチップ領域３３２をエッチング除去し、ブラインド領域３０１ａを形成する。ブラインド領域３０１ａの形成では、第１配線層３０２，第２配線層３０３，および第３配線層３０４を除去し、これらの下層の一部までを除去する。
【解決手段】特定の顧客への提供対象とするＬＳＩチップ領域３３１以外の領域が開放した開口部３０７ａを備えるマスクパターン３０７を形成する。次に、マスクパターン３０７をマスクとし、開口部３０７に露出しているＬＳＩチップ領域３３２をエッチング除去し、ブラインド領域３０１ａを形成する。ブラインド領域３０１ａの形成では、第１配線層３０２，第２配線層３０３，および第３配線層３０４を除去し、これらの下層の一部までを除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる複数のＬＳＩチップを同一の基板上に作製する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）を作製するためには、よく知られているように、結晶成長を含む成膜装置、レジスト塗布装置、露光装置、現像処理装置、エッチング装置、洗浄装置などの様々な製造装置や、これらを配置するクリーンルームなどが必要となる。このため、製造設備などの工場を持たずに設計のみを行い、ＬＳＩの製造をアウトソーシングすることが行われている。
【０００３】
しかしながら、ＬＳＩを作製するためには、マスクの作製から実際のＬＳＩの作製まで多くの材料および時間を要するため、アウトソーシングにおいても多大な費用が必要となる。このため、ＬＳＩ製造設備などを所有していない環境で、新たにＬＳＩを開発製造したいという要望があっても、ＬＳＩを製造することにはリスクが伴い、ＬＳＩの研究開発の障害となっている。
【０００４】
上述した要望に対し、同一のマスクを用いた一連のプロセスにおいて、複数の開発者による各々異なる複数のＬＳＩを同時に製造することで、複数の開発者（顧客）が費用を分担する方式が考えられる。例えば、ＬＳＩの製造では、リソグラフィーを行う露光装置の制約により、１つのチップの寸法に制限があり、一般には、２０ｍｍ角程度の大きさが限度となる。これに対し、開発のための試作チップとしては、最大でも１０ｍｍ角程度である。従って、図５に示すように、上述した２０ｍｍ角の最大領域５０１を分割し、分割した各々の分割領域に異なるＬＳＩ５０２，５０３を作製することが可能である。このようにすることで、複数の異なるＬＳＩを同一の基板（ウエハ）の上に形成することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したように、異なるＬＳＩを１つの基板上に作製して提供する場合、顧客同士が他の顧客の設計したＬＳＩを確認することが可能となり、守秘性が得られないという問題がある。
【０００６】
本発明は、以上のような問題点を解消するためになされたものであり、複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を作製する工程と、第１ＬＳＩチップ領域以外の領域の配線層を除去してブラインド領域を形成する工程とを少なくとも備える。
【０００８】
上記半導体装置の製造方法において、半導体基板の上に配線層および配線層を覆う絶縁層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を形成した後、第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を含めた半導体基板の上に、フォトリソグラフィー技術により第１ＬＳＩチップ領域以外の領域が開放する開口部を備えるレジストパターンを形成する工程と、レジストパターンをマスクとしたウエットエッチングにより、第１ＬＳＩチップ領域以外の領域の配線層および一部の絶縁層を除去してブラインド領域を形成する工程とを備えるようにすればよい。
【０００９】
上記半導体装置の製造方法において、ブラインド領域を充填する充填層を形成する工程を備えるようにしてもよい。また、充填層を形成した後、充填層および第１ＬＳＩチップ領域を含む半導体基板の上に塗布膜を形成する工程と、塗布膜をエッチバックして第１ＬＳＩチップ領域を露出させる工程とを備えるようにしてもよい。なお、エッチバックは、研磨法により行えばよい。
【００１０】
なお、第１ＬＳＩチップ領域は、第１ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すためのスクライブラインを含むようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、 第１ＬＳＩチップ領域以外の領域の配線層を除去してブラインド領域を形成するようにしたので、複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態における半導体装置の製造法を説明するための説明図である。
【図２】図２は、本発明の実施の形態における半導体装置の製造法を説明するための説明図である。
【図３Ａ】図３Ａは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図３Ｂ】図３Ｂは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図４】図４は、本発明における他の半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図５】図５は、最大領域５０１を分割した分割領域に異なるＬＳＩ５０２，５０３を形成した状態を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置の製造方法を説明するための説明図である。図１は、例えば２０μｍ角の共通チップ領域１０１に、１６個のＬＳＩチップが形成されている場合を例示している。共通チップ領域１０１は、図示しないウエハに複数形成されている。共通チップ領域１０１には、例えば顧客Ａより依頼されて作製したＬＳＩチップ（第１ＬＳＩチップ領域）１０２および顧客Ｂより依頼されて作製したＬＳＩチップ（第２ＬＳＩチップ領域）１０３が形成されている。
【００１４】
共通チップ領域１０１において、まず、顧客Ａには、ＬＳＩチップ１０２以外の領域のＬＳＩの配線層を除去するブラインド処理をした、提供共通チップ領域１０１ａを備えるウエハ（半導体基板）を提供する。また、顧客Ｂには、ＬＳＩチップ１０３以外の領域のＬＳＩの配線層除去するブラインド処理をした、提供共通チップ領域１０１ｂを備えるウエハを提供する。
【００１５】
以上のことにより、顧客Ａには、ＬＳＩチップ１０２以外の領域に作製されていた他のＬＳＩチップに関する情報（集積回路情報）は開示されない。同様に、顧客Ｂには、ＬＳＩチップ１０３以外の領域に作製されていた他のＬＳＩチップに関する情報は開示されない。配線層を除去すれば、集積回路情報を取得することができず、ブラインド領域とすることができる。このように、本実施の形態によれば、各ＬＳＩチップの情報が、対応する顧客以外には開示されず、各ＬＳＩチップの守秘性が、個別に確保されるようになる。
【００１６】
次に、本実施の形態における半導体装置の製造方法について、複数の共通チップ領域が形成されたウエハ状態で説明する。まず、図２の（ａ）に示すように、複数のウエハ２０１の各々に、顧客Ａ，顧客Ｂ，顧客Ｃ，および顧客Ｄ毎に異なる４つのＬＳＩチップ領域が形成された複数の共通チップ領域２０２を作製する。
【００１７】
次に、図２の（ｂ）に示すように、顧客毎に提供対象となるＬＳＩチップ以外の領域の集積回路情報を除去するブラインド処理を行う。このブラインド処理の詳細については、後述する。
【００１８】
ブラインド処理の結果、図２の（ｃ）に示すように、まず、顧客Ａに提供するウエハ２０１ａには、顧客Ａに提供するＬＳＩチップ２０２ａ以外の集積回路情報が除去され、顧客Ｂに提供するウエハ２０１ｂには、顧客Ｂに提供するＬＳＩチップ２０２ｂ以外の集積回路情報が除去され、顧客Ｃに提供するウエハ２０１ｃには、顧客Ｃに提供するＬＳＩチップ２０２ｃ以外の集積回路情報が除去され、顧客Ｄに提供するウエハ２０１ｄには、顧客Ｄに提供するＬＳＩチップ２０２ｄ以外の集積回路情報が除去される。この例では、共通チップ領域２０２は、チップサイズが２０ｍｍ角であり、ＬＳＩチップは１０ｍｍ角の場合を示している。
【００１９】
このようにすることで、同一の半導体製造工程で、異なる顧客に対するＬＳＩチップを製造することができ、各々のＬＳＩチップにおいては、製造の費用をＬＳＩチップの種類（顧客の数）で分割することが可能となる。この結果、個々の顧客においては、ＬＳＩ製造に要する出費を抑制できるようになる。また、上述したように、顧客に提供されるウエハにおいては、他の顧客の集積回路情報が除去されているので、守秘性が得られている。
【００２０】
次に、上述したブラインド処理について図３Ａおよび図３Ｂを用いてより詳細に説明する。図３Ａおよび図３Ｂは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。以下では、半導体としてシリコンを用いたＭＯＳトランジスタより構成するＬＳＩが、シリコンウエハ（半導体基板）３０１の上に形成されている場合を例に説明する。まず、図３Ａの（ａ）に示すように、シリコンウエハ３０１の上には、例えばアルミニウムなどを材料として形成された第１配線層３０２，第２配線層３０３，第３配線層３０４を含むＬＳＩが形成されている。また、シリコンウエハ３０１の上には、図示しない複数のトランジスタ、キャパシタ、抵抗などが形成されている。また、これらの各素子や、各配線層は、例えば酸化シリコンからなる絶縁層３０５で覆われている。
【００２１】
例えば、これらのＬＳＩは、いわゆる０．３５μｍルールで作製され、各ＬＳＩチップは、チップサイズが５ｍｍ角とされている。図では、主に、２つのＬＳＩチップ領域３３１，ＬＳＩチップ領域３３２の領域を示している。ＬＳＩチップ領域３３１およびＬＳＩチップ領域３３２は、各々異なる顧客に提供するものとなる。また、シリコンウエハ３０１の上には、チップを分割するための断裁領域を示すスクライブライン３０６が形成されている。スクライブライン３０６は、よく知られているように、各ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すために設けられている領域である。スクライブライン３０６は、例えば幅８０μｍに形成されている。この場合、ウエハ上において、各ＬＳＩチップのチップサイズ（ＬＳＩチップ領域）は、５ｍｍ＋８０μｍとなる。なお、本例では、スクライブライン３０６を断面視凹の形状としたが、これに限るものではない。スクライブライン３０６は、断裁時にウエハ上方より確認できるものであればよく、断面視で平坦な形状や凸状であってもよい。
【００２２】
上述したように、ＬＳＩが形成されたシリコンウエハ３０１に対し、まず、図３Ａの（ｂ）に示すように、特定の顧客への提供対象とするＬＳＩチップ領域３３１以外の領域が開放した開口部３０７ａを備えるマスクパターン３０７を形成する。本例の図においては、ＬＳＩチップ領域３３２が形成されている領域が、ＬＳＩチップ領域３３１以外の領域となる。
【００２３】
例えば、ＡＺ１５００（AZ エレクトロニック マテリアルズ株式会社製）を膜厚４．０μｍ程度に塗布することで、フォトレジスト膜を形成する。次に、開口部３０７ａの領域に対応する開口パターンを備えるフォトマスク（レチクル）を用いた露光により、開口部３０７ａとする領域のフォトレジスト膜に潜像を形成する。この露光は、よく知られたステッパー露光装置やミラープロジェクション露光装置などを用いて行えばよい。次に、潜像を形成したフォトレジスト膜を現像することで、マスクパターン３０７が形成できる。
【００２４】
次に、マスクパターン３０７をマスクとし、開口部３０７に露出しているＬＳＩチップ領域３３２をエッチング除去し、図３Ａの（ｃ）に示すように、ブラインド領域３０１ａを形成する。ブラインド領域３０１ａの形成では、例えば、図３Ａの（ｃ）に示すように、第１配線層３０２，第２配線層３０３，および第３配線層３０４を除去し、加えて、これらの下層の一部までを除去すればよい。
【００２５】
例えば、酸化シリコンのエッチングを対象としたフッ酸をエッチャントとするウエットエッチング、およびアルミニウム系の材料のエッチングを対象とした硝酸，塩酸，およびリン酸混合液をエッチャントとするウエットエッチングを繰り返すことで、ブラインド領域３０１ａが形成できる。各ウエットエッチングは、対象とする材料の厚さ１μｍ相当をエッチングする量を行えばよい。ここで、フッ酸によるウエットエッチングでは、一部の絶縁層３０５とともに、第１配線層３０２，第２配線層３０３，および第３配線層３０４も除去される。
【００２６】
ここで、シリコンウエハ３０１の上にＭＯＳトランジスタなどの素子が残っていても、これら素子が各々接続されずに配置されている状態では、ＬＳＩを構成する集積回路情報を取得することができない。従って、上述したように配線層を除去すれば、集積回路情報を取得することができず、ブラインド領域とすることができる。また、上述したようにウエットエッチングにより配線層を除去すれば、ＬＳＩチップ領域３３１などの残す領域にダメージを与えることがない。
【００２７】
次に、例えば、酸素プラズマによりマスクパターン３０７を灰化することで除去し、図３Ａの（ｄ）に示すように、ブラインド領域３０１ａが形成され、ＬＳＩチップ領域３３１の領域などが露出した状態とする。樹脂材料を灰化するための酸素プラズマの処理では、プラズマのエネルギーが低く、ダメージを与えることがない。なお、酸素プラズマを用いる場合、マスクパターン３０７の除去に要する処理時間は１０分程度である。
【００２８】
次に、図３Ａの（ｅ）に示すように、ブラインド領域３０１ａおよびＬＳＩチップ領域３３１を含めたシリコンウエハ３０１上の全域に、感光性を有する有機材料からなる膜厚４．０μｍ程度の樹脂絶縁膜３０９を形成する。例えば、ポリベンゾオキサゾールを基質とした住友ベークライト株式会社製の感光性樹脂を用いることができる。
【００２９】
次に、図３Ｂの（ｆ）に示すように、ブラインド領域３０１ａを遮光する遮光パターン３１０ａを有するフォトマスク３１０を用いた露光を行う。この露光により、ＬＳＩチップ領域３３１が形成されている領域の樹脂絶縁膜３０９に光が照射されて潜像が形成される。この後、対応する現像液を用いた現像により、図３Ｂの（ｇ）に示すように、光が照射されて潜像が形成された領域は現像液に溶解して除去され、ブラインド領域３０１ａに充填層３０９ａが形成される。このように充填層３０９ａを形成することで、ブラインド領域３０１ａによるシリコンウエハ３０１上の凹凸が低減されて平坦化される。この場合、樹脂絶縁膜３０９は、ポジ型の感光性材料となる。なお、ポジ型に限らず、ネガ型の感光性材料を用いてもよい。ネガ型の感光性材料を用いる場合、ブラインド領域に光が照射されるようにすればよい。
【００３０】
次に、図３Ｂの（ｈ）に示すように、充填層３０９ａを形成したブラインド領域３０１ａおよびＬＳＩチップ領域３３１の領域を含めたシリコンウエハ３０１上の全域に、樹脂膜（塗布膜）３１１を形成して表面の平坦化を行う。例えば、樹脂絶縁膜３０９と同じ材料を塗布することで樹脂膜３１１を形成すればよい。形成した樹脂膜３１１の表面が平坦な状態となるように塗布を行えばよい。この場合、膜厚０．３μｍ程度に樹脂膜３１１を形成すればよい。
【００３１】
次に、例えば化学的機械的研磨法などにより樹脂膜３１１をこの表面より研削研磨することでエッチバックし、図３Ｂの（ｉ）に示すように、ＬＳＩチップ領域３３１の領域を露出させ、平坦化層３１１ａを形成する。これにより、ブラインド領域３０１ａが充填層３０９ａで充填され、かつ、充填層３０９ａによる若干の凹凸が平坦化層３１１ａで吸収されてウエハ全域が平坦な状態となる。上述したように、充填層３０９ａや樹脂膜３１１により平坦化することで、ブラインド領域３０１ａが形成されていても、ウエハ状態で、ＬＳＩチップ領域３３１の上にＭＥＭＳなどの素子を形成することが容易となる。
【００３２】
以上に説明したように、本発明によれば、所望とするＬＳＩチップが保護され、他のＬＳＩチップの集積回路情報は除去されるようになる。また、上述した実施の形態によれば、ブラインド領域を形成しても、残すＬＳＩチップに対してダメージを与えることなく、ウエハの表面を平坦にすることができる。
【００３３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述した実施の形態では、形成されていたＬＳＩチップ領域の一部下層を残した状態でブラインド領域を形成したが、これに限るものではない。例えば、図４の断面図に示すように、ブラインド領域３０１ａにおいては、形成されていたＬＳＩチップ領域の全ての層を除去してもよい。
【００３４】
また、上述では、フォトリソグラフィーを用いたパターニングにより、ブラインド領域による段差を低減して平坦化を行うようにしたが、これに限るものではない。例えば、ブラインド領域を形成した後、有機樹脂の塗布により表面が平坦化された状態で塗布膜が形成できれば、このようにして形成した塗布膜をエッチバックし、残すＬＳＩチップ領域の表面を露出させることで、上述同様に平坦化ができる。
【００３５】
また、上述では、ブラインド領域に充填する充填層を、有機材料から構成したが、これに限るものではなく、酸化シリコンなどの無機絶縁材料から構成してもよい。例えば、塗布することで絶縁膜を形成できる無機絶縁材料を用い、この無機絶縁材料による塗布膜を形成した後、公知のフォトリソグラフィーにより形成したマスクパターンを用い、充填層以外の領域の塗布膜をエッチング除去すればよい。また、上述では、ＬＳＩチップ領域がスクライブラインを含んでいる場合について説明したが、これに限るものではなく、ＬＳＩチップ領域が、スクライブラインを含まないものとしてもよい。
【００３６】
また、図３Ａおよび図３Ｂを用いて説明した実施の形態の製造方法例では、例えばマスクパターン３０７の形成や充填層３０９ａの形成において、フォトリソグラフィーの工程でフォトマスク（レチクル）を用いるようにしたが、これに限るものではない。例えば、よく知られているように、ステッパー露光装置では、光源光のレチクル照射領域（露光対象領域）を規定（限定）するレチクルブラインド機能を備えている。このようなステッパー露光装置を用いる場合、遮光パターンを備えるレチクルを用いる必要はなく、上記レチクルブラインド機能により露光領域を限定して露光を行うことで、マスクパターン３０７の形成や充填層３０９ａの形成を行うことが可能である。
【符号の説明】
【００３７】
１０１…共通チップ領域、１０２…ＬＳＩチップ（第１ＬＳＩチップ領域）、１０３…ＬＳＩチップ（第２ＬＳＩチップ領域）、１０１ａ…提供共通チップ領域、１０１ｂ…提供共通チップ領域。
【技術分野】
【０００１】
本発明は、異なる複数のＬＳＩチップを同一の基板上に作製する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）を作製するためには、よく知られているように、結晶成長を含む成膜装置、レジスト塗布装置、露光装置、現像処理装置、エッチング装置、洗浄装置などの様々な製造装置や、これらを配置するクリーンルームなどが必要となる。このため、製造設備などの工場を持たずに設計のみを行い、ＬＳＩの製造をアウトソーシングすることが行われている。
【０００３】
しかしながら、ＬＳＩを作製するためには、マスクの作製から実際のＬＳＩの作製まで多くの材料および時間を要するため、アウトソーシングにおいても多大な費用が必要となる。このため、ＬＳＩ製造設備などを所有していない環境で、新たにＬＳＩを開発製造したいという要望があっても、ＬＳＩを製造することにはリスクが伴い、ＬＳＩの研究開発の障害となっている。
【０００４】
上述した要望に対し、同一のマスクを用いた一連のプロセスにおいて、複数の開発者による各々異なる複数のＬＳＩを同時に製造することで、複数の開発者（顧客）が費用を分担する方式が考えられる。例えば、ＬＳＩの製造では、リソグラフィーを行う露光装置の制約により、１つのチップの寸法に制限があり、一般には、２０ｍｍ角程度の大きさが限度となる。これに対し、開発のための試作チップとしては、最大でも１０ｍｍ角程度である。従って、図５に示すように、上述した２０ｍｍ角の最大領域５０１を分割し、分割した各々の分割領域に異なるＬＳＩ５０２，５０３を作製することが可能である。このようにすることで、複数の異なるＬＳＩを同一の基板（ウエハ）の上に形成することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したように、異なるＬＳＩを１つの基板上に作製して提供する場合、顧客同士が他の顧客の設計したＬＳＩを確認することが可能となり、守秘性が得られないという問題がある。
【０００６】
本発明は、以上のような問題点を解消するためになされたものであり、複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を作製する工程と、第１ＬＳＩチップ領域以外の領域の配線層を除去してブラインド領域を形成する工程とを少なくとも備える。
【０００８】
上記半導体装置の製造方法において、半導体基板の上に配線層および配線層を覆う絶縁層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を形成した後、第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を含めた半導体基板の上に、フォトリソグラフィー技術により第１ＬＳＩチップ領域以外の領域が開放する開口部を備えるレジストパターンを形成する工程と、レジストパターンをマスクとしたウエットエッチングにより、第１ＬＳＩチップ領域以外の領域の配線層および一部の絶縁層を除去してブラインド領域を形成する工程とを備えるようにすればよい。
【０００９】
上記半導体装置の製造方法において、ブラインド領域を充填する充填層を形成する工程を備えるようにしてもよい。また、充填層を形成した後、充填層および第１ＬＳＩチップ領域を含む半導体基板の上に塗布膜を形成する工程と、塗布膜をエッチバックして第１ＬＳＩチップ領域を露出させる工程とを備えるようにしてもよい。なお、エッチバックは、研磨法により行えばよい。
【００１０】
なお、第１ＬＳＩチップ領域は、第１ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すためのスクライブラインを含むようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、 第１ＬＳＩチップ領域以外の領域の配線層を除去してブラインド領域を形成するようにしたので、複数の顧客による各々異なるＬＳＩが共同で作製された基板を、守秘性が得られた状態で各々の顧客に提供できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態における半導体装置の製造法を説明するための説明図である。
【図２】図２は、本発明の実施の形態における半導体装置の製造法を説明するための説明図である。
【図３Ａ】図３Ａは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図３Ｂ】図３Ｂは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図４】図４は、本発明における他の半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。
【図５】図５は、最大領域５０１を分割した分割領域に異なるＬＳＩ５０２，５０３を形成した状態を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置の製造方法を説明するための説明図である。図１は、例えば２０μｍ角の共通チップ領域１０１に、１６個のＬＳＩチップが形成されている場合を例示している。共通チップ領域１０１は、図示しないウエハに複数形成されている。共通チップ領域１０１には、例えば顧客Ａより依頼されて作製したＬＳＩチップ（第１ＬＳＩチップ領域）１０２および顧客Ｂより依頼されて作製したＬＳＩチップ（第２ＬＳＩチップ領域）１０３が形成されている。
【００１４】
共通チップ領域１０１において、まず、顧客Ａには、ＬＳＩチップ１０２以外の領域のＬＳＩの配線層を除去するブラインド処理をした、提供共通チップ領域１０１ａを備えるウエハ（半導体基板）を提供する。また、顧客Ｂには、ＬＳＩチップ１０３以外の領域のＬＳＩの配線層除去するブラインド処理をした、提供共通チップ領域１０１ｂを備えるウエハを提供する。
【００１５】
以上のことにより、顧客Ａには、ＬＳＩチップ１０２以外の領域に作製されていた他のＬＳＩチップに関する情報（集積回路情報）は開示されない。同様に、顧客Ｂには、ＬＳＩチップ１０３以外の領域に作製されていた他のＬＳＩチップに関する情報は開示されない。配線層を除去すれば、集積回路情報を取得することができず、ブラインド領域とすることができる。このように、本実施の形態によれば、各ＬＳＩチップの情報が、対応する顧客以外には開示されず、各ＬＳＩチップの守秘性が、個別に確保されるようになる。
【００１６】
次に、本実施の形態における半導体装置の製造方法について、複数の共通チップ領域が形成されたウエハ状態で説明する。まず、図２の（ａ）に示すように、複数のウエハ２０１の各々に、顧客Ａ，顧客Ｂ，顧客Ｃ，および顧客Ｄ毎に異なる４つのＬＳＩチップ領域が形成された複数の共通チップ領域２０２を作製する。
【００１７】
次に、図２の（ｂ）に示すように、顧客毎に提供対象となるＬＳＩチップ以外の領域の集積回路情報を除去するブラインド処理を行う。このブラインド処理の詳細については、後述する。
【００１８】
ブラインド処理の結果、図２の（ｃ）に示すように、まず、顧客Ａに提供するウエハ２０１ａには、顧客Ａに提供するＬＳＩチップ２０２ａ以外の集積回路情報が除去され、顧客Ｂに提供するウエハ２０１ｂには、顧客Ｂに提供するＬＳＩチップ２０２ｂ以外の集積回路情報が除去され、顧客Ｃに提供するウエハ２０１ｃには、顧客Ｃに提供するＬＳＩチップ２０２ｃ以外の集積回路情報が除去され、顧客Ｄに提供するウエハ２０１ｄには、顧客Ｄに提供するＬＳＩチップ２０２ｄ以外の集積回路情報が除去される。この例では、共通チップ領域２０２は、チップサイズが２０ｍｍ角であり、ＬＳＩチップは１０ｍｍ角の場合を示している。
【００１９】
このようにすることで、同一の半導体製造工程で、異なる顧客に対するＬＳＩチップを製造することができ、各々のＬＳＩチップにおいては、製造の費用をＬＳＩチップの種類（顧客の数）で分割することが可能となる。この結果、個々の顧客においては、ＬＳＩ製造に要する出費を抑制できるようになる。また、上述したように、顧客に提供されるウエハにおいては、他の顧客の集積回路情報が除去されているので、守秘性が得られている。
【００２０】
次に、上述したブラインド処理について図３Ａおよび図３Ｂを用いてより詳細に説明する。図３Ａおよび図３Ｂは、本発明における半導体装置の製造方法例を説明するための各工程における断面を示す断面図である。以下では、半導体としてシリコンを用いたＭＯＳトランジスタより構成するＬＳＩが、シリコンウエハ（半導体基板）３０１の上に形成されている場合を例に説明する。まず、図３Ａの（ａ）に示すように、シリコンウエハ３０１の上には、例えばアルミニウムなどを材料として形成された第１配線層３０２，第２配線層３０３，第３配線層３０４を含むＬＳＩが形成されている。また、シリコンウエハ３０１の上には、図示しない複数のトランジスタ、キャパシタ、抵抗などが形成されている。また、これらの各素子や、各配線層は、例えば酸化シリコンからなる絶縁層３０５で覆われている。
【００２１】
例えば、これらのＬＳＩは、いわゆる０．３５μｍルールで作製され、各ＬＳＩチップは、チップサイズが５ｍｍ角とされている。図では、主に、２つのＬＳＩチップ領域３３１，ＬＳＩチップ領域３３２の領域を示している。ＬＳＩチップ領域３３１およびＬＳＩチップ領域３３２は、各々異なる顧客に提供するものとなる。また、シリコンウエハ３０１の上には、チップを分割するための断裁領域を示すスクライブライン３０６が形成されている。スクライブライン３０６は、よく知られているように、各ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すために設けられている領域である。スクライブライン３０６は、例えば幅８０μｍに形成されている。この場合、ウエハ上において、各ＬＳＩチップのチップサイズ（ＬＳＩチップ領域）は、５ｍｍ＋８０μｍとなる。なお、本例では、スクライブライン３０６を断面視凹の形状としたが、これに限るものではない。スクライブライン３０６は、断裁時にウエハ上方より確認できるものであればよく、断面視で平坦な形状や凸状であってもよい。
【００２２】
上述したように、ＬＳＩが形成されたシリコンウエハ３０１に対し、まず、図３Ａの（ｂ）に示すように、特定の顧客への提供対象とするＬＳＩチップ領域３３１以外の領域が開放した開口部３０７ａを備えるマスクパターン３０７を形成する。本例の図においては、ＬＳＩチップ領域３３２が形成されている領域が、ＬＳＩチップ領域３３１以外の領域となる。
【００２３】
例えば、ＡＺ１５００（AZ エレクトロニック マテリアルズ株式会社製）を膜厚４．０μｍ程度に塗布することで、フォトレジスト膜を形成する。次に、開口部３０７ａの領域に対応する開口パターンを備えるフォトマスク（レチクル）を用いた露光により、開口部３０７ａとする領域のフォトレジスト膜に潜像を形成する。この露光は、よく知られたステッパー露光装置やミラープロジェクション露光装置などを用いて行えばよい。次に、潜像を形成したフォトレジスト膜を現像することで、マスクパターン３０７が形成できる。
【００２４】
次に、マスクパターン３０７をマスクとし、開口部３０７に露出しているＬＳＩチップ領域３３２をエッチング除去し、図３Ａの（ｃ）に示すように、ブラインド領域３０１ａを形成する。ブラインド領域３０１ａの形成では、例えば、図３Ａの（ｃ）に示すように、第１配線層３０２，第２配線層３０３，および第３配線層３０４を除去し、加えて、これらの下層の一部までを除去すればよい。
【００２５】
例えば、酸化シリコンのエッチングを対象としたフッ酸をエッチャントとするウエットエッチング、およびアルミニウム系の材料のエッチングを対象とした硝酸，塩酸，およびリン酸混合液をエッチャントとするウエットエッチングを繰り返すことで、ブラインド領域３０１ａが形成できる。各ウエットエッチングは、対象とする材料の厚さ１μｍ相当をエッチングする量を行えばよい。ここで、フッ酸によるウエットエッチングでは、一部の絶縁層３０５とともに、第１配線層３０２，第２配線層３０３，および第３配線層３０４も除去される。
【００２６】
ここで、シリコンウエハ３０１の上にＭＯＳトランジスタなどの素子が残っていても、これら素子が各々接続されずに配置されている状態では、ＬＳＩを構成する集積回路情報を取得することができない。従って、上述したように配線層を除去すれば、集積回路情報を取得することができず、ブラインド領域とすることができる。また、上述したようにウエットエッチングにより配線層を除去すれば、ＬＳＩチップ領域３３１などの残す領域にダメージを与えることがない。
【００２７】
次に、例えば、酸素プラズマによりマスクパターン３０７を灰化することで除去し、図３Ａの（ｄ）に示すように、ブラインド領域３０１ａが形成され、ＬＳＩチップ領域３３１の領域などが露出した状態とする。樹脂材料を灰化するための酸素プラズマの処理では、プラズマのエネルギーが低く、ダメージを与えることがない。なお、酸素プラズマを用いる場合、マスクパターン３０７の除去に要する処理時間は１０分程度である。
【００２８】
次に、図３Ａの（ｅ）に示すように、ブラインド領域３０１ａおよびＬＳＩチップ領域３３１を含めたシリコンウエハ３０１上の全域に、感光性を有する有機材料からなる膜厚４．０μｍ程度の樹脂絶縁膜３０９を形成する。例えば、ポリベンゾオキサゾールを基質とした住友ベークライト株式会社製の感光性樹脂を用いることができる。
【００２９】
次に、図３Ｂの（ｆ）に示すように、ブラインド領域３０１ａを遮光する遮光パターン３１０ａを有するフォトマスク３１０を用いた露光を行う。この露光により、ＬＳＩチップ領域３３１が形成されている領域の樹脂絶縁膜３０９に光が照射されて潜像が形成される。この後、対応する現像液を用いた現像により、図３Ｂの（ｇ）に示すように、光が照射されて潜像が形成された領域は現像液に溶解して除去され、ブラインド領域３０１ａに充填層３０９ａが形成される。このように充填層３０９ａを形成することで、ブラインド領域３０１ａによるシリコンウエハ３０１上の凹凸が低減されて平坦化される。この場合、樹脂絶縁膜３０９は、ポジ型の感光性材料となる。なお、ポジ型に限らず、ネガ型の感光性材料を用いてもよい。ネガ型の感光性材料を用いる場合、ブラインド領域に光が照射されるようにすればよい。
【００３０】
次に、図３Ｂの（ｈ）に示すように、充填層３０９ａを形成したブラインド領域３０１ａおよびＬＳＩチップ領域３３１の領域を含めたシリコンウエハ３０１上の全域に、樹脂膜（塗布膜）３１１を形成して表面の平坦化を行う。例えば、樹脂絶縁膜３０９と同じ材料を塗布することで樹脂膜３１１を形成すればよい。形成した樹脂膜３１１の表面が平坦な状態となるように塗布を行えばよい。この場合、膜厚０．３μｍ程度に樹脂膜３１１を形成すればよい。
【００３１】
次に、例えば化学的機械的研磨法などにより樹脂膜３１１をこの表面より研削研磨することでエッチバックし、図３Ｂの（ｉ）に示すように、ＬＳＩチップ領域３３１の領域を露出させ、平坦化層３１１ａを形成する。これにより、ブラインド領域３０１ａが充填層３０９ａで充填され、かつ、充填層３０９ａによる若干の凹凸が平坦化層３１１ａで吸収されてウエハ全域が平坦な状態となる。上述したように、充填層３０９ａや樹脂膜３１１により平坦化することで、ブラインド領域３０１ａが形成されていても、ウエハ状態で、ＬＳＩチップ領域３３１の上にＭＥＭＳなどの素子を形成することが容易となる。
【００３２】
以上に説明したように、本発明によれば、所望とするＬＳＩチップが保護され、他のＬＳＩチップの集積回路情報は除去されるようになる。また、上述した実施の形態によれば、ブラインド領域を形成しても、残すＬＳＩチップに対してダメージを与えることなく、ウエハの表面を平坦にすることができる。
【００３３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述した実施の形態では、形成されていたＬＳＩチップ領域の一部下層を残した状態でブラインド領域を形成したが、これに限るものではない。例えば、図４の断面図に示すように、ブラインド領域３０１ａにおいては、形成されていたＬＳＩチップ領域の全ての層を除去してもよい。
【００３４】
また、上述では、フォトリソグラフィーを用いたパターニングにより、ブラインド領域による段差を低減して平坦化を行うようにしたが、これに限るものではない。例えば、ブラインド領域を形成した後、有機樹脂の塗布により表面が平坦化された状態で塗布膜が形成できれば、このようにして形成した塗布膜をエッチバックし、残すＬＳＩチップ領域の表面を露出させることで、上述同様に平坦化ができる。
【００３５】
また、上述では、ブラインド領域に充填する充填層を、有機材料から構成したが、これに限るものではなく、酸化シリコンなどの無機絶縁材料から構成してもよい。例えば、塗布することで絶縁膜を形成できる無機絶縁材料を用い、この無機絶縁材料による塗布膜を形成した後、公知のフォトリソグラフィーにより形成したマスクパターンを用い、充填層以外の領域の塗布膜をエッチング除去すればよい。また、上述では、ＬＳＩチップ領域がスクライブラインを含んでいる場合について説明したが、これに限るものではなく、ＬＳＩチップ領域が、スクライブラインを含まないものとしてもよい。
【００３６】
また、図３Ａおよび図３Ｂを用いて説明した実施の形態の製造方法例では、例えばマスクパターン３０７の形成や充填層３０９ａの形成において、フォトリソグラフィーの工程でフォトマスク（レチクル）を用いるようにしたが、これに限るものではない。例えば、よく知られているように、ステッパー露光装置では、光源光のレチクル照射領域（露光対象領域）を規定（限定）するレチクルブラインド機能を備えている。このようなステッパー露光装置を用いる場合、遮光パターンを備えるレチクルを用いる必要はなく、上記レチクルブラインド機能により露光領域を限定して露光を行うことで、マスクパターン３０７の形成や充填層３０９ａの形成を行うことが可能である。
【符号の説明】
【００３７】
１０１…共通チップ領域、１０２…ＬＳＩチップ（第１ＬＳＩチップ領域）、１０３…ＬＳＩチップ（第２ＬＳＩチップ領域）、１０１ａ…提供共通チップ領域、１０１ｂ…提供共通チップ領域。
【特許請求の範囲】
【請求項１】
半導体基板の上に配線層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を作製する工程と、
前記第１ＬＳＩチップ領域以外の領域の前記配線層を除去してブラインド領域を形成する工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
半導体基板の上に前記配線層および前記配線層を覆う絶縁層を備える前記第１ＬＳＩチップ領域および前記第２ＬＳＩチップ領域を形成した後、前記第１ＬＳＩチップ領域および前記第２ＬＳＩチップ領域を含めた前記半導体基板の上に、フォトリソグラフィー技術により前記第１ＬＳＩチップ領域以外の領域が開放する開口部を備えるレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたウエットエッチングにより、前記第１ＬＳＩチップ領域以外の領域の前記配線層および一部の前記絶縁層を除去して前記ブラインド領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記前記ブラインド領域を充填する充填層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記充填層を形成した後、前記充填層および前記第１ＬＳＩチップ領域を含む前記半導体基板の上に塗布膜を形成する工程と、
前記塗布膜をエッチバックして前記第１ＬＳＩチップ領域を露出させる工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記エッチバックは、研磨法により行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
前記第１ＬＳＩチップ領域は、前記第１ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すためのスクライブラインを含むことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板の上に配線層を備える第１ＬＳＩチップ領域および第２ＬＳＩチップ領域を作製する工程と、
前記第１ＬＳＩチップ領域以外の領域の前記配線層を除去してブラインド領域を形成する工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
半導体基板の上に前記配線層および前記配線層を覆う絶縁層を備える前記第１ＬＳＩチップ領域および前記第２ＬＳＩチップ領域を形成した後、前記第１ＬＳＩチップ領域および前記第２ＬＳＩチップ領域を含めた前記半導体基板の上に、フォトリソグラフィー技術により前記第１ＬＳＩチップ領域以外の領域が開放する開口部を備えるレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたウエットエッチングにより、前記第１ＬＳＩチップ領域以外の領域の前記配線層および一部の前記絶縁層を除去して前記ブラインド領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記前記ブラインド領域を充填する充填層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記充填層を形成した後、前記充填層および前記第１ＬＳＩチップ領域を含む前記半導体基板の上に塗布膜を形成する工程と、
前記塗布膜をエッチバックして前記第１ＬＳＩチップ領域を露出させる工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記エッチバックは、研磨法により行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
前記第１ＬＳＩチップ領域は、前記第１ＬＳＩチップ領域のＬＳＩチップとなる部分を切り出すためのスクライブラインを含むことを特徴とする半導体装置の製造方法。
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図１】
【図５】
【図３Ａ】
【図３Ｂ】
【図４】
【図１】
【図５】
【公開番号】特開２０１１−２１６８１２（Ｐ２０１１−２１６８１２Ａ）
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願番号】特願２０１０−８５８９３（Ｐ２０１０−８５８９３）
【出願日】平成２２年４月２日（２０１０．４．２）
【出願人】（０００１０２７３９）エヌ・ティ・ティ・アドバンステクノロジ株式会社 (265)
【Ｆターム（参考）】
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願日】平成２２年４月２日（２０１０．４．２）
【出願人】（０００１０２７３９）エヌ・ティ・ティ・アドバンステクノロジ株式会社 (265)
【Ｆターム（参考）】
[ Back to top ]