【課題】半導体装置の性能と信頼性を向上させる。
【解決手段】半導体チップＣＰ１には、スイッチ用のパワーＭＯＳＦＥＴＱ１，Ｑ２と、パワーＭＯＳＦＥＴＱ１の発熱を検知するためのダイオードＤＤ１と、パワーＭＯＳＦＥＴＱ２の発熱を検知するためのダイオードＤＤ２と、複数のパッド電極ＰＤとが形成されている。パワーＭＯＳＦＥＴＱ１およびダイオードＤＤ１は、辺ＳＤ１側の第１ＭＯＳＦＥＴ領域ＲＧ１に配置され、パワーＭＯＳＦＥＴＱ２およびダイオードＤＤ２は、辺ＳＤ２側の第２ＭＯＳＦＥＴ領域ＲＧ２に配置されている。ダイオードＤＤ１は辺ＳＤ１に沿って配置され、ダイオードＤＤ２は辺ＳＤ２に沿って配置され、ダイオードＤＤ１，ＤＤ２間にソース用のパッド電極ＰＤＳ１，ＰＤＳ２以外の全てのパッド電極ＰＤを辺ＳＤ３に沿って配置している。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 （もっと読む）

【課題】 パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置を提供する。
【解決手段】 半導体基板の上に、絶縁性材料からなる第１の絶縁膜が形成されている。第１の絶縁膜の上に、導電材料からなるパッド部が形成されている。パッド部に電気的に連続し、第１の幅Ｗ１を有する配線部が形成されている。第１の絶縁膜の上であって、パッド部の外周線から第２の幅Ｗ２より内側の第１の領域に、複数の第２の絶縁膜が配置されている。配線部とパッド部との境界線に最も近い第２の絶縁膜を連ねる直線のうち、配線部をパッド部内に延長した領域と重なる部分が、パッド部の導電材料と交差する長さをＬ３としたとき、Ｗ１≦２×Ｗ２＋Ｌ３を満たす。 （もっと読む）

【課題】寄生容量を低減し、高性能化を図った固体撮像装置等の半導体装置とその製造方法、前記固体撮像装置を備えたカメラ等の電子機器を提供するものである。
【解決手段】本発明の半導体装置は、２つ以上の半導体チプ部２２，２６が貼り合わされた積層半導体チップ２７を有する。積層半導体チップ２７では、少なくとも第１の半導体チップ部２２に画素アレイ２３と多層配線層４１が形成され、第２の半導体チップ部２６にロジック回路２５と多層配線層５５が形成される。第１の半導体チップ部２２には、一部の半導体部分が全て除去された半導体除去領域５２が形成され、半導体除去領域５２内に第１の半導体チップ部２２と第２の半導体チップ部２６との間を接続する複数の接続配線６７が形成される。この半導体装置は、裏面照射型の固体撮像装置として構成される。 （もっと読む）

【課題】デュアルダマシン構造の多層配線構造を有する半導体装置において、コンタクトのストレスマイグレーション耐性を向上させる。
【解決手段】デュアルダマシン構造を有する上層導体パターン４７Ａは延出部４７Ｂに設けられたビアプラグ４７Ｃを介して下層配線パターン４３Ａと接続している。この接続部でのストレスマイグレーションによる接続不良を防止するため延出部４７Ｂより先端部の領域に下層配線層のダミーＣｕパターン４３Ｂとダミービアプラグ４７Ｄで接続する構造を追加する。ストレスマイグレーションは先端部の下層配線層のダミーＣｕパターン４３Ｂとダミービアプラグ４７Ｄの接続部で発生し、ビアプラグ４７Ｃと下層配線パターン４３Ａの接続部ではストレスマイグレーションの発生は防止される。 （もっと読む）

【課題】回路素子の向きを簡単な構成で認識しやすくすることにより、実装ミスの低減を図る回路素子を提供する。
【解決手段】複数の接続パッド３１ａ及び３１ｂの一部である接続パッド３１ａと基板３２との間に設けられた成膜層３３は、基板３２側の配線３３ｂ上に保護膜３３ｃ側の配線３３ａが直接重ねられ、複数の接続パッド３１ａ及び３１ｂの残りと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ、３３ｂ間に絶縁層３３ｅが設けられている。そして、これにより接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ₁と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ₂と、を互いに異ならせて、互いに色が異なるように視認させる。 （もっと読む）

【課題】放熱性が向上した半導体装置およびその製造方法の提供。
【解決手段】第１の辺を有する第１の面を有する半導体基板１０と、前記半導体基板上に設けられた電極１４と、前記電極の上に位置する第１の開口部２４を有する第１の絶縁層１６と、前記第１の絶縁層の上であって、前記電極の少なくとも一部を避けて設けられた樹脂層２０と、前記樹脂層の上に設けられた第１の部分３１と、前記第１の部分と前記電極とを電気的に接続する第２の部分３２と、前記第１の部分または前記第２の部分と電気的に接続する第３の部分３３と、を有する導電層と、前記導電層の前記第２の部分を覆うように設けられ、前記導電層の前記第１の部分の少なくとも一部の上に位置する第２の開口部４１を有し、かつ、前記導電層の前記第３の部分を避けて設けられた第２の絶縁層４０と、前記導電層の前記第３の部分は、前記第１の面の前記第１の辺と、前記第２の絶縁層との間に位置する。 （もっと読む）

【課題】電源用ボンディングパッドが同一周回上で複数の電源に対応することを実現することで、半導体集積回路装置の設計時における高い自由度を確保しながらも、良好な電気特性の実現、消費電流の増大への対応、空間の有効活用、及び基板への実装時のマークとしての効果を有する半導体集積回路装置及びその入出力用ボンディングパッドの配置方法を提供する。
【解決手段】半導体集積回路装置の外縁部に沿って周回する額縁状の位置で、周回と直交する方向に分断されることで形成される２つ、又はそれ以上の領域に配置された外部接続用パッドを備える。 （もっと読む）

概略を述べると、アンテナダイオードが、少なくとも一部がＴＳＶの周囲の排他的区域内に形成され、金属１層の導電体を介してＴＳＶ（シリコン貫通ビア）に接続されている。それと同時に、ＴＳＶは、排他的区域の外側に位置する１又は複数のトランジスタのゲートポリ又は拡散領域に接続している。 （もっと読む）

【課題】ＳＲＡＭのメモリセルの面積を減少させる。
【解決手段】半導体装置は、基板上のメモリセル領域内に設けられた第１活性領域と、第１活性領域と素子分離により分離され、第１活性領域内よりもメモリセル領域の中心に近い位置に設けられた第２活性領域と、第１活性領域を横断する第１ゲート電極と、第１ゲート電極と離間し、第１活性領域および第２活性領域を横断する第２ゲート電極と、第１活性領域で、第１ゲート電極と第２ゲート電極との間の第１ドレイン部と、第２活性領域で、第２ゲート電極の第１ドレイン部側の第２ドレイン部と、第１ドレイン部と第２ドレイン部とを接続する第１配線と、第１ゲート電極および第２ゲート電極と離間し、端部が第１ゲート電極の第２活性領域側の端部と対向する第３ゲート電極と、第２ドレイン部と第３ゲート電極とを接続する第２配線とを備え、第３ゲート電極の上面と第２配線の上面はほぼ同じ高さに形成されている。 （もっと読む）

【課題】ＷＣＳＰの再配線を用いて、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ、特性劣化を防止できる半導体装置を提供する。
【解決手段】２以上の回路ブロック１、２が形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子３ａ〜３ｅ、４ａ〜４ｅが先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロック１、２の電極端子とを接続する再配線１２ａ、１２ｂ、１６ａ、１６ｂとが樹脂封止された封止樹脂層とを備える半導体装置において、前記２以上の回路ブロック１、２のうち少なくとも１つの回路ブロック１、２では、接地用の前記電極端子と接地用の前記外部端子３ａ〜３ｅ、４ａ〜４ｅとを接続する前記再配線１２ａ、１２ｂ、１６ａ、１６ｂが自回路ブロック１、２の形成領域の全部または一部を覆うように設けられている。 （もっと読む）

【課題】差動信号の伝送特性に優れ、かつ、簡易な構成の半導体装置を提供する。
【解決手段】半導体装置１００、一対の差動伝送線路２６を含む配線層１２と、電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層１６と、半導体基板２４と、半導体基板２４と導電層１６との間に設けられ、電気的に浮いている導体を有する阻止層２０と、配線層１２と導電層１６と阻止層２０と半導体基板２４との間に設けられた絶縁層と、を備える。一対の差動伝送線路２６は、積層方向から見て導電層１６の導体と交差し、阻止層２０は、導電層１６の導体と交差する複数の間隙が形成されている。 （もっと読む）

【課題】本発明は、配線層の平坦性を保つためのダミーパターンを有する半導体装置とその製造方法を提供することを目的とする。
【解決手段】半導体装置の機能を実現するうえで必要な機能パターンと、半導体装置の所定の層に、前記機能パターンと共に複数のダミーパターンとを備え、第一の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンが配置されない領域に、第二の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンと前記機能パターンとの間に前記第二の大きさの複数のダミーパターンが配置され、第一所定方向に配置された前記第一の大きさの複数のダミーパターンと、第二所定方向に配置された前記第二の大きさの複数のダミーパターンとは隣り合い、前記第一の大きさのダミーパターン間の幅は、前記第二の大きさのダミーパターン間の幅よりも大きい。 （もっと読む）

【課題】ワイヤボンド接続の信頼性を低下させることなくダイをプローブ検査でき、小さいボンドパッドおよびボンドパッド間の微細なピッチ間隔でダイについての確実なプローブ検査が行える技術の提供。
【解決手段】ボンドパッド３６が、実質的に重なりのないプローブ３７領域およびワイヤボンド３８領域を有する。ボンドパッド３６は最終金属層パッド１６に接続されている。ボンドパッド３６はアルミニウム製であり、最終金属層パッド１６は銅製である。プローブ３７領域をワイヤボンド３８領域から分離することで、最終金属層パッド１６がプローブ検査によって損傷を受けることが防止され、より信頼性の高いワイヤボンドが可能となる。 （もっと読む）

【課題】本発明によれば、素子や配線の配置面積を縮小しつつ、ビアの高抵抗不良およびオープン不良が発生しないようにする。
【解決手段】半導体装置１００は、下部電極１０６と上部電極１１０と、その間に形成された容量膜１０８とを含む容量１１２と、下部電極１０６に電気的に接続する一以上の第１のビア(１２８)を含む第１のビア群と、上部電極１１０に電気的に接続するとともに第１のビア群と同時に形成される一以上の第２のビア(１３０)を含む第２のビア群と、を含む。半導体装置１００は、容量１１２の容量値を第１のビア群および第２のビア群に含まれる第１のビア(１２８)および第２のビア(１３０)の総数で除した値が所定値以下となるように第１のビアおよび第２のビアの数を設定する工程を含む方法で設計される。 （もっと読む）

【課題】ＣＭＰ法により研磨される絶縁膜の平坦性を向上する。
【解決手段】半導体基板１の主面上に形成されたＭＩＳＦＥＴＱ１を覆う層間絶縁膜９の上層に配線１０を形成するとともに、その配線１０間の間隔が広い領域にダミー配線１１を配置する。また、ダミー配線１１はスクライブ領域にも配置される。さらに、ダミー配線１１は、ボンディングパッドの周辺領域およびマーカの周辺領域には、配置されない。また、ＭＩＳＦＥＴのゲート電極と同層にダミーゲート配線を設ける。また、浅溝素子分離領域にダミー領域を向ける。これらダミー部材を設けた後に、ＣＭＰ法で絶縁膜を平坦化する。 （もっと読む）

【課題】半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことを可能とする。
【解決手段】検査装置のプローブカードは、コイル型プローブ針とその内側に配置されたポゴピン型プローブ針とで構成されたケルビンコンタクト用プローブ針および２端子測定用プローブ針を備えている。ウエハのチップ領域１Ａに形成された電極パッド２、３は、ケルビンコンタクト用プローブ針が接触する電極パッド３の面積をＢ、２端子測定用プローブ針が接触する電極パッド２の面積をＡとしたとき、Ａ≦Ｂ＜２Ａの関係にある。 （もっと読む）

【課題】チップサイズを増加させずに、チップ位置情報等の識別情報を記録した集積回路装置を提供すること。
【解決手段】集積回路を有する集積回路基板と、前記集積回路に接続された導電性パッドと、前記導電性パッドを露出する開口部を持つ絶縁膜を備えた外部電極構造体とを有し、前記外部電極構造体が、前記集積回路基板の識別情報に対応する形状を有すること。 （もっと読む）

【課題】チップサイズを大きくすることなく、チップ外周のガードリングの、外部応力に対する耐性を強化する。
【解決手段】この半導体装置は、半導体基板と、半導体基板上に形成された集積回路部と、半導体基板上の集積回路部の周辺に存在する絶縁層中に形成された、集積回路部を包囲するガードリング４と、を有する。ガードリング４は、半導体基板に対して垂直な方向に関して重なる位置に配された少なくとも２層の配線層Ｍ１，Ｍ２，Ｍ３と、これらの配線層間を接続するビア９ａ，９ｂと、で構成される。ビア９ａ，９ｂの形状が、ガードリング４の近傍に位置する一のダイシングライン３から垂直に集積回路部側へ向かう外部応力１０を分散させる形状となっている。 （もっと読む）

【課題】コンタクトプラグの断面に占めるバリア層の割合が比較的小さい半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板１０１と、基板中に形成され、基板の表面に平行な第１方向に沿って交互に設けられた素子分離層及び活性層１１１，１１２と、素子分離層及び活性層上に形成され、個々の活性層上に、個々のコンタクトプラグ用の穴を有する層間絶縁膜１２１と、上記穴の内部に露出した活性層の上面、及び上記穴の上記第１方向に垂直な２つの側面のうちの片側の側面に形成されたバリア層１３１と、上記穴の内部のバリア層上に形成されたプラグ材層１３２とを備える。 （もっと読む）