【課題】有効誘電率を増大させ、デバイスの性能を制限する可能性がある環境に低Ｋ薄膜を曝した後、より低い有効誘電率を維持する新しいプロセスを提供する。
【解決手段】集積回路の２つの導電性構成要素の間に存在する、有効誘電率を低下させる方法。その方法は、低Ｋ誘電体層の酸素が豊富な部分に対して選択的な気相エッチの使用を伴う。エッチング速度は、エッチプロセスが比較的高Ｋの酸素が豊富な部分を通過し、低Ｋ部分に達すると減じる。気相エッチプロセスが望ましい低Ｋ部分を容易に除去することはないため、エッチプロセスのタイミングを簡単に合わせることができる。 （もっと読む）

【課題】配線抵抗の上昇や絶縁耐性の劣化を抑制しつつ、配線信頼性を確保する。
【解決手段】半導体装置１００は、半導体基板と、半導体基板上に設けられた層間絶縁膜５０と、層間絶縁膜５０に埋め込まれた、Ｃｕにより構成される配線１０と、配線１０の表層に設けられた、銅錯体を含有する表面層２０と、を備える。配線１０の表層に銅錯体を含有する表面層２０を備えることにより、配線抵抗の上昇や絶縁耐性の劣化を抑制しつつ、配線信頼性を確保することができる。 （もっと読む）

【課題】 Ｍｏの持つＳｉバリヤ性、ＩＴＯコンタクト性という利点を維持しながら、耐酸化性を改善し、尚且つＣｕとの積層時や信号ケ−ブルの取り付け等の加熱工程を経ても低い電気低抵値を維持できる、電子部品用積層配線膜を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Ｃｕでなる主導電層と、該主導電層の一方の面および／または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がＭｏ_{１００−Ｘ}Ｎｉ_Ｘ、１０≦Ｘ≦７０で表され、残部不可避的不純物からなるＭｏ−Ｎｉ合金である電子部品用積層配線膜。 （もっと読む）

【課題】メタル電極に設けられた延伸部の表面を覆う絶縁膜の剥離が抑制された半導体素子を提供する。
【解決手段】半導体からなる活性層に積層されたｎ型またはｐ型の半導体層と、該半導体層の上に配置され接続部および延伸部を有するメタル電極と、該メタル電極の該延伸部の上面および側面を少なくとも覆う絶縁膜と、を備え、該延伸部はメタル多層膜で形成され、該メタル多層膜は少なくとも２層の第１メタル層と、該第１メタル層と交互に積層された第２メタル層とを含み、かつ、その最上層は該第２メタル層のひとつであり、該メタル多層膜に含まれる該最上層の第２メタル層以外の第２メタル層の各々の端面が該延伸部の側面に露出して該絶縁膜と接しており、該第２メタル層を構成する第２メタル材料は該第１メタル層を構成する第１メタル材料よりも導電率は低いが該第１メタル材料よりも該絶縁膜との密着強度に優れている。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、この配線２０を窒素プラズマに曝露する。これにより、既存の側壁保護膜３２にＡｌＮが合わさって側壁保護膜３２を分厚くすることができる。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、この配線２０の表面を覆うように、ＳｉＮ膜３８を形成する。これにより、既存の側壁保護膜３６にＳｉＮ膜３８が合わさって側壁保護膜３２が形成される。 （もっと読む）

【課題】配線レイアウトや配線構造の複雑化や大幅な変更を伴うことなく、積層配線間に生じるクロストークノイズを低減する。
【解決手段】配線１０３上に絶縁膜１０４及び１０６を挟んで配線１０８が形成されている。配線１０３と配線１０８とは平面視において少なくとも部分的にオーバーラップしている。少なくとも配線１０３と配線１０８とのオーバーラップ部分の前記絶縁膜中に導電性シールド層１０５が形成されている。 （もっと読む）

【課題】本発明は、信頼性の高い外部電極との接続構造を有する電力用半導体装置及びその製造方法の提供を目的とする。
【解決手段】本発明の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜１６と、上部配線１０及び酸化膜１６上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備える。 （もっと読む）

【課題】コンタクトホール内に良好にＡｌ膜が埋設されたコンタクトプラグを有する半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。コンタクトプラグを形成する工程では、スパッタ装置のチャンバー内のステージ上に、チャックを介して基板を保持し、チャックに印加するＥＳＣ電圧を第一の電圧、第二の電圧、第三の電圧と、この順に３段階のステップ状に増加させる。チャンバー内のターゲットに対して第一のターゲット電力を印加してコンタクトホール内に第一のＡｌ膜を成膜する。次に、チャンバー内のターゲットに対して第一のターゲット電力よりも高い第二のターゲット電力を印加して第一のＡｌ膜上に第二のＡｌ膜を成膜する。 （もっと読む）

【課題】信頼性を向上させることが可能な半導体装置等を提供する。
【解決手段】半導体装置は、下層側の第１導電体部および上層側の第２導電体部と、第１の導電体部と第２の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第１導電体部と第２導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。 （もっと読む）

【課題】 薄板化の際に層間絶縁膜が破損することを抑制できる半導体装置を得る。
【解決手段】 第１の硬度を有する材料で構成された基板１０と、基板１０の第１主面１０ａに設けられたドリフト層１１と、ドリフト層１１上に絶縁膜６０を介して形成されたゲート電極７０と、ゲート電極７０を覆うように形成され、第１の硬度よりも小さい第２の硬度を有する材料で構成された層間絶縁膜８０とを備え、基板１０とドリフト層１１とを合わせた厚みは２００μｍ以下であり、層間絶縁膜８０に、平面視において、全ての内角が９０°より大きい多角形、円形または楕円形の開口９０が設けられている半導体装置。 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたＡｌ合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属の窒化物薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が３００ｎｍ〜５μｍであることを特徴とする半導体電極構造。（ａ）Ａｌマトリックスの最大粒径が１μｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】酸化物半導体層を用いた表示装置において、保護膜形成時のプラズマ処理におけるＣｕ配線の酸化を有効に防止し得る技術を提供する。
【解決手段】基板１の上に、基板側から順に、薄膜トランジスタの半導体層４と、電極に用いられるＣｕ合金膜５と、保護膜６と、を備えており、半導体層は酸化物半導体からなる。Ｃｕ合金膜５は、基板側から順に、第一層（Ｘ）５ａと第二層（Ｚ）５ｂを含む積層構造を有し、第一層（Ｘ）は、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって第二層（Ｚ）よりも電気抵抗率の低いＣｕ合金からなり、第二層（Ｚ）は、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、Ｎｂ、希土類元素、Ｇｅ、およびＭｎよりなる群から選択される少なくとも１種の元素を合計で２〜２０原子％含むＣｕ−Ｚ合金からなり、第二層（Ｚ）の少なくとも一部は、前記保護膜と直接接続されている。 （もっと読む）

【課題】新たな要因に起因したクラックの発生を抑制すること。
【解決手段】第１のＡｌ配線３１と絶縁膜３３とを含む第１のＡｌ配線層３０と、第２のＡｌ配線４１と絶縁膜４３とを含む第２のＡｌ配線層４０と、複数の第３のＡｌ配線５１と絶縁膜５２とを含む第３のＡｌ配線層５０と、第１のＡｌ配線３１と第２のＡｌ配線４１とを接続する第１のビア３２と、第２のＡｌ配線４１と第３のＡｌ配線５１とを接続する第２のビア４２とを有し、少なくとも一部の第３のＡｌ配線５１は隣り合う第３のＡｌ配線５１同士の間隔Ｂが２．２５μｍ以下である隙間６０を形成しており、平面視で隙間６０の中の少なくとも一部は第１のＡｌ配線３１及び第２のＡｌ配線４１と重ならない領域を有し、隙間６０を形成するように対峙した第３のＡｌ配線５１の対峙方向の配線幅Ｃは１５μｍより大きく、第２のビア４２同士の間隔Ｆは第２のビア４２の径Ｇの３倍以上である半導体装置。 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Ａｌ合金膜を提供する。
【解決手段】５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】半導体基板の一表面上に絶縁膜を介して形成された導電層と、半導体基板の他面上に形成されたバンプ部と、導電層とバンプ部とを接続する半導体基板を貫通する貫通電極部とを有する半導体装置を提供する。
【解決手段】半導体基板の他面側から導電層に接続する貫通孔を形成し、貫通孔及び他面上にメタル膜（バリアメタル及びシードメタル）６を形成し、その上にフォトレジスト１０を形成し、貫通孔より大きなパターンに加工してメッキマスク層を形成し、電解メッキ法により銅からなる第１メッキ膜７を形成して、貫通電極部と第１バンプ部を形成し、第１バンプ部上に第２バンプ部となる第２メッキ膜８を形成する。 （もっと読む）

【課題】製造時間とコストの大幅な削減が可能な下地導電層付き基板および貫通電極基板の製造方法を提供する。
【解決手段】厚さ方向に複数の貫通孔２を有するガラス基板３の貫通孔２内に下地導電層４を有する基板の製造方法であって、前記ガラス基板３の貫通孔２内に、金属粒子と分散媒とを含有する流動性の導電性組成物（金属インク）の層を形成する工程と、この導電性組成物の層を加熱して、貫通孔２の内壁面に金属粒子の金属を主体とする下地導電層４を形成する工程とを備える方法である。貫通電極基板５の製造方法は、こうして形成された下地導電層４上に電解めっき等により導電性金属の層を形成して、貫通孔２内に充填された貫通電極６を形成する工程を有する。 （もっと読む）

【課題】ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制する。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。 （もっと読む）