電力用半導体装置及びその製造方法
【課題】本発明は、信頼性の高い外部電極との接続構造を有する電力用半導体装置及びその製造方法の提供を目的とする。
【解決手段】本発明の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜１６と、上部配線１０及び酸化膜１６上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備える。
【解決手段】本発明の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜１６と、上部配線１０及び酸化膜１６上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力用半導体装置に関し、特に、上部電極を半田で外部導体に接続するための接合構造に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）基板上に形成した電力用半導体素子の一つであるパワーＭＯＳＦＥＴ構造では、ゲート電極と絶縁膜からなる碁盤格子状の段差構造の上を覆うように、上部配線が形成されている（特許文献１参照）。
【０００３】
こうしたパワーＭＯＳＦＥＴを制御機器等に活用するためには、上部配線を外部電極と接続する必要がある。上部配線と外部端子の接続には、一般にワイヤーボンド等が用いられるが、大電流を流す電力用半導体素子では広い接合面積を確保することが望ましいことから、半田により直接接合する方法が知られている（特許文献２参照）。
【０００４】
通常、上部配線と外部電極の接合部材として鉛フリーの半田が用いられている。半田接合では温度を上げる工程があり、また、電力用半導体素子を流れる電流が大きく、配線中の電流密度が高くなると、動作時に２００℃前後の高温になる場合がある。この際、半田に使われている元素は上部配線の金属に拡散する性質のあることが分かっており、この現象が素子特性の劣化原因となる。そのため、半田の拡散を防止するバリア層構造が実用されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１９４１２７号公報
【特許文献２】特開２００８−１８２０７４号公報
【特許文献３】特開２００１−６８３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実際のパワーＭＯＳＦＥＴ構造では、段差状に形成されてほぼ垂直な側面を持つ絶縁膜の上に上部配線が形成される場合がある。この上部配線上に半田拡散防止のためのバリア層を形成すると、段差被覆性が不足するために、側壁部分のバリア層厚が薄くなったり、場合によっては、バリア層の段差側壁底部においてくびれが発生してしまうことがあった。このバリア層上に半田が接合されると、高温状態と低温状態を繰り返すヒートサイクル試験や高温での長時間動作等を経るうちに半田がバリア層を拡散してしまう。やがて半田は優先的にバリア層の薄い部分から上部配線に到達して反応化合物を形成し、素子特性を劣化させてしまうという問題があった。
【０００７】
本発明は、上述の問題点に鑑みてなされたものであり、信頼性の高い外部電極との接続構造を有する電力用半導体装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の電力用半導体装置は、段差を有する絶縁膜と、前記絶縁膜の前記段差を覆って形成された上部配線と、前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える。
【発明の効果】
【０００９】
本発明の第１の電力用半導体装置は、絶縁膜の段差を覆って形成された上部配線と、前記上部配線上の少なくとも段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜とを備えるので、上部配線上に形成されたバリア層が段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田と反応して消失する場合でも、酸化膜が半田に対する上部配線のバリア層となり、バリア性能が高まる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る電力用半導体装置の断面模式図である。
【図２】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図３】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図４】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図５】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図６】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図７】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図８】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図９】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１０】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１１】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１２】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１３】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１４】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１５】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１６】実施の形態１に係る電力用半導体装置において半田の拡散が生じた状態を示す断面模式図である。
【図１７】従来の電力用半導体装置の断面模式図である。
【図１８】従来の電力用半導体装置において半田の拡散が生じた状態を示す断面模式図である。
【発明を実施するための形態】
【００１１】
本明細書では半導体の導電型について、第１導電型をｎ型、第２導電型をｐ型として説明するが、その逆であっても良い。
【００１２】
（実施の形態１）
＜構成＞
図１は、本発明の実施の形態１に係る電力用半導体装置である縦型ＭＯＳＦＥＴの単位構造を示す断面模式図である。本実施の形態の電力用半導体装置は、図１に示す単位構造が前後左右に繰り返して形成され、この繰り返し構造において、ゲート電極６と絶縁膜９を含むゲート構造は基板側主面に対して碁盤格子状の段差構造を形成する。
【００１３】
この縦型ＭＯＳＦＥＴでは、４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１の第１の主面（（０００１）面）上に、ｎ型のＳｉＣドリフト層２が形成されている。ＳｉＣドリフト層２の表面側において所定幅だけ離間した２つの領域には、第１不純物であるアルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のベース領域３がそれぞれ形成されている。ベース領域３の表層部には、第２不純物である窒素（Ｎ）をｎ型不純物として含有するｎ型のソース領域４が、ベース領域３より浅く形成されている。
【００１４】
ベース領域３とソース領域４を含むＳｉＣドリフト層２の表面側には、ソース領域４の表面側の一部を除いて、酸化珪素で構成されるゲート絶縁膜５が形成されている。さらに、一対のソース領域４間の領域を含む部位に対向するゲート絶縁膜５上の位置には、ゲート電極６が形成されている。そして、ゲート絶縁膜５とゲート電極６の上には絶縁膜９が形成されている。
【００１５】
また、ゲート絶縁膜５が形成されていないソース領域４及びベース領域３の表面にはソース電極接合部７が形成されている。また、ＳｉＣ基板１の第一の主面と反対側の第二の主面、すなわち裏面側には、ドレイン電極８が形成されている。
【００１６】
ここで、ゲート絶縁膜５、ゲート電極６および絶縁膜９からなるゲート構造は、ＳｉＣドリフト層２上に碁盤格子上の段差構造を形成しており、段差幅は数〜十数μｍ、段差の高さは１〜２μｍ程度である。ここで、段差側壁はＳｉＣドリフト層２表面に対して少なくとも７０度以上、あるいはレイアウト設計によっては８０度以上になるように形成されるので、この段差構造上に上部配線やバリア層を形成する際に段差被覆性が不足し、側壁部分の付着膜厚は他の部分に比べて極端に薄くなる。
【００１７】
ソース電極接合部７と絶縁膜９の上には、ゲート構造の凸状段差を覆うように上部配線１０が形成されるので、上部配線１０にもゲート構造の凸状段差に従い凸状段差が形成される。そして、少なくとも上部配線１０の凸状段差の側壁には、上部配線１０を変質させた変質膜としての酸化膜１６が形成される。
【００１８】
上部配線１０と酸化膜１６上にはバリア層２０が形成される。バリア層２０は、外部電極との接合材となる半田が上部配線１０に拡散することを防ぐためのものである。
【００１９】
図１に例示するバリア層２０は、第１バリア層１１と第２バリア層１２、さらに半田の濡れ性を確保するための金１３の積層構造である。以上の構造を広く覆うように半田２１が形成されており、半田２１と外部導体（後述の図１５の外部導体２２を参照）が直接接合されている。
【００２０】
図１において、ベース領域３のうちゲート絶縁膜５を介してゲート電極６と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、ＳｉＣドリフト層２の表層部でイオン注入されていない領域とソース領域４との間の当該チャネル領域の長さをチャネル長という。
【００２１】
＜動作＞
次に、図１に示す縦型ＭＯＳＦＥＴの動作を簡単に説明する。
【００２２】
図１に示す縦型ＭＯＳＦＥＴのゲート電極６に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、ｎ型のソース領域４とｎ型のＳｉＣドリフト層２との間にキャリアである電子が流れる経路が形成される。ソース領域４からＳｉＣドリフト層２へ流れ込む電子は、ドレイン電極８に印加されるプラス電圧により形成される電界に従ってＳｉＣドリフト層２およびＳｉＣ基板１を経由してドレイン電極８に到達する。したがって、ゲート電極６にプラス電圧を印加することにより、ドレイン電極８からソース電極接合部７を介して上部配線１０に電流が流れる。この状態をオン状態と呼ぶ。
【００２３】
チャネル長が短くチャネル領域の電子の移動度が高いほどチャネル領域の抵抗は低くなり、チャネル領域の抵抗が低下するほど縦型ＭＯＳＦＥＴのオン抵抗が低減する。
【００２４】
反対に、ゲート電極６に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極８からソース電極７０に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極８に印加されるプラスの電圧の影響を受け、ＳｉＣドリフト層２とベース領域３との間のｐｎ接合から空乏層が伸びる。このｐｎ接合からベース領域３側に向けて伸びた空乏層がソース領域４に達するとパンチスルー破壊が発生する。しかし、本実施の形態においては、ベース領域３の不純物濃度をパンチスルー破壊が発生しないよう１×１０17ｃｍ-3以上に、かつイオン注入による炭化珪素結晶の品質低下を招くほど高くないように１×１０19ｃｍ-3以下に設定する。
【００２５】
＜製造工程＞
次に、図２〜図１４を用いて図１の縦型ＭＯＳＦＥＴの製造方法を説明する。図２〜図１４は、図１に示す縦型ＭＯＳＦＥＴの各製造工程における断面模式図である。
【００２６】
まず、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１の表面上に、化学気相堆積（Chemical Vapor Deposition：ＣＶＤ）法によりＳｉＣドリフト層２をエピタキシャル成長する（図２）。ｎ型不純物濃度は１×１０15ｃｍ-3〜１×１０17ｃｍ-3、厚さは５〜５０μｍとする。
【００２７】
次に、ＳｉＣドリフト層２の表面に選択的に第１注入マスク３０を形成し、第１注入マスク３０を用いてＳｉＣドリフト層２にｐ型の第１不純物であるＡｌをイオン注入する（図３）。このとき、Ａｌをイオン注入する深さはＳｉＣドリフト層２の厚さを超えない０．５〜３μｍ程度とし、イオン注入するＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲でＳｉＣドリフト層２のｎ型不純物濃度より多いものとする。こうして、ＳｉＣドリフト層２内のＡｌがイオン注入された領域のうちｐ型を示す領域がベース領域３となる。
【００２８】
次に、第１注入マスク３０を除去してからＳｉＣドリフト層２の表面に第２注入マスク３１を選択的に形成し、第２注入マスク３１を用いてＳｉＣドリフト層２の表面に、ｎ型の第２不純物であるＮをイオン注入する（図４）。このとき、Ｎがイオン注入される深さはベース領域３の厚さより浅いものとし、イオン注入したＮの不純物濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲でベース領域３のｐ型不純物濃度より多いものとする。こうして、ＳｉＣドリフト層２内のＮが注入された領域のうちｎ型を示す領域がソース領域４となる。
【００２９】
次に、第２注入マスク３１を除去してから、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う（図５）。このアニールにより、ベース領域３やソース領域４に注入されているＮ、Ａｌイオンを活性化させる。
【００３０】
つづいて、ソース領域４、ベース領域３を含むＳｉＣドリフト層２の表面を熱酸化して、所望の厚みのゲート絶縁膜５を形成する（図６）。
【００３１】
次に、ゲート絶縁膜５の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６を形成する（図７）。ゲート電極６は、２つのベース領域３に挟まれたＳｉＣドリフト層２、チャネル領域となるベース領域３及びソース領域４の一部と対向する位置に形成する。
【００３２】
その後、全体を覆うようにしてゲート絶縁膜５とゲート電極６上に絶縁膜９をＣＶＤ法により形成する（図８）。
【００３３】
次いで、ゲート電極６の周辺以外の絶縁膜９とゲート絶縁膜５を連続して除去し、除去した領域にソース領域４と電気的に接続されるソース電極接合部７を形成する。ソース電極接合部７にはニッケルとシリコンの合金などが用いられ、チャネル領域にならないベース領域３とソース領域４の上に形成される。また、ＳｉＣ基板１の裏面側にドレイン電極８を形成する（図９）。ドレイン電極８の材料には、ニッケル、シリコン、シリコンの合金層、又はチタンとニッケルの積層膜などを用いることができる。
【００３４】
さらに、碁盤格子状の段差構造をもつ絶縁膜９を跨いでソース電極接合部７に接続する上部配線１０を形成する（図１０）。上部配線１０はアルミやアルミ合金などからなり、本実施の形態ではメッキ法やＣＶＤ法以外のスパッタ法や真空蒸着などで形成する。また、アルミ合金形成前にチタンなどの層を形成した積層膜を用いることもできる。上部配線１０は、材料の電気抵抗が低い方が望ましく、膜厚は１〜５μｍ程度が適当である。
【００３５】
その後、上部配線１０の上に酸化膜１６を形成する（図１１）。アルミ製の上部配線１０上に酸化膜１６を形成する方法としては、温水中での湿式酸化プロセス（温水浸漬）が好適である。この際形成される酸化膜はベーマイトという構造を持つことが知られている。さらに、酸化膜１６を緻密化するために、真空中や不活性ガス中での熱処理を行うこともできる。また、これとは別に、酸化雰囲気中（酸素ガスやオゾン雰囲気）で加熱することによる乾式酸化や、酸素を含むプラズマに晒すことによるプラズマ酸化によっても形成することができる。この場合は、一般に強固なアルミ酸化膜が極薄く形成される。
【００３６】
以下に、代表的な酸化膜の形成方法を示す。処理方法１は温水浸漬であり、７５℃以上９５℃以下の純水中に、２分以上１０分以下上部配線１０を浸す。この場合、特に８５℃の条件で、上部配線１０のアルミ表面に均質な酸化膜が形成され、酸化膜の膜厚は５０〜１００ｎｍであった。
【００３７】
処理方法２は、温水浸漬の後に熱酸化を行うものである。処理方法１と同一条件で温水浸漬を行った後、酸素雰囲気中でランプアニールを行う。ランプアニールの条件は１００℃以上４００℃以下、３０秒以上５分以下とした。熱酸化により、温水酸化膜中の水分が抜け、酸化膜の緻密化が認められた。
【００３８】
処理方法３は、ＵＶオゾン酸化である。酸素ガス中に紫外線を導入しオゾンを発生させ、オゾンに上部配線１０を晒す方法である。温度条件は１００℃以上２００℃以下とし、晒す時間は２分以上１０分以下とした。この方法によれば、１つの工程で水分がなく緻密な酸化膜が形成された。形成した酸化皮膜の膜厚は、１０〜２０ｎｍであった。なお、この方法では、厚いアルミ酸化膜を形成することは困難であるが、予めアルミ表面を酸などで僅かに蝕刻し粗面化しておくことで、実質の酸化膜厚を３０〜５０ｎｍ程度にすることができる。
【００３９】
また、酸化膜１６の形成方法として、異種酸化膜を被着形成することもできるが、一般には高価な新たな成膜装置が必要となるため、コスト的には、上述の処理方法１〜３のいずれかが望ましい。
【００４０】
酸化膜１６は、半田に対するバリア性の向上に効果的であり、上部配線１０自体の抵抗を増加させないような手法で形成するという観点から、膜厚は１０〜２００ｎｍ程度が好都合である。より好ましくは、５０〜１００ｎｍ程度である。また、過剰な酸化は上部配線１０自体の抵抗を増加させてしまうため、４００℃以上で熱酸化しない方が良い。
【００４１】
こうして酸化膜１６を形成した後、上部配線１０と後工程で接続する外部導体との導通を確保するために、上部配線１０および酸化膜１６の上部を切除し、上部配線１０の一部を露出させる（図１２）。この工程は機械研磨の他、スパッタリング装置や反応性イオンエッチング装置などで行うことができる。スパッタリング装置や反応性イオンエッチング装置を用いた場合は、上部配線１０の段差側壁部分にのみ酸化膜１６が残され、それ以外の酸化膜１６は全て除去される。よって、段差底部でのバリア性をより高めるためには、機械研磨法を用いて段差上部の酸化膜１６のみを除去する方が良い。
【００４２】
この工程での代表的な研磨量は、５００ｎｍから２．０μｍ程度である。面内のウエハの平坦性などの条件から全面を均一に研磨するためには、約１．０μｍの研磨量が好適と考えられる。なお、研磨後には、適当な洗浄剤によって表面を清浄化しても良い。
【００４３】
その後、上部配線１０と上部配線１０上の酸化膜１６を覆うようにバリア層２０を形成する（図１３）。バリア層は第１バリア層１１、第２バリア層１２、および金１３の積層構造が通例である。
【００４４】
ここで、特に、金１３はバリア層の酸化防止層であり半田材料との濡れ性を確保するための層である。また、第２バリア層１２は、主たる半田材料の拡散バリア材であり、主にはＮｉやＮｉ合金が使われる。具体的には、第２バリア層はスパッタ法などで形成し、３５０〜７００ｎｍ程度の膜厚のＮｉが好適である。また、第１バリア層は、第２バリア層と上部配線１０の材料の拡散反応を抑止する目的の層であり、主にＴｉやＴｉ合金、ＴｉＮなどが使われる。
【００４５】
最後に、半田２１をバリア層２０上に接合すると、図１４（図１の再掲）に示す縦型ＭＯＳＦＥＴ構造が完成し、半田２１が外部導体２２と接続した形態で実際の電力用半導体装置として用いられる（図１５）。
【００４６】
＜バリア性の評価＞
以上の工程で製造した縦型ＭＯＳＦＥＴについて、バリア層２０の半田２１に対するバリア性の評価を行った。
【００４７】
なお、上部配線１０は純アルミニウムであり、半田２１はＳｎ-Ａｇ-Ｃｕ系鉛フリー半田とする。また、バリア層２０は、厚さ１５０ｎｍのＴｉからなる第１バリア層１１と、厚さ７００ｎｍのＮｉからなる第２バリア層１２と、厚さ２００ｎｍの金１３とする。これらの条件を共通として、上部配線１０上に上述の処理方法１〜３で酸化膜１６を形成したそれぞれの電力用半導体装置につき、２５０℃の高温状態を保持して加速劣化試験を行った。
【００４８】
まず比較のために、図１７にその断面構造を示す従来の電力用半導体装置に２５０℃の加速劣化試験を行った。この電力用半導体装置は、酸化膜１６を上部配線上に形成しない他は図１の電力用半導体装置と同じ構成であり、各部の材料は上述の条件を適用している。その結果、バリア層２０の劣化時間は６０分であった。試験後の状態は図１８に示すとおり、領域１４で金１３や第２バリア層１２に半田が拡散しており、特に上部配線１０の側壁段差部分の領域１５では、半田が第１バリア層１１を越えて上部配線１０に拡散している。
【００４９】
次に、処理方法１により上部配線１０表面に酸化膜１６が形成された図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法１では、純アルミニウムの上部配線１０を温水に浸漬し、上部配線１０の表面にアルミ酸化膜１６を厚さ１００ｎｍで形成している。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は２００分であり、劣化後の状態は図１６のようになった。
【００５０】
次に、処理方法２により上部配線１０表面に酸化膜１６を形成した図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法２では、純アルミニウムの上部配線１０を温水に浸漬し、上部配線１０の表面にアルミ酸化膜１６を厚さ１００ｎｍで形成した後、３５０℃の減圧酸素雰囲気中で５分間の加熱処理を施した。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は４００分以上であった。
【００５１】
最後に、処理方法３により上部配線１０表面に酸化膜１６を形成した図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法３では、純アルミニウムの上部配線１０に薄酢酸の酸洗処理を施して粗面化した後、大気圧オゾンを１０分、２００℃の条件で照射することにより、上部配線１０の表面にアルミ酸化膜を３０ｎｍ形成している。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は４００分以上であった。
【００５２】
いずれのケースにおいても、高温状態を経るにつれて上部配線１０の側壁部分でバリア層２０が薄くなり、半田の拡散によってバリア層２０が半田と反応して消失するような劣化挙動を示す。しかし、上部配線１０の少なくとも側壁に酸化膜１６を形成することによって、酸化膜１６が半田に対する上部配線１０のバリア層となるため、バリア性能が高まっている。
【００５３】
以上の説明では、上部配線１０の少なくとも側壁に形成する変質膜として酸化膜１６を示したが、酸化膜１６の代わりに窒化膜など、他の形態の変質膜を用いても良い。窒化膜は、上部配線１０にプラズマ窒化処理等を施して形成することが可能である。
【００５４】
＜効果＞
本発明の第１の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第１の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜１６と、上部配線１０及び酸化膜１６上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５５】
本発明の第２の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第２の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、上部配線１０を変質させて部分的に形成された変質膜と、上部配線１０及び前記変質膜上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、前記変質膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５６】
また、本発明の第２の電力用半導体装置において、前記変質膜は上部配線１０の酸化膜または窒化膜であるので、上部配線１０の酸化膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５７】
また、上部配線１０はアルミまたはアルミ合金であり、酸化膜１６はアルミ酸化物を含むので、このような構成の酸化膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５８】
また、酸化膜１６の厚みを１０〜２００ｎｍとすることにより、上部配線１０自体の抵抗を増加させないような手法で形成しつつ、半田２１に対するバリア性を向上させることが出来る。
【００５９】
本発明の電力用半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本発明の電力用半導体装置の製造方法は、（ａ）段差を有する絶縁膜９を形成する工程と、（ｂ）絶縁膜９の前記段差を覆って上部配線１０を形成する工程と、（ｃ）上部配線１０の表面に酸化膜１６を形成する工程と、（ｄ）前記段差の上面に対応する上部配線１０の表面から酸化膜１６を除去する工程と、（ｅ）上部配線１０及び酸化膜１６上にバリア層２０を形成する工程とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能の高い電力用半導体装置となる。
【００６０】
また、前記工程（ｂ）はアルミまたはアルミ合金で上部配線１０を形成する工程であり、前記工程（ｃ）は、上部配線１０を温水浸漬することにより酸化膜１６を形成する工程であるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能の高い電力用半導体装置となる。
【００６１】
また、本発明の電力用半導体装置の製造方法は、（ｆ）前記工程（ｃ）と前記工程（ｄ）の間に、酸素雰囲気中で前記酸化膜１６を熱処理する工程をさらに備えるので、酸化膜を緻密化することが出来る。
【００６２】
あるいは、前記工程（ｂ）はアルミまたはアルミ合金で上部配線１０を形成する工程であり、前記工程（ｃ）は、酸素ガス中に紫外線を導入して発生させたオゾンに上部配線１０を晒すことにより酸化膜１６を形成する工程であるので、強固なアルミ酸化膜を形成することが出来る。
【００６３】
また、前記工程（ｂ）では、スパッタ法または蒸着法で上部配線１０を形成することが可能である。
【符号の説明】
【００６４】
１ ＳｉＣ基板、２ ＳｉＣドリフト層、３ ベース領域、４ ソース領域、５ ゲート絶縁膜、６ ゲート電極、７ ソース電極接合部、８ ドレイン電極、９ 絶縁膜、１０ 上部配線、１１ 第１バリア層、１２ 第２バリア層、１３ 金、１４ 半田が拡散したバリア層、１５ 半田と上部配線の反応領域、１６ 酸化膜、２０ バリア層、２１ 半田、２２ 外部電極、３０，３１ 注入マスク。
【技術分野】
【０００１】
本発明は電力用半導体装置に関し、特に、上部電極を半田で外部導体に接続するための接合構造に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）基板上に形成した電力用半導体素子の一つであるパワーＭＯＳＦＥＴ構造では、ゲート電極と絶縁膜からなる碁盤格子状の段差構造の上を覆うように、上部配線が形成されている（特許文献１参照）。
【０００３】
こうしたパワーＭＯＳＦＥＴを制御機器等に活用するためには、上部配線を外部電極と接続する必要がある。上部配線と外部端子の接続には、一般にワイヤーボンド等が用いられるが、大電流を流す電力用半導体素子では広い接合面積を確保することが望ましいことから、半田により直接接合する方法が知られている（特許文献２参照）。
【０００４】
通常、上部配線と外部電極の接合部材として鉛フリーの半田が用いられている。半田接合では温度を上げる工程があり、また、電力用半導体素子を流れる電流が大きく、配線中の電流密度が高くなると、動作時に２００℃前後の高温になる場合がある。この際、半田に使われている元素は上部配線の金属に拡散する性質のあることが分かっており、この現象が素子特性の劣化原因となる。そのため、半田の拡散を防止するバリア層構造が実用されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１９４１２７号公報
【特許文献２】特開２００８−１８２０７４号公報
【特許文献３】特開２００１−６８３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実際のパワーＭＯＳＦＥＴ構造では、段差状に形成されてほぼ垂直な側面を持つ絶縁膜の上に上部配線が形成される場合がある。この上部配線上に半田拡散防止のためのバリア層を形成すると、段差被覆性が不足するために、側壁部分のバリア層厚が薄くなったり、場合によっては、バリア層の段差側壁底部においてくびれが発生してしまうことがあった。このバリア層上に半田が接合されると、高温状態と低温状態を繰り返すヒートサイクル試験や高温での長時間動作等を経るうちに半田がバリア層を拡散してしまう。やがて半田は優先的にバリア層の薄い部分から上部配線に到達して反応化合物を形成し、素子特性を劣化させてしまうという問題があった。
【０００７】
本発明は、上述の問題点に鑑みてなされたものであり、信頼性の高い外部電極との接続構造を有する電力用半導体装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の電力用半導体装置は、段差を有する絶縁膜と、前記絶縁膜の前記段差を覆って形成された上部配線と、前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える。
【発明の効果】
【０００９】
本発明の第１の電力用半導体装置は、絶縁膜の段差を覆って形成された上部配線と、前記上部配線上の少なくとも段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜とを備えるので、上部配線上に形成されたバリア層が段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田と反応して消失する場合でも、酸化膜が半田に対する上部配線のバリア層となり、バリア性能が高まる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る電力用半導体装置の断面模式図である。
【図２】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図３】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図４】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図５】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図６】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図７】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図８】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図９】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１０】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１１】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１２】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１３】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１４】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１５】実施の形態１に係る電力用半導体装置の製造工程を示す断面模式図である。
【図１６】実施の形態１に係る電力用半導体装置において半田の拡散が生じた状態を示す断面模式図である。
【図１７】従来の電力用半導体装置の断面模式図である。
【図１８】従来の電力用半導体装置において半田の拡散が生じた状態を示す断面模式図である。
【発明を実施するための形態】
【００１１】
本明細書では半導体の導電型について、第１導電型をｎ型、第２導電型をｐ型として説明するが、その逆であっても良い。
【００１２】
（実施の形態１）
＜構成＞
図１は、本発明の実施の形態１に係る電力用半導体装置である縦型ＭＯＳＦＥＴの単位構造を示す断面模式図である。本実施の形態の電力用半導体装置は、図１に示す単位構造が前後左右に繰り返して形成され、この繰り返し構造において、ゲート電極６と絶縁膜９を含むゲート構造は基板側主面に対して碁盤格子状の段差構造を形成する。
【００１３】
この縦型ＭＯＳＦＥＴでは、４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１の第１の主面（（０００１）面）上に、ｎ型のＳｉＣドリフト層２が形成されている。ＳｉＣドリフト層２の表面側において所定幅だけ離間した２つの領域には、第１不純物であるアルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のベース領域３がそれぞれ形成されている。ベース領域３の表層部には、第２不純物である窒素（Ｎ）をｎ型不純物として含有するｎ型のソース領域４が、ベース領域３より浅く形成されている。
【００１４】
ベース領域３とソース領域４を含むＳｉＣドリフト層２の表面側には、ソース領域４の表面側の一部を除いて、酸化珪素で構成されるゲート絶縁膜５が形成されている。さらに、一対のソース領域４間の領域を含む部位に対向するゲート絶縁膜５上の位置には、ゲート電極６が形成されている。そして、ゲート絶縁膜５とゲート電極６の上には絶縁膜９が形成されている。
【００１５】
また、ゲート絶縁膜５が形成されていないソース領域４及びベース領域３の表面にはソース電極接合部７が形成されている。また、ＳｉＣ基板１の第一の主面と反対側の第二の主面、すなわち裏面側には、ドレイン電極８が形成されている。
【００１６】
ここで、ゲート絶縁膜５、ゲート電極６および絶縁膜９からなるゲート構造は、ＳｉＣドリフト層２上に碁盤格子上の段差構造を形成しており、段差幅は数〜十数μｍ、段差の高さは１〜２μｍ程度である。ここで、段差側壁はＳｉＣドリフト層２表面に対して少なくとも７０度以上、あるいはレイアウト設計によっては８０度以上になるように形成されるので、この段差構造上に上部配線やバリア層を形成する際に段差被覆性が不足し、側壁部分の付着膜厚は他の部分に比べて極端に薄くなる。
【００１７】
ソース電極接合部７と絶縁膜９の上には、ゲート構造の凸状段差を覆うように上部配線１０が形成されるので、上部配線１０にもゲート構造の凸状段差に従い凸状段差が形成される。そして、少なくとも上部配線１０の凸状段差の側壁には、上部配線１０を変質させた変質膜としての酸化膜１６が形成される。
【００１８】
上部配線１０と酸化膜１６上にはバリア層２０が形成される。バリア層２０は、外部電極との接合材となる半田が上部配線１０に拡散することを防ぐためのものである。
【００１９】
図１に例示するバリア層２０は、第１バリア層１１と第２バリア層１２、さらに半田の濡れ性を確保するための金１３の積層構造である。以上の構造を広く覆うように半田２１が形成されており、半田２１と外部導体（後述の図１５の外部導体２２を参照）が直接接合されている。
【００２０】
図１において、ベース領域３のうちゲート絶縁膜５を介してゲート電極６と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、ＳｉＣドリフト層２の表層部でイオン注入されていない領域とソース領域４との間の当該チャネル領域の長さをチャネル長という。
【００２１】
＜動作＞
次に、図１に示す縦型ＭＯＳＦＥＴの動作を簡単に説明する。
【００２２】
図１に示す縦型ＭＯＳＦＥＴのゲート電極６に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、ｎ型のソース領域４とｎ型のＳｉＣドリフト層２との間にキャリアである電子が流れる経路が形成される。ソース領域４からＳｉＣドリフト層２へ流れ込む電子は、ドレイン電極８に印加されるプラス電圧により形成される電界に従ってＳｉＣドリフト層２およびＳｉＣ基板１を経由してドレイン電極８に到達する。したがって、ゲート電極６にプラス電圧を印加することにより、ドレイン電極８からソース電極接合部７を介して上部配線１０に電流が流れる。この状態をオン状態と呼ぶ。
【００２３】
チャネル長が短くチャネル領域の電子の移動度が高いほどチャネル領域の抵抗は低くなり、チャネル領域の抵抗が低下するほど縦型ＭＯＳＦＥＴのオン抵抗が低減する。
【００２４】
反対に、ゲート電極６に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極８からソース電極７０に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極８に印加されるプラスの電圧の影響を受け、ＳｉＣドリフト層２とベース領域３との間のｐｎ接合から空乏層が伸びる。このｐｎ接合からベース領域３側に向けて伸びた空乏層がソース領域４に達するとパンチスルー破壊が発生する。しかし、本実施の形態においては、ベース領域３の不純物濃度をパンチスルー破壊が発生しないよう１×１０17ｃｍ-3以上に、かつイオン注入による炭化珪素結晶の品質低下を招くほど高くないように１×１０19ｃｍ-3以下に設定する。
【００２５】
＜製造工程＞
次に、図２〜図１４を用いて図１の縦型ＭＯＳＦＥＴの製造方法を説明する。図２〜図１４は、図１に示す縦型ＭＯＳＦＥＴの各製造工程における断面模式図である。
【００２６】
まず、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗のＳｉＣ基板１の表面上に、化学気相堆積（Chemical Vapor Deposition：ＣＶＤ）法によりＳｉＣドリフト層２をエピタキシャル成長する（図２）。ｎ型不純物濃度は１×１０15ｃｍ-3〜１×１０17ｃｍ-3、厚さは５〜５０μｍとする。
【００２７】
次に、ＳｉＣドリフト層２の表面に選択的に第１注入マスク３０を形成し、第１注入マスク３０を用いてＳｉＣドリフト層２にｐ型の第１不純物であるＡｌをイオン注入する（図３）。このとき、Ａｌをイオン注入する深さはＳｉＣドリフト層２の厚さを超えない０．５〜３μｍ程度とし、イオン注入するＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲でＳｉＣドリフト層２のｎ型不純物濃度より多いものとする。こうして、ＳｉＣドリフト層２内のＡｌがイオン注入された領域のうちｐ型を示す領域がベース領域３となる。
【００２８】
次に、第１注入マスク３０を除去してからＳｉＣドリフト層２の表面に第２注入マスク３１を選択的に形成し、第２注入マスク３１を用いてＳｉＣドリフト層２の表面に、ｎ型の第２不純物であるＮをイオン注入する（図４）。このとき、Ｎがイオン注入される深さはベース領域３の厚さより浅いものとし、イオン注入したＮの不純物濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲でベース領域３のｐ型不純物濃度より多いものとする。こうして、ＳｉＣドリフト層２内のＮが注入された領域のうちｎ型を示す領域がソース領域４となる。
【００２９】
次に、第２注入マスク３１を除去してから、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う（図５）。このアニールにより、ベース領域３やソース領域４に注入されているＮ、Ａｌイオンを活性化させる。
【００３０】
つづいて、ソース領域４、ベース領域３を含むＳｉＣドリフト層２の表面を熱酸化して、所望の厚みのゲート絶縁膜５を形成する（図６）。
【００３１】
次に、ゲート絶縁膜５の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６を形成する（図７）。ゲート電極６は、２つのベース領域３に挟まれたＳｉＣドリフト層２、チャネル領域となるベース領域３及びソース領域４の一部と対向する位置に形成する。
【００３２】
その後、全体を覆うようにしてゲート絶縁膜５とゲート電極６上に絶縁膜９をＣＶＤ法により形成する（図８）。
【００３３】
次いで、ゲート電極６の周辺以外の絶縁膜９とゲート絶縁膜５を連続して除去し、除去した領域にソース領域４と電気的に接続されるソース電極接合部７を形成する。ソース電極接合部７にはニッケルとシリコンの合金などが用いられ、チャネル領域にならないベース領域３とソース領域４の上に形成される。また、ＳｉＣ基板１の裏面側にドレイン電極８を形成する（図９）。ドレイン電極８の材料には、ニッケル、シリコン、シリコンの合金層、又はチタンとニッケルの積層膜などを用いることができる。
【００３４】
さらに、碁盤格子状の段差構造をもつ絶縁膜９を跨いでソース電極接合部７に接続する上部配線１０を形成する（図１０）。上部配線１０はアルミやアルミ合金などからなり、本実施の形態ではメッキ法やＣＶＤ法以外のスパッタ法や真空蒸着などで形成する。また、アルミ合金形成前にチタンなどの層を形成した積層膜を用いることもできる。上部配線１０は、材料の電気抵抗が低い方が望ましく、膜厚は１〜５μｍ程度が適当である。
【００３５】
その後、上部配線１０の上に酸化膜１６を形成する（図１１）。アルミ製の上部配線１０上に酸化膜１６を形成する方法としては、温水中での湿式酸化プロセス（温水浸漬）が好適である。この際形成される酸化膜はベーマイトという構造を持つことが知られている。さらに、酸化膜１６を緻密化するために、真空中や不活性ガス中での熱処理を行うこともできる。また、これとは別に、酸化雰囲気中（酸素ガスやオゾン雰囲気）で加熱することによる乾式酸化や、酸素を含むプラズマに晒すことによるプラズマ酸化によっても形成することができる。この場合は、一般に強固なアルミ酸化膜が極薄く形成される。
【００３６】
以下に、代表的な酸化膜の形成方法を示す。処理方法１は温水浸漬であり、７５℃以上９５℃以下の純水中に、２分以上１０分以下上部配線１０を浸す。この場合、特に８５℃の条件で、上部配線１０のアルミ表面に均質な酸化膜が形成され、酸化膜の膜厚は５０〜１００ｎｍであった。
【００３７】
処理方法２は、温水浸漬の後に熱酸化を行うものである。処理方法１と同一条件で温水浸漬を行った後、酸素雰囲気中でランプアニールを行う。ランプアニールの条件は１００℃以上４００℃以下、３０秒以上５分以下とした。熱酸化により、温水酸化膜中の水分が抜け、酸化膜の緻密化が認められた。
【００３８】
処理方法３は、ＵＶオゾン酸化である。酸素ガス中に紫外線を導入しオゾンを発生させ、オゾンに上部配線１０を晒す方法である。温度条件は１００℃以上２００℃以下とし、晒す時間は２分以上１０分以下とした。この方法によれば、１つの工程で水分がなく緻密な酸化膜が形成された。形成した酸化皮膜の膜厚は、１０〜２０ｎｍであった。なお、この方法では、厚いアルミ酸化膜を形成することは困難であるが、予めアルミ表面を酸などで僅かに蝕刻し粗面化しておくことで、実質の酸化膜厚を３０〜５０ｎｍ程度にすることができる。
【００３９】
また、酸化膜１６の形成方法として、異種酸化膜を被着形成することもできるが、一般には高価な新たな成膜装置が必要となるため、コスト的には、上述の処理方法１〜３のいずれかが望ましい。
【００４０】
酸化膜１６は、半田に対するバリア性の向上に効果的であり、上部配線１０自体の抵抗を増加させないような手法で形成するという観点から、膜厚は１０〜２００ｎｍ程度が好都合である。より好ましくは、５０〜１００ｎｍ程度である。また、過剰な酸化は上部配線１０自体の抵抗を増加させてしまうため、４００℃以上で熱酸化しない方が良い。
【００４１】
こうして酸化膜１６を形成した後、上部配線１０と後工程で接続する外部導体との導通を確保するために、上部配線１０および酸化膜１６の上部を切除し、上部配線１０の一部を露出させる（図１２）。この工程は機械研磨の他、スパッタリング装置や反応性イオンエッチング装置などで行うことができる。スパッタリング装置や反応性イオンエッチング装置を用いた場合は、上部配線１０の段差側壁部分にのみ酸化膜１６が残され、それ以外の酸化膜１６は全て除去される。よって、段差底部でのバリア性をより高めるためには、機械研磨法を用いて段差上部の酸化膜１６のみを除去する方が良い。
【００４２】
この工程での代表的な研磨量は、５００ｎｍから２．０μｍ程度である。面内のウエハの平坦性などの条件から全面を均一に研磨するためには、約１．０μｍの研磨量が好適と考えられる。なお、研磨後には、適当な洗浄剤によって表面を清浄化しても良い。
【００４３】
その後、上部配線１０と上部配線１０上の酸化膜１６を覆うようにバリア層２０を形成する（図１３）。バリア層は第１バリア層１１、第２バリア層１２、および金１３の積層構造が通例である。
【００４４】
ここで、特に、金１３はバリア層の酸化防止層であり半田材料との濡れ性を確保するための層である。また、第２バリア層１２は、主たる半田材料の拡散バリア材であり、主にはＮｉやＮｉ合金が使われる。具体的には、第２バリア層はスパッタ法などで形成し、３５０〜７００ｎｍ程度の膜厚のＮｉが好適である。また、第１バリア層は、第２バリア層と上部配線１０の材料の拡散反応を抑止する目的の層であり、主にＴｉやＴｉ合金、ＴｉＮなどが使われる。
【００４５】
最後に、半田２１をバリア層２０上に接合すると、図１４（図１の再掲）に示す縦型ＭＯＳＦＥＴ構造が完成し、半田２１が外部導体２２と接続した形態で実際の電力用半導体装置として用いられる（図１５）。
【００４６】
＜バリア性の評価＞
以上の工程で製造した縦型ＭＯＳＦＥＴについて、バリア層２０の半田２１に対するバリア性の評価を行った。
【００４７】
なお、上部配線１０は純アルミニウムであり、半田２１はＳｎ-Ａｇ-Ｃｕ系鉛フリー半田とする。また、バリア層２０は、厚さ１５０ｎｍのＴｉからなる第１バリア層１１と、厚さ７００ｎｍのＮｉからなる第２バリア層１２と、厚さ２００ｎｍの金１３とする。これらの条件を共通として、上部配線１０上に上述の処理方法１〜３で酸化膜１６を形成したそれぞれの電力用半導体装置につき、２５０℃の高温状態を保持して加速劣化試験を行った。
【００４８】
まず比較のために、図１７にその断面構造を示す従来の電力用半導体装置に２５０℃の加速劣化試験を行った。この電力用半導体装置は、酸化膜１６を上部配線上に形成しない他は図１の電力用半導体装置と同じ構成であり、各部の材料は上述の条件を適用している。その結果、バリア層２０の劣化時間は６０分であった。試験後の状態は図１８に示すとおり、領域１４で金１３や第２バリア層１２に半田が拡散しており、特に上部配線１０の側壁段差部分の領域１５では、半田が第１バリア層１１を越えて上部配線１０に拡散している。
【００４９】
次に、処理方法１により上部配線１０表面に酸化膜１６が形成された図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法１では、純アルミニウムの上部配線１０を温水に浸漬し、上部配線１０の表面にアルミ酸化膜１６を厚さ１００ｎｍで形成している。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は２００分であり、劣化後の状態は図１６のようになった。
【００５０】
次に、処理方法２により上部配線１０表面に酸化膜１６を形成した図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法２では、純アルミニウムの上部配線１０を温水に浸漬し、上部配線１０の表面にアルミ酸化膜１６を厚さ１００ｎｍで形成した後、３５０℃の減圧酸素雰囲気中で５分間の加熱処理を施した。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は４００分以上であった。
【００５１】
最後に、処理方法３により上部配線１０表面に酸化膜１６を形成した図１に示す構造の電力用半導体装置に同様の試験を行った。処理方法３では、純アルミニウムの上部配線１０に薄酢酸の酸洗処理を施して粗面化した後、大気圧オゾンを１０分、２００℃の条件で照射することにより、上部配線１０の表面にアルミ酸化膜を３０ｎｍ形成している。このような構造の電力用半導体装置に２５０℃の加速劣化試験を行うと、バリア層２０の劣化時間は４００分以上であった。
【００５２】
いずれのケースにおいても、高温状態を経るにつれて上部配線１０の側壁部分でバリア層２０が薄くなり、半田の拡散によってバリア層２０が半田と反応して消失するような劣化挙動を示す。しかし、上部配線１０の少なくとも側壁に酸化膜１６を形成することによって、酸化膜１６が半田に対する上部配線１０のバリア層となるため、バリア性能が高まっている。
【００５３】
以上の説明では、上部配線１０の少なくとも側壁に形成する変質膜として酸化膜１６を示したが、酸化膜１６の代わりに窒化膜など、他の形態の変質膜を用いても良い。窒化膜は、上部配線１０にプラズマ窒化処理等を施して形成することが可能である。
【００５４】
＜効果＞
本発明の第１の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第１の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜１６と、上部配線１０及び酸化膜１６上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５５】
本発明の第２の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第２の電力用半導体装置は、段差を有する絶縁膜９と、絶縁膜９の前記段差を覆って形成された上部配線１０と、上部配線１０上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、上部配線１０を変質させて部分的に形成された変質膜と、上部配線１０及び前記変質膜上に形成され、半田２１により外部導体２２と接合するバリア層２０とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、前記変質膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５６】
また、本発明の第２の電力用半導体装置において、前記変質膜は上部配線１０の酸化膜または窒化膜であるので、上部配線１０の酸化膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５７】
また、上部配線１０はアルミまたはアルミ合金であり、酸化膜１６はアルミ酸化物を含むので、このような構成の酸化膜が半田２１に対する上部配線１０のバリア層となり、バリア性能が高まる。
【００５８】
また、酸化膜１６の厚みを１０〜２００ｎｍとすることにより、上部配線１０自体の抵抗を増加させないような手法で形成しつつ、半田２１に対するバリア性を向上させることが出来る。
【００５９】
本発明の電力用半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本発明の電力用半導体装置の製造方法は、（ａ）段差を有する絶縁膜９を形成する工程と、（ｂ）絶縁膜９の前記段差を覆って上部配線１０を形成する工程と、（ｃ）上部配線１０の表面に酸化膜１６を形成する工程と、（ｄ）前記段差の上面に対応する上部配線１０の表面から酸化膜１６を除去する工程と、（ｅ）上部配線１０及び酸化膜１６上にバリア層２０を形成する工程とを備えるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能の高い電力用半導体装置となる。
【００６０】
また、前記工程（ｂ）はアルミまたはアルミ合金で上部配線１０を形成する工程であり、前記工程（ｃ）は、上部配線１０を温水浸漬することにより酸化膜１６を形成する工程であるので、上部配線１０上に形成されたバリア層２０が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田２１と反応して消失する場合でも、酸化膜１６が半田２１に対する上部配線１０のバリア層となり、バリア性能の高い電力用半導体装置となる。
【００６１】
また、本発明の電力用半導体装置の製造方法は、（ｆ）前記工程（ｃ）と前記工程（ｄ）の間に、酸素雰囲気中で前記酸化膜１６を熱処理する工程をさらに備えるので、酸化膜を緻密化することが出来る。
【００６２】
あるいは、前記工程（ｂ）はアルミまたはアルミ合金で上部配線１０を形成する工程であり、前記工程（ｃ）は、酸素ガス中に紫外線を導入して発生させたオゾンに上部配線１０を晒すことにより酸化膜１６を形成する工程であるので、強固なアルミ酸化膜を形成することが出来る。
【００６３】
また、前記工程（ｂ）では、スパッタ法または蒸着法で上部配線１０を形成することが可能である。
【符号の説明】
【００６４】
１ ＳｉＣ基板、２ ＳｉＣドリフト層、３ ベース領域、４ ソース領域、５ ゲート絶縁膜、６ ゲート電極、７ ソース電極接合部、８ ドレイン電極、９ 絶縁膜、１０ 上部配線、１１ 第１バリア層、１２ 第２バリア層、１３ 金、１４ 半田が拡散したバリア層、１５ 半田と上部配線の反応領域、１６ 酸化膜、２０ バリア層、２１ 半田、２２ 外部電極、３０，３１ 注入マスク。
【特許請求の範囲】
【請求項１】
段差を有する絶縁膜と、
前記絶縁膜の前記段差を覆って形成された上部配線と、
前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、
前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える、
電力用半導体装置。
【請求項２】
段差を有する絶縁膜と、
前記絶縁膜の前記段差を覆って形成された上部配線と、
前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、前記上部配線を変質させて部分的に形成された変質膜と、
前記上部配線及び前記変質膜上に形成され、半田により外部導体と接合するバリア層とを備える、
電力用半導体装置。
【請求項３】
前記変質膜は前記上部配線の酸化膜または窒化膜である、請求項２に記載の電力用半導体装置。
【請求項４】
前記上部配線はアルミまたはアルミ合金であり、
前記酸化膜はアルミ酸化物を含む、
請求項１又は３に記載の電力用半導体装置。
【請求項５】
前記酸化膜は厚みが１０〜２００ｎｍである、
請求項１，３，４のいずれかに記載の電力用半導体装置。
【請求項６】
（ａ）段差を有する絶縁膜を形成する工程と、
（ｂ）前記絶縁膜の前記段差を覆って上部配線を形成する工程と、
（ｃ）前記上部配線の表面に酸化膜を形成する工程と、
（ｄ）前記段差の上面に対応する前記上部配線の表面から前記酸化膜を除去する工程と、
（ｅ）前記上部配線及び前記酸化膜上にバリア層を形成する工程とを備える、
電力用半導体装置の製造方法。
【請求項７】
前記工程（ｂ）はアルミまたはアルミ合金で上部配線を形成する工程であり、
前記工程（ｃ）は、前記上部配線を温水浸漬することにより前記酸化膜を形成する工程である、
請求項６に記載の電力用半導体装置の製造方法。
【請求項８】
（ｆ）前記工程（ｃ）と前記工程（ｄ）の間に、酸素雰囲気中で前記酸化膜を熱処理する工程をさらに備える、
請求項７に記載の電力用半導体装置の製造方法。
【請求項９】
前記工程（ｂ）はアルミまたはアルミ合金で上部配線を形成する工程であり、
前記工程（ｃ）は、酸素ガス中に紫外線を導入して発生させたオゾンに前記上部配線を晒すことにより前記酸化膜を形成する工程である、
請求項６に記載の電力用半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）は、スパッタ法または蒸着法で上部配線を形成する工程である、
請求項６〜９のいずれかに記載の電力用半導体装置の製造方法。
【請求項１】
段差を有する絶縁膜と、
前記絶縁膜の前記段差を覆って形成された上部配線と、
前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、
前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える、
電力用半導体装置。
【請求項２】
段差を有する絶縁膜と、
前記絶縁膜の前記段差を覆って形成された上部配線と、
前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、前記上部配線を変質させて部分的に形成された変質膜と、
前記上部配線及び前記変質膜上に形成され、半田により外部導体と接合するバリア層とを備える、
電力用半導体装置。
【請求項３】
前記変質膜は前記上部配線の酸化膜または窒化膜である、請求項２に記載の電力用半導体装置。
【請求項４】
前記上部配線はアルミまたはアルミ合金であり、
前記酸化膜はアルミ酸化物を含む、
請求項１又は３に記載の電力用半導体装置。
【請求項５】
前記酸化膜は厚みが１０〜２００ｎｍである、
請求項１，３，４のいずれかに記載の電力用半導体装置。
【請求項６】
（ａ）段差を有する絶縁膜を形成する工程と、
（ｂ）前記絶縁膜の前記段差を覆って上部配線を形成する工程と、
（ｃ）前記上部配線の表面に酸化膜を形成する工程と、
（ｄ）前記段差の上面に対応する前記上部配線の表面から前記酸化膜を除去する工程と、
（ｅ）前記上部配線及び前記酸化膜上にバリア層を形成する工程とを備える、
電力用半導体装置の製造方法。
【請求項７】
前記工程（ｂ）はアルミまたはアルミ合金で上部配線を形成する工程であり、
前記工程（ｃ）は、前記上部配線を温水浸漬することにより前記酸化膜を形成する工程である、
請求項６に記載の電力用半導体装置の製造方法。
【請求項８】
（ｆ）前記工程（ｃ）と前記工程（ｄ）の間に、酸素雰囲気中で前記酸化膜を熱処理する工程をさらに備える、
請求項７に記載の電力用半導体装置の製造方法。
【請求項９】
前記工程（ｂ）はアルミまたはアルミ合金で上部配線を形成する工程であり、
前記工程（ｃ）は、酸素ガス中に紫外線を導入して発生させたオゾンに前記上部配線を晒すことにより前記酸化膜を形成する工程である、
請求項６に記載の電力用半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）は、スパッタ法または蒸着法で上部配線を形成する工程である、
請求項６〜９のいずれかに記載の電力用半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−２４８７８１（Ｐ２０１２−２４８７８１Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１２１３３５（Ｐ２０１１−１２１３３５）
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]