半導体装置およびその製造方法、表示装置ならびに電子機器
【課題】信頼性を向上させることが可能な半導体装置等を提供する。
【解決手段】半導体装置は、下層側の第１導電体部および上層側の第２導電体部と、第１の導電体部と第２の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第１導電体部と第２導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。
【解決手段】半導体装置は、下層側の第１導電体部および上層側の第２導電体部と、第１の導電体部と第２の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第１導電体部と第２導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、導電体部同士を電気的に接続するコンタクト部を有する半導体装置およびその製造方法、ならびにそのような半導体装置（半導体回路部）を備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
従来、例えば液晶素子や有機ＥＬ（Electro Luminescence）素子の様々なタイプの表示素子を用いた表示装置が開発されている。このような表示装置では一般に、複数の画素を有する表示領域（有効表示領域）の外縁（外周）に位置する額縁領域（非表示領域）に、周辺回路が配設されている。また、これらの各画素内の画素回路や周辺回路は、半導体装置（薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）等の半導体素子）を用いて構成されている。このような半導体装置（半導体回路部）では一般に、絶縁体層（誘電体層）中に、導電体部同士を電気的に接続するためのコンタクト部が形成されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２４２４３３号公報
【特許文献２】特開平１１−１２５８３１号公報
【特許文献３】特開２００２−９８９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記したコンタクト部において、断線（接続不良）や抵抗値（コンタクト抵抗）の増大が発生すると、電気的接続性が低下し、製造の際の歩留りが悪化してしまう。したがって、このコンタクト部における電気的接続を従来よりも確実に行い、信頼性を向上させることを可能とする手法の提案が望まれる。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を向上させることが可能な半導体装置およびその製造方法、表示装置ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、下層側の第１導電体部および上層側の第２導電体部と、第１の導電体部と第２の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第１導電体部と第２導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。
【０００７】
本開示の半導体装置の製造方法は、基板上に第１導電体部を形成する工程と、第１導電体部上に厚膜状の絶縁体層を形成する工程と、絶縁体層にテーパ角が鋭角である貫通孔を形成する工程と、第１導電体部と電気的に接続されたコンタクト部を、貫通孔の内面形状に倣うようにして形成する工程と、絶縁体層上に、コンタクト部を介して第１導電体部と電気的に接続された第２導電体部を形成する工程とを含むようにしたものである。
【０００８】
本開示の表示装置は、表示部と、上記本開示の半導体装置（半導体回路部）とを備えたものである。
【０００９】
本開示の電子機器は、上記本開示の表示装置を備えたものである。
【００１０】
本開示の半導体装置およびその製造方法、表示装置ならびに電子機器では、第１導電体部と第２導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣うように形成される。これにより、絶縁体層が厚膜状であっても、コンタクト部の貫通孔内面への被覆性が向上し、このコンタクト部における断線（接続不良）や抵抗値（コンタクト抵抗）の増大が抑えられる。
【発明の効果】
【００１１】
本開示の半導体装置およびその製造方法、表示装置ならびに電子機器によれば、第１導電体部と第２導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣って形成されるようにしたので、絶縁体層が厚膜状であっても、コンタクト部における断線や抵抗値の増大を抑えることができる。よって、コンタクト部における電気的接続をより確実に行うことができ、信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】タッチセンサ付きの表示装置の動作原理を説明するための図であり、指非接触時の状態を示す図である。
【図２】タッチセンサ付きの表示装置の動作原理を説明するための図であり、指接触時の状態を示す図である。
【図３】タッチセンサ付きの表示装置の動作原理を説明するための図であり、タッチセンサの駆動信号および検出信号の波形の一例を示す図である。
【図４】本開示の一実施の形態に係る半導体装置（半導体回路部）を備えた表示装置（タッチセンサ付きの表示装置）の概略構成例を表す断面図である。
【図５】図４に示した表示装置の要部（共通電極およびセンサ用検出電極）の一構成例を示す斜視図である。
【図６】図４に示した表示装置における画素構造およびドライバの詳細構成の一例を表すブロック図である。
【図７】図４に示した表示装置における画素構造およびドライバの詳細構成の他の例を表すブロック図である。
【図８】図４に示した表示装置における検出回路の一例を示す回路図である。
【図９】図４に示した表示装置における詳細構成例を表す断面図である。
【図１０】図９に示したコンタクト部におけるアスペクト比およびテーパ角について説明するための模式図である。
【図１１】ポストベーク前後の平坦化膜の形状について説明するための模式断面図である。
【図１２】ハーフトーン露光を用いたコンタクト部の形成方法の一例を表す断面図である。
【図１３】コンタクト部におけるアスペクト比およびテーパ角とコンタクト抵抗との関係の一例を表す特性図である。
【図１４】比較例に係るコンタクト部の構成を表す断面図である。
【図１５】コンタクト部におけるテーパ角とコンタクト不良率との関係の一例等を表す特性図である。
【図１６】柱状スペーサとコンタクト部との距離とコンタクト部に印加される応力との関係の一例を表す特性図である。
【図１７】応力に起因した画質劣化についての実験例１〜３の結果を表す図である。
【図１８】実施の形態の表示装置の適用例１における（Ａ）表側から見た外観、（Ｂ）裏側から見た外観を表す斜視図である。
【図１９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２０】適用例３の外観を表す斜視図である。
【図２１】適用例４の外観を表す斜視図である。
【図２２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１３】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．タッチセンサ付き表示装置におけるタッチ検出方式の基本原理
２．実施の形態（コンタクト部のテーパ角が鋭角であるタッチセンサ付き表示装置の例）
３．適用例（表示装置の電子機器への適用例）
４．変形例（表示装置以外の半導体装置への適用例等）
【００１４】
＜タッチ検出方式の基本原理＞
最初に図１〜図３を参照して、以下の実施の形態に係る表示装置（タッチセンサ付きの表示装置）における、タッチ検出方式の基本原理について説明する。このタッチ検出方式は、静電容量型タッチセンサとして具現化されるものであり、例えば図１（Ａ）に示したように、誘電体Ｄｉを挟んで互いに対向配置された一対の電極（駆動電極Ｅ１および検出電極Ｅ２）を用い、容量素子を構成する。この構造は、図１（Ｂ）に示した等価回路として表される。駆動電極Ｅ１、検出電極Ｅ２および誘電体Ｄｉによって、容量素子Ｃ１が構成される。容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓacに接続され、他端Ｐは抵抗器Ｒを介して接地されると共に、電圧検出器（検出回路）ＤＥＴに接続される。交流信号源Ｓacから駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜十数ｋＨｚ程度）の交流矩形波Ｓｇ（図３（Ｂ））を印加すると、検出電極Ｅ２（容量素子Ｃ１の他端Ｐ）に、図３（Ａ）に示したような出力波形（検出信号Ｖdet）が現れる。なお、この交流矩形波Ｓｇは、後述するコモン駆動信号Ｖcomに相当するものである。
【００１５】
指が接触（または近接）していない状態では、図１に示したように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ０が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ０のようになり、これが電圧検出器ＤＥＴによって検出される。
【００１６】
一方、指が接触（または近接）した状態では、図２に示したように、指によって形成される容量素子Ｃ２が容量素子Ｃ１に直列に追加された形となる。この状態では、容量素子Ｃ１，Ｃ２に対する充放電に伴って、それぞれ電流Ｉ１，Ｉ２が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ１のようになり、これが電圧検出器ＤＥＴによって検出される。このとき、点Ｐの電位は、容量素子Ｃ１，Ｃ２を流れる電流Ｉ１，Ｉ２の値によって定まる分圧電位となる。このため、波形Ｖ１は、非接触状態での波形Ｖ０よりも小さい値となる。電圧検出器ＤＥＴは、後述するように、検出した電圧を所定のしきい値電圧Ｖthと比較し、このしきい値電圧以上であれば非接触状態と判断する一方、しきい値電圧未満であれば接触状態と判断する。このようにして、タッチ検出が可能となる。
【００１７】
＜実施の形態＞
［表示装置１の構成］
図４は、本開示の一実施の形態に係る半導体装置（半導体回路部）を備えた表示装置（タッチセンサ付きの表示装置１）の要部断面構造を表すものである。この表示装置１は、表示素子として液晶素子を用いると共に、この液晶素子に元々備えられている電極の一部（後述する共通電極４３）および表示用駆動信号（後述するコモン駆動信号Ｖcom）を兼用して静電容量型タッチセンサを構成したものである。すなわち、表示装置１は、表示機能およびタッチセンサ機能を有している。
【００１８】
図４に示したように、この表示装置１は、画素基板２と、この画素基板２に対向して配置された対向基板４と、画素基板２と対向基板４との間に挿設された液晶層６とを備えている。
【００１９】
画素基板２は、回路基板としてのＴＦＴ基板２１と、このＴＦＴ基板２１上に形成された共通電極／センサ駆動用電極４３と、この共通電極／センサ駆動用電極４３上において絶縁層２３を介してマトリクス状に配設された複数の画素電極２２とを有する。ＴＦＴ基板２１には、各画素電極２２を駆動するための図示しない表示ドライバやＴＦＴ（薄膜トランジスタ）の他、各画素電極２２に画像信号を供給する信号線（後述するデータ線２５）や、各ＴＦＴを駆動するゲート線（後述するゲート線２６）等の配線が形成されている。ＴＦＴ基板２１にはまた、後述するタッチ検出動作を行う検出回路が形成されていてもよい。
【００２０】
共通電極／センサ用駆動電極４３（以下、単に「共通電極４３」と称する）は、各表示画素に共通の共通電極であると共に、タッチ検出動作を行うタッチセンサの一部を構成するセンサ用駆動電極としても兼用されるものであり、図１における駆動電極Ｅ１に相当する。すなわち、この共通電極４３には、交流矩形波形のコモン駆動信号Ｖcomが印加されるようになっている。このコモン駆動信号Ｖcomは、画素電極２２に印加される画素電圧とともに各表示画素の表示電圧を画定するものであるが、タッチセンサの駆動信号としても兼用されるものであり、図１の駆動信号線Ｓacから供給される交流矩形波Ｓｇに相当する。すなわち、このコモン駆動信号Ｖcomは、所定の周期ごとに極性反転するものとなっている。
【００２１】
対向基板４は、ガラス基板４１と、このガラス基板４１の一方の面に形成されたカラーフィルタ４２と、このカラーフィルタ４２の上に形成されたセンサ用検出電極（タッチ検出電極）４４とを有する。また、ガラス基板４１の他方の面には、偏光板４５が配設されている。
【００２２】
カラーフィルタ４２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したものであり、表示画素（画素電極２２）ごとにＲ、Ｇ、Ｂの３色が１組として対応付けられている。センサ用検出電極４４は、タッチセンサの一部を構成するものであり、図１における検出電極Ｅ２に相当する。
【００２３】
液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＴＮ（ツイステッドネマティック）、ＶＡ（垂直配向）、ＥＣＢ（電界制御複屈折）等の各種モードの液晶が用いられる。あるいは、ＦＦＳ（フリンジフィールドスイッチング）モードや、ＩＰＳ（インプレーンスイッチング）モード等の横電界モードの液晶を用いるようにしてもよい。
【００２４】
なお、液晶層６と画素基板２との間、および液晶層６と対向基板４との間には、それぞれ配向膜が配設され、また、画素基板２の下面側には入射側偏光板が配置されるが、ここでは図示を省略している。
【００２５】
（共通電極４３およびセンサ用検出電極４４の詳細構成例）
図５は、共通電極４３およびセンサ用検出電極４４の一構成例を斜視状態にて表したものである。この例では、共通電極４３は、図の左右方向に延在する複数のストライプ状の電極パターン（ここでは、一例としてｎ個（ｎ：２以上の整数）の共通電極４３１〜４３ｎからなる）に分割されている。各電極パターンには、共通電極ドライバ４３Ｄによってコモン駆動信号Ｖcomが順次供給され、後述するように時分割的に線順次走査駆動が行われるようになっている。一方、センサ用検出電極４４は、共通電極４３の電極パターンの延在方向と直交する方向に延びる複数のストライプ状の電極パターンから構成されている。センサ用検出電極４４の各電極パターンからは、それぞれ、検出信号Ｖdetが出力され、後述する検出回路８に入力されるようになっている。
【００２６】
（画素構造およびドライバの構成例）
図６および図７は、表示装置１における画素構造および各種ドライバの構成例を表したものである。表示装置１では、有効表示領域１０Ａ内に、ＴＦＴ素子Ｔｒと液晶素子ＬＣとを有する複数の表示画素２０（画素）がマトリクス状に配置されている。すなわち、複数の表示画素２０を有する表示部が、有効表示領域１０Ａに配設されている。各表示画素２０には、ＴＦＴ素子Ｔｒを含む画素回路が形成されている。また、この有効表示領域１０Ａの外縁（外周）に位置する額縁領域（非表示領域）１０Ｂ内には、後述する半導体装置（半導体回路部）を含む周辺回路（表示ドライバおよび検出回路８（ＤＥＴ））が配設されている。なお、図６および図７において、Ｘ軸方向が水平ライン方向（Ｈ方向，第２の方向）に対応すると共に、Ｙ軸方向が垂直ライン方向（Ｖ方向，第１の方向）に対応し、以降の他の図においても同様である。
【００２７】
図６に示した例では、額縁領域１０Ｂ内には、表示ドライバとしてのゲートドライバ２６Ｄ（走査線駆動回路）、共通電極ドライバ４３Ｄおよびデータドライバ２５Ｄ（信号線駆動回路）と、検出回路８とが配設されている。ゲートドライバ２６Ｄは、複数の表示画素２０を垂直ライン方向（Ｙ軸方向，第１の方向）に沿って順次駆動する回路である。データドライバ２５Ｄは、駆動対象の表示画素２０に対して映像信号を供給する回路である。ここで、これらのゲートドライバ２６Ｄ、共通電極ドライバ４３Ｄ、データドライバ２５Ｄおよび検出回路８が、本開示における「周辺回路」の一具体例に対応する。
【００２８】
表示画素２０には、ゲートドライバ２６Ｄに接続されたゲート線２６と、データドライバ２５Ｄに接続された信号線（データ線）２５と、共通電極ドライバ４３Ｄに接続された共通電極４３１〜４３ｎとが接続されている。共通電極ドライバ４３Ｄは、前述したように、共通電極４３１〜４３ｎに対してコモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するものである。この共通電極ドライバ４３Ｄは、例えば、シフトレジスタ４３Ｄ１と、ＣＯＭセレクト部４３Ｄ２と、レベルシフタ４３Ｄ３と、ＣＯＭバッファ４３Ｄ４とを有している。
【００２９】
シフトレジスタ４３Ｄ１は、入力パルスを順次転送するためのロジック回路である。具体的には、このシフトレジスタ４３Ｄ１に対して転送トリガーパルス（スタートパルス）を入力することにより、クロック転送を開始するようになっている。また、１フレーム期間内で複数回のスタートパルスを入力するようにした場合には、その度に転送を繰り返すことができるようになっている。なお、シフトレジスタ４３Ｄ１としては、複数個の共通電極４３１〜４３ｎをそれぞれ制御するために、各々独立した転送ロジック回路としてもよい。ただし、その場合には制御回路規模が大きくなるため、後述する図７に示したように、転送ロジック回路は、ゲートドライバと共通電極ドライバとで共用するようにすることが好ましく、更には、共通電極４３の個数に関わらず単一であることが好ましい。
【００３０】
ＣＯＭセレクト部４３Ｄ２は、コモン駆動信号Ｖcomを、有効表示領域１０Ａ内の各表示画素２０に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Ｖcomの出力を、有効表示領域１０Ａ内の位置等に応じて制御している。また、このＣＯＭセレクト部４３Ｄ２に対して入力する制御パルスを可変とすることにより、例えば１水平ラインごとにコモン駆動信号Ｖcomの出力位置を任意に移動させたり、複数の水平期間後に出力位置を移動させたりすることが可能となっている。
【００３１】
レベルシフタ４３Ｄ３は、ＣＯＭセレクト部４３Ｄ２から供給される制御信号を、コモン駆動信号Ｖcomを制御するのに十分な電位レベルまでシフトさせるための回路である。
【００３２】
ＣＯＭバッファ４３Ｄ４は、コモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このＣＯＭバッファ４３Ｄ４には、コモン駆動信号Ｖcomを生成する際に用いられる所定のＣＯＭ電圧が供給されるようになっている。
【００３３】
一方、図７に示した例では、額縁領域１０Ｂ内には、表示ドライバとしてのＴ／Ｇ・ＤＣ／ＤＣコンバータ２０Ｄ、ゲート・共通電極ドライバ４０Ｄおよびデータドライバ２５Ｄと、検出回路８とが配設されている。Ｔ／Ｇ・ＤＣ／ＤＣコンバータ２０Ｄは、Ｔ／Ｇ（タイミング・ジェネレータ）およびＤＣ／ＤＣコンバータとしての役割を果たすものである。ゲート・共通電極ドライバ４０Ｄは、ゲート線２６を介して各表示画素２０に対してゲート駆動信号を供給すると共に、共通電極４３１〜４３ｎに対してコモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するものである。ここで、これらのゲート・共通電極ドライバ４０Ｄ、データドライバ２５Ｄおよび検出回路８が、本開示における「周辺回路」の一具体例に対応する。
【００３４】
表示画素２０には、ゲート・共通電極ドライバ４０Ｄに接続されたゲート線２６および共通電極４３１〜４３ｎと、データドライバ２５Ｄに接続されたデータ線２５とが接続されている。ゲート・共通電極ドライバ４０Ｄは、例えば、シフトレジスタ４０Ｄ１と、イネーブル・コントロール部４０Ｄ２と、ゲート／ＣＯＭセレクト部４０Ｄ３と、レベルシフタ４０Ｄ４と、ゲート／ＣＯＭバッファ４０Ｄ５とを有している。
【００３５】
シフトレジスタ４０Ｄ１は、ゲートドライバと共通電極ドライバとで共用されていること以外は、前述したシフトレジスタ４３Ｄ１と同様の機能を有している。
【００３６】
イネールブル・コントロール部４０Ｄ２は、シフトレジスタ４０Ｄ１から転送されたクロックパルスを利用してイネーブルパルスを取り込むことにより、ゲート線２６を制御するためのパルスを生成するものである。
【００３７】
ゲート／ＣＯＭセレクト部４０Ｄ３は、コモン駆動信号Ｖcomおよびゲート信号ＶＧをそれぞれ、有効表示領域１０Ａ内の各表示画素２０に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Ｖcomおよびゲート信号ＶＧの出力をそれぞれ、有効表示領域１０Ａ内の位置等に応じて制御している。
【００３８】
レベルシフタ４０Ｄ４は、ゲート／ＣＯＭセレクト部４０Ｄ３から供給される制御信号を、ゲート信号ＶＧおよびコモン駆動信号Ｖcomをそれぞれ制御するのに十分な電位レベルまでシフトさせるための回路である。
【００３９】
ゲート／ＣＯＭバッファ４０Ｄ５は、コモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）およびゲート信号ＶＧ（ＶＧ(1)〜ＶＧ(n)）をそれぞれ順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このゲート／ＣＯＭバッファ４０Ｄ５には、コモン駆動信号Ｖcomおよびゲート電圧ＶＧを生成する際に用いられる所定のＣＯＭ／ゲート電圧が供給されるようになっている。
【００４０】
（検出回路８の回路構成例）
図８は、図６および図７に示した検出回路８の回路構成例を表したものである。この検出回路８（電圧検出器ＤＥＴ）は、増幅部８１、Ａ／Ｄ（アナログ／デジタル）変換部８３、信号処理部８４、座標抽出部８５および抵抗器Ｒを有している。
【００４１】
増幅部８１は、入力端子Ｔinから入力される検出信号Ｖdetを増幅する部分であり、信号増幅用のオペアンプ８１１と、２つの抵抗器８１２Ｒ，８１３Ｒと、２つのキャパシタ８１２Ｃ，８１３Ｃとを有している。オペアンプ８１１の正入力端（＋）は、入力端子Ｔinに接続され、出力端は後述するＡ／Ｄ変換部８３の入力端に接続されている。抵抗器８１２Ｒおよびキャパシタ８１２Ｃの一端は、ともにオペアンプ８１１の出力端に接続され、抵抗器８１２Ｒおよびキャパシタ８１２Ｃの他端は、ともにオペアンプ８１１の負入力端（−）に接続されている。また、抵抗器８１３Ｒの一端は、抵抗器８１２Ｒおよびキャパシタ８１２Ｃの他端に接続され、抵抗器８１３Ｒの他端は、キャパシタ８１３Ｒを介して接地に接続されている。これにより、抵抗器８１２Ｒおよびキャパシタ８１２Ｃが、高域をカットし低域を通過させるローパスフィルタ（ＬＰＦ）として機能すると共に、抵抗器８１３Ｒおよびキャパシタ８１３Ｃが、高域を通過させるハイパスフィルタ（ＨＰＦ）として機能する。
【００４２】
抵抗器Ｒは、オペアンプ８１１の正入力端（＋）側の接続点Ｐと、接地との間に配置されている。この抵抗器Ｒは、センサ用検出電極４４がフローティング状態になってしまうのを回避して安定状態を保つためのものである。これにより、検出回路８において、検出信号Ｖdetの信号値がふらついて変動してしまうのが回避されると共に、この抵抗器Ｒを介して静電気を接地に逃がすことができるという利点もある。
【００４３】
Ａ／Ｄ変換部８３は、増幅部８１において増幅されたアナログの検出信号Ｖdetを、デジタルの検出信号に変換する部分であり、図示しないコンパレータを含んで構成されている。このコンパレータは、入力された検出信号と所定のしきい値電圧Ｖth（図３参照）との電位を比較するものである。
【００４４】
信号処理部８４は、Ａ／Ｄ変換部８３から出力されるデジタルの検出信号に対し、所定の信号処理（例えば、デジタル的なノイズ除去処理や、周波数情報を位置情報に変換する処理などの信号処理）を施すものである。
【００４５】
座標抽出部８５は、信号処理部８４から出力される検出信号に基づいて検出結果を求め、出力端子Ｔoutから出力するものである。この検出結果とは、タッチされたか否か、およびタッチされた場合にはその部分の位置座標を含むものである。
【００４６】
（画素基板２の断面構成例）
ここで、図９〜図１２を参照して、上述した画素基板２における有効表示領域１０Ａおよび周辺回路での断面構成例について説明する。図９は、画素基板２における有効表示領域１０Ａ、および画素基板２における周辺回路（ここでは一例として、共通電極ドライバ４３Ｄまたはゲート・共通電極ドライバ４０Ｄ）での断面構成例を表したものである。
【００４７】
図９に示した断面構成例では、基板３００上に、ゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３、層間絶縁膜３０４、ソース電極３０５Ｓおよびドレイン電極３０５Ｄ（第１導電体部）、ならびに平坦化膜３０６（絶縁体層）がこの順に積層されている。また、この断面構成例では、平坦化膜３０６上に、共通電極４３（第２導電体部）、絶縁層２３および画素電極２２（第２導電体部）がこの順に積層されている。
【００４８】
基板３００は、画素基板２における支持基板であり、例えばガラス基板や半導体基板等からなる。
【００４９】
ゲート電極３０１は、例えばアルミニウム（Ａｌ）やモリブデン（Ｍｏ）等の金属材料からなり、その厚みは例えば１０〜１００ｎｍ程度である。ゲート絶縁膜３０２は、例えばシリコン酸化物（ＳｉＯ2）やシリコン窒化物（ＳｉＮ）等の絶縁材料からなり、その厚みは１０〜１００ｎｍ程度である。半導体層３０３は、例えばシリコン（Ｓｉ）や酸化物半導体，化合物半導体等の各種の半導体材料からなり、その厚みは１０〜１００ｎｍ程度である。層間絶縁膜３０４は、例えばＳｉＯ2やＳｉＮ等の絶縁材料からなり、その厚みは１００〜１０００ｎｍ程度である。ソース電極３０５Ｓおよびドレイン電極３０５Ｄはそれぞれ、例えばＡｌやＭｏ等の金属材料からなり、それらの厚みは例えば１００〜１５００ｎｍ程度である。これらのゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３、層間絶縁膜３０４、ドレイン電極３０５Ｄおよびソース電極３０５Ｓにより、半導体素子としての薄膜トランジスタ（ＴＦＴ）が形成されるようになっている。
【００５０】
平坦化膜３０６は、ソース電極３０５Ｓおよびドレイン電極３０５Ｄと、画素電極２２、絶縁層２３または共通電極４３との層間に配設されており、厚膜状の絶縁体層である。この平坦化膜３０６は、例えば有機絶縁性材料（樹脂材料）からなり、その厚みは、例えば０．５〜１０μｍ程度である。特に、この平坦化膜３０６の厚みは、少なくとも以下説明するコンタクト部ＣＴの形成領域付近において、例えば３μｍ以上となっていることが望ましい。これにより後述するように信号線容量が低減され、消費電力の削減や画質改善が図られるからである。
【００５１】
この平坦化膜３０６には、貫通孔（コンタクトホール）Ｈが形成されている。そして、この貫通孔Ｈの内部には、ドレイン電極３０５Ｄと画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが形成されている。このコンタクト部ＣＴ（ここでは、画素電極２２のうちのコンタクト部ＣＴの構成部分）は、貫通孔Ｈの内面形状（壁面形状および底面形状）に倣う（覆う）ようにして形成されている。すなわち、コンタクト部ＣＴは、ＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）等ではなく、後述するようにスパッタ法等を用いて形成されるようになっている。このような貫通孔Ｈは、例えば有効表示領域１０Ａでは、例えば底面における内径ａ＝６μｍ以下程度の矩形柱状や円柱形状（楕円柱形状）等となっている。また、例えば周辺回路では、例えば底面における内径ａ＝１０μｍ以下程度の矩形柱状や円柱形状（楕円柱形状）等となっている。
【００５２】
この貫通孔Ｈは、図９および図１０に示したように、底面における内径をａ、深さ（平坦化膜３０６の膜厚に対応）をｂとすると、そのアスペクト比Ｒ（＝ｂ／ａ）がある程度高い（例えば後述するように、Ｒ≧０．４２程度）ものとなっている。また、貫通孔Ｈのテーパ角θ（貫通孔Ｈの底面（ドレイン電極３０５の表面）と壁面とがなす角度）が、鋭角（０°＜θ＜９０°）となっている。このテーパ角θは、特に有効表示領域１０Ａでは、７５°以下（０°＜θ≦７５°）となっていることが望ましい。ドレイン電極３０５Ｄと画素電極２２との電気的接続については、接続抵抗（コンタクト抵抗）の変化による表示輝度変動を考慮すると、特に確実（良好）な電気的接続が必要とされるためである。
【００５３】
ここで、このようなコンタクト部ＣＴは、例えば以下のようにして形成することができる。すなわち、まず、基板３００上に、前述した材料からなるゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３および層間絶縁膜３０４をそれぞれ、例えばフォトリソグラフィ技術を用いて、この順に形成する。次いで、層間絶縁膜３０４上に、前述した材料からなるソース電極３０５Ｓおよびドレイン電極３０５Ｄを、例えばスパッタ法を用いたフォトリソグラフィ技術によって形成する。続いて、ソース電極３０５Ｓおよびドレイン電極３０５Ｄ上に、前述した材料からなる厚膜状の平坦化膜３０６を、例えばＣＶＤ（Chemical Vapor Deposition；化学気相成長）法や蒸着法等を用いたフォトリソグラフィ技術によって形成する。
【００５４】
そののち、この平坦化膜３０６に対して、上述したテーパ角θ（０°＜θ＜９０°）を有する貫通孔Ｈを、例えばフォトリソグラフィ技術を用いて形成する。この貫通孔Ｈの形成の際には、例えば図１１に模式的に示したように、ポストベーク工程の際の熱による平坦化膜３０６（樹脂膜）のリフロー（再流動）現象を利用して行うことが可能である。具体的には、例えば図１２（Ａ）に示したように、まず、ポストベーク工程の前の露光工程の際に、貫通孔Ｈの形成領域付近においてハーフトーン露光を行い、階段状の貫通孔を形成する。次いで、ポスベーク工程（例えば２００℃程度の高温焼成）を行うことによって、上述した平坦化膜３０６のリフロー現象が生じ、その結果、例えば図１２（Ｂ）に示した貫通孔Ｈが形成される。このようにして、アスペクト比Ｒがある程度高い貫通孔Ｈにおいても、良好なカバレッジを得ることが可能となる。なお、このようなハーフトーン露光を用いる手法の他に、平坦化膜３０６としてＴｇ（ガラス転移点）の低い材料（高リフロー性材料）を用いることにより、テーパ角θ（０°＜θ＜９０°）を有する貫通孔Ｈを形成することが可能である。平坦化膜３０６のＴｇを下げる手法としては、平均分子量を下げる、架橋に寄与する部位を減らす、架橋反応に寄与する部位の分解温度を上げる、架橋点を減らすなどの手法があり、これらを単独もしくは併用してＴｇを調整することが可能である。
【００５５】
その後は、平坦化膜３０６上に、共通電極４３および絶縁層２３をこの順に形成し、貫通孔Ｈの内面形状に倣うように、画素電極２２をスパッタ法等を用いて形成する。これにより、ドレイン電極３０５Ｄと画素電極２２または共通電極４３とが電気的に接続され、図９に示したコンタクト部ＣＴが形成される。
【００５６】
［表示装置１の作用・効果］
（１．基本動作）
この表示装置１では、画素基板２の表示ドライバ（共通電極ドライバ４３Ｄ等）が、共通電極４３の各電極パターン（共通電極４３１〜４３ｎ）に対してコモン駆動信号Ｖcomを線順次で供給する。この表示ドライバはまた、信号線２５を介して画素電極２２へ画素信号（画像信号）を供給すると共に、これに同期して、ゲート線２６を介して各画素電極のＴＦＴ（ＴＦＴ素子Ｔｒ）のスイッチングを線順次で制御する。これにより、液晶層６には、表示画素２０ごとに、コモン駆動信号Ｖcomと各画像信号とにより定まる縦方向（基板に垂直な方向）の電界が印加され、液晶状態の変調が行われる。
【００５７】
一方、対向基板４の側では、共通電極４３の各電極パターンとセンサ用検出電極４４の各電極パターンとの交差部分に、容量素子Ｃ１が形成される。ここで、例えば図５中の矢印（スキャン方向）に示したように、共通電極４３の各電極パターンに、コモン駆動信号Ｖcomを時分割的に順次印加していくと、以下のようになる。すなわち、印加された共通電極４３の電極パターンとセンサ用検出電極４４の各電極パターンとの交差部分に形成されている一列分の容量素子Ｃ１の各々に対し、充放電が行われる。その結果、容量素子Ｃ１の容量値に応じた大きさの検出信号Ｖdetが、センサ用検出電極４４の各電極パターンからそれぞれ出力される。対向基板４の表面にユーザの指が触れられていない状態においては、この検出信号Ｖdetの大きさはほぼ一定となる。コモン駆動信号Ｖcomのスキャンに伴い、充放電の対象となる容量素子Ｃ１の列が線順次的に移動していく。
【００５８】
ここで、対向基板４の表面のいずれかの場所にユーザの指が触れると、そのタッチ箇所に元々形成されている容量素子Ｃ１に、指による容量素子Ｃ２が付加される。その結果、そのタッチ箇所がスキャンされた時点（すなわち、共通電極４３の電極パターンのうち、そのタッチ箇所に対応する電極パターンにコモン駆動信号Ｖcomが印加されたとき）の検出信号Ｖdetの値が、他の箇所よりも小さくなる。検出回路８は、この検出信号Ｖdetをしきい値電圧Ｖthと比較して、しきい値電圧Ｖth未満の場合に、その箇所をタッチ箇所として判定する。このタッチ箇所は、コモン駆動信号Ｖcomの印加タイミングと、しきい値電圧Ｖth未満の検出信号Ｖdetの検出タイミングとから割り出すことができる。
【００５９】
このようにして、タッチセンサ付きの表示装置１では、液晶表示素子に元々備えられている共通電極４３が、駆動電極と検出電極とからなる一対のタッチセンサ用電極のうちの一方として兼用されている。また、表示用駆動信号としてのコモン駆動信号Ｖcomが、タッチセンサ用駆動信号として共用されている。これにより、静電容量型のタッチセンサにおいて、新たに設ける電極はセンサ用検出電極４４だけでよく、また、タッチセンサ用駆動信号を新たに用意する必要がない。したがって、構成が簡単である。
【００６０】
また、従来のタッチセンサ付き表示装置では、センサに流れる電流の大きさを正確に測定し、その測定値に基づいてタッチ位置をアナログ演算により求めるようにしている。これに対し、本実施の形態の表示装置１では、タッチの有無に応じた電流の相対変化（電位変化）の有無をデジタル的に検知するだけでよいので、簡単な検出回路構成で検出精度を高めることができる。また、コモン駆動信号Ｖcomの印加用に元々設けられている共通電極４３と、新たに設けたセンサ用検出電極４４との間に静電容量を形成し、この静電容量が利用者の指の接触によって変化することを利用してタッチ検出を行うようにしている。このため、利用者の電位が不定であることが多いモバイル機器用途にも適合可能である。
【００６１】
更に、センサ用検出電極４４が複数の電極パターンに分割されると共に、各電極パターンが個別に時分割的に駆動されるため、タッチ位置の検出も可能となる。
【００６２】
（２．コンタクト部ＣＴにおける作用）
次に、前述した画素基板２におけるコンタクト部ＣＴの作用について、比較例と比較しつつ詳細に説明する。
【００６３】
まず、本実施の形態の画素基板２では、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図るため、平坦化膜３０６が厚膜状となっている。これに伴い、この平坦化膜３０６に形成された貫通孔Ｈの深さｂも大きくなることから、前述したように、貫通孔Ｈのアスペクト比Ｒ（＝ｂ／ａ）はある程度高くなっている。例えば図１３（Ａ）に示したように、貫通孔Ｈのアスペクト比Ｒ≧０．４２に設定すると、コンタクト部ＣＴにおける抵抗（コンタクト抵抗）は、約９０ｋΩ（５μｍ×５μｍのシート抵抗での換算値）以上の高抵抗値となる。また、このコンタクト抵抗は、例えば図１３（Ｂ）に示したように、テーパ角θが大きくなるのに従って、より高いものとなってしまう。
【００６４】
（２−１．比較例）
ここで、図１４（Ａ），（Ｂ）に示した比較例のように、貫通孔Ｈにおけるテーパ角θが９０°よりも大きく（θ＞９０°）となり、逆テーパ形状（オーバーハング形状）となっている場合には、コンタクト部ＣＴにおいて以下の問題が生じてしまう。具体的には、例えば図１４（Ａ）中の符号Ｐ１０１で示したように、貫通孔Ｈの壁面等において電極層３０７（画素電極等）の断線が生じ、その結果、貫通孔Ｈ内にコンタクト部ＣＴが形成されなくなってしまうことから、接続不良（コンタクト不良）が発生する。あるいは、例えば図１４（Ｂ）中の符号Ｐ１０２に示したように、かろうじてコンタクト部ＣＴが形成され、ドレイン電極３０５Ｄと画素電極２２または共通電極４３との間の電気的接続は確保されたとしても、電極層３０７の厚み等が不十分であることなどから、コンタクト抵抗が増大してしまう。
【００６５】
このような逆テーパ形状（オーバーハング形状）の貫通孔Ｈは、前述した図１１のように、ポストベーク工程の際の熱による平坦化膜３０６（樹脂膜）のリフロー現象が起因で生じ易くなる。具体的には、ポストベーク工程において樹脂系の平坦化膜３０６がシュリンク（縮小化）する際に、平坦化膜３０６は下地と密着していることから、再流動するのは主に下地側（界面側）よりも上の部分である。したがって、平坦化膜３０６が厚膜状であると共に下地との接触面積が小さい場合等には、図１１中の破線の矢印で示したようにして、再流動の際にオーバーハング形状となり易くなるのである。
【００６６】
このようにして、貫通孔Ｈにおけるテーパ角θが９０°よりも大きく（θ＞９０°）なっている比較例では、コンタクト部ＣＴ（貫通孔Ｈ）において、断線（接続不良）や抵抗値（コンタクト抵抗）の増大が発生し易くなる。その結果、この比較例では、コンタクト部ＣＴにおける電気的接続性が低下し、製造の際の歩留りが悪化することから、信頼性が低下してしまうことになる。
【００６７】
（２−２．本実施の形態）
これに対して本実施の形態では、図９（Ａ），（Ｂ）および図１０に示したように、ドレイン電極３０５と画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが、テーパ角θが鋭角（０°＜θ＜９０°）である平坦化膜３０６に対する貫通孔Ｈの内面形状に倣うように形成されている。ここで、厚膜状の平坦化膜３０６の膜厚（貫通孔Ｈの深さｂ）が、例えば前述したように３．０μｍ以上である場合には、例えば図１５（Ａ）に示したように、貫通孔Ｈのテーパ角θを鋭角に設定するには、隣接するコンタクトＣＴ間の距離を５μｍ程度以上に設定すればよい。
【００６８】
このようなコンタクト部ＣＴが形成されていることにより、本実施の形態では、平坦化膜３０６が厚膜状であっても、コンタクト部ＣＴの貫通孔Ｈの内面への被覆性が向上し、コンタクト部ＣＴにおける断線（接続不良）や抵抗値（コンタクト抵抗）の増大が抑えられる。すなわち、貫通孔Ｈにおけるアスペクト比Ｒが高くなっているにも関わらず、テーパ角θが鋭角（緩やか）になっていることにより、コンタクト抵抗が低く抑えられる。
【００６９】
以上のように本実施の形態では、ドレイン電極３０５と画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが、テーパ角θが鋭角である平坦化膜３０６に対する貫通孔Ｈの内面形状に倣って形成されるようにしたので、平坦化膜３０６が厚膜状であっても、コンタクト部ＣＴにおける断線や抵抗値の増大を抑えることができる。よって、コンタクト部ＣＴにおける電気的接続をより確実に行うことができ、製造の際の歩留りを向上させることが可能となる結果、信頼性を向上させることが可能となる。具体的には、例えば図１５（Ｂ）に示したように、テーパ角θが鋭角（０°＜θ＜９０°）となることによって、コンタクト不良を著しく減少させることができ、歩留り（信頼性）を向上させることが可能となる。
【００７０】
また、平坦化膜３０６が厚膜状となっている（例えば、貫通孔Ｈのアスペクト比Ｒ≧０．４２）ようにしたので、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図ることが可能となる。特に、１水平期間においてタッチ検出動作と映像信号の書き込み動作とを行うようにした場合、どちらの動作についても有利な効果が得られる。
【００７１】
更に、本実施の形態では、液晶層６内に配設される柱状スペーサ（図示せず）の配置に関して、以下のことが言える。具体的には、まず、樹脂系の平坦化膜３０６を厚膜状にした場合において、表示装置１（液晶パネル）を面押したときに、柱状スペーサ付近において、平坦化膜３０６上に形成された金属層や無機絶縁膜が割れ易くなるという問題がある。これは、無機膜に比べて弾性変形量の大きな樹脂系の平坦化膜３０６を厚膜状にしたことに起因して、同じ単位面積当たりの印加圧力における弾性変形量が大きくなり、無機膜等の許容変形量を超えてしまったことが原因であると考えられる。特に貫通孔Ｈ付近では、平坦化膜３０６の形状がフラット（平坦）ではないことから、応力集中が生じた箇所で割れが発生し易くなる。
【００７２】
そこで、例えば図１６に示したように、柱状スペーサとコンタクト部ＣＴとの間の距離を約２．５μｍ（３μｍ程度）よりも大きくする（離す）ことにより、貫通孔Ｈ付近における応力集中が緩和され、これに起因した無機膜等の割れを低減することが可能となる。また、上述した金属層や無機絶縁膜に凸形状を設けておき、柱状スペーサとの接触部分における樹脂系の平坦化膜３０６の厚みを小さくすることにより、平坦化膜３０６の弾性変形量を抑制し、結果として面押しによる無機膜等の割れを改善することもできる。
【００７３】
更に、平坦化膜３０６を厚膜状として場合において上記した面押し強度を保つためには、柱状スペーサの配置率（配置密度）をある程度大きくすることが有効であると言える。具体的には、例えば図１７に示した実験例１〜３（表示装置１において表示階調を変化させた場合に、印加応力の変化に応じてシミが視認されるか否かの官能評価実験の結果）により、以下のことが言える。すなわち、平坦化膜３０６の膜厚が２．１μｍの場合、柱状スペーサの配置率は、０．２７％程度よりも大きいことが望ましい。
【００７４】
＜適用例＞
次に、図１８〜図２２を参照して、上記実施の形態の表示装置１（タッチセンサ付きの表示装置）の適用例について説明する。この表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００７５】
（適用例１）
図１８は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０が表示装置１により構成されている。
【００７６】
（適用例２）
図１９は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３およびシャッターボタン５２４を有しており、その表示部５２２が表示装置１により構成されている。
【００７７】
（適用例３）
図２０は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１，文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３を有しており、その表示部５３３が表示装置１により構成されている。
【００７８】
（適用例４）
図２１は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１，この本体部５４１の前方側面に設けられた被写体撮影用のレンズ５４２，撮影時のスタート／ストップスイッチ５４３および表示部５４４を有している。そして、その表示部５４４が表示装置１により構成されている。
【００７９】
（適用例５）
図２２は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００８０】
＜変形例＞
以上、実施の形態および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００８１】
例えば、コンタクト部ＣＴの形状や形成位置については、上記実施の形態等で説明したものには限られず、貫通孔Ｈのテーパ角θが鋭角となっているのであれば、他の形状や形成位置等であってもよい。
【００８２】
また、上記実施の形態等では、「第１導電体部」の一例として、半導体素子の電極（薄膜トランジスタのドレイン電極）を挙げて説明すると共に、「第２導電体部」の一例として、画素電極および共通電極を挙げて説明したが、これらには限られない。
【００８３】
更に、上記実施の形態等では、半導体装置（半導体回路部，コンタクト部）が、有効表示領域（画素回路）内および額縁領域（周辺回路）内の双方に形成されている場合について説明したが、これには限られない。すなわち、半導体装置（半導体回路部，コンタクト部）が、有効表示領域（画素回路）内および額縁領域（周辺回路）内のうちの少なくとも一方の領域内に配設されているようにすればよい。
【００８４】
加えて、上記実施の形態等では、表示装置の一例として、タッチセンサ付きの表示装置（タッチセンサ機能を有する表示装置）について説明したが、これには限られず、本技術は、そのようなタッチセンサ機能を有しない一般の表示装置に対しても適用することが可能である。
【００８５】
また、上記実施の形態等では、表示素子として液晶素子を用いた表示装置（液晶表示装置）について説明したが、本技術は、それ以外の表示素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）にも適用することが可能である。
【００８６】
更に、上記実施の形態等では、半導体装置（半導体回路部）を備えた装置の一例として表示装置を挙げて説明したが、これには限られず、本開示の半導体装置（半導体回路部）は、表示装置以外の他の装置にも適用することが可能である。
【００８７】
なお、本技術は以下のような構成を取ることも可能である。
（１）
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を備え、
前記貫通孔のテーパ角が鋭角である
半導体装置。
（２）
前記テーパ角が、０°よりも大きく、かつ７５°以下である
上記（１）に記載の半導体装置。
（３）
前記貫通孔のアスペクト比が、０．４２以上である
上記（１）または（２）に記載の半導体装置。
（４）
前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、３μｍ以上である
上記（３）に記載の半導体装置。
（５）
前記第１導電体膜が、半導体素子の電極である
上記（１）ないし（４）のいずれか１項に記載の半導体装置。
（６）
前記半導体素子が薄膜トランジスタである
上記（５）に記載の半導体装置。
（７）
前記テーパ角は、前記第１導電体部の表面と前記貫通孔の壁面とがなす角度である
上記（１）ないし（６）のいずれか１項に記載の半導体装置。
（８）
表示部と、半導体回路部とを備え、
前記半導体回路部は、
互いに異なる層に形成された、下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
表示装置。
（９）
前記表示部は、有効表示領域に配設され、
前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている
上記（８）に記載の表示装置。
（１０）
前記表示部は、各々が画素回路を含む複数の画素を有し、
前記額縁領域に周辺回路が形成され、
前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている
上記（９）に記載の表示装置。
（１１）
タッチセンサ機能を有する
上記（８）ないし（１０）のいずれか１項に記載の表示装置。
（１２）
前記表示部が、液晶素子または有機ＥＬ素子を用いて構成されている
上記（８）ないし（１１）のいずれか１項に記載の表示装置。
（１３）
表示部と半導体回路部とを有する表示装置を備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
電子機器。
（１４）
基板上に第１導電体部を形成する工程と、
前記第１導電体部上に、厚膜状の絶縁体層を形成する工程と、
前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、
前記第１導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、
前記絶縁体層上に、前記コンタクト部を介して前記第１導電体部と電気的に接続された第２導電体部を形成する工程と
を含む半導体装置の製造方法。
（１５）
ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する
上記（１４）に記載の半導体装置の製造方法。
【符号の説明】
【００８８】
１…表示装置、１０Ａ…有効表示領域、１０Ｂ…額縁領域、２…画素基板、２０…表示画素（画素）、２０Ｄ…Ｔ／Ｇ・ＤＣ／ＤＣコンバータ、２１…ＴＦＴ基板（回路基板）、２２…画素電極、２３…絶縁層、２５…信号線（データ線）、２５Ｄ…データドライバ、２６…ゲート線、２６Ｄ…ゲートドライバ、３００…基板、３０１…ゲート電極、３０２…ゲート絶縁膜、３０３…半導体層、３０４…層間絶縁膜、３０５Ｓ…ソース電極、３０５Ｄ…ドレイン電極、３０６…平坦化膜、４…対向基板、４０Ｄ…ゲート・共通電極ドライバ、４０Ｄ５…ゲート／ＣＯＭバッファ、４１…ガラス基板、４２…カラーフィルタ、４３，４３１〜４３ｎ…共通電極（兼センサ用駆動電極）、４３Ｄ…共通電極ドライバ、４３Ｄ４…ＣＯＭバッファ、４４…センサ用検出電極（タッチ検出電極）、４５…偏光板、６…液晶層、８…検出回路、８１…増幅部、８３…Ａ／Ｄ変換部、８４…信号処理部、８５…座標抽出部、Ｃ１，Ｃ２…容量素子、Ｓｇ…交流矩形波、Ｅ１…駆動電極、Ｅ２…検出電極、Ｓac…交流信号源（駆動信号源）、Ｖcom，Ｖcom(1)〜Ｖcom(n)…コモン駆動信号、ＤＥＴ…電圧検出器（検出回路）、Ｖdet…検出信号、Ｖth…しきい値電圧、Ｔｒ…ＴＦＴ素子、ＬＣ…液晶素子、Ｔin…入力端子、Ｔout…出力端子、Ｒ…抵抗器、ＣＴ…コンタクト部、Ｈ…貫通孔（コンタクトホール）、θ…テーパ角、ａ…内径、ｂ…深さ（膜厚）、Ｒ…アスペクト比。
【技術分野】
【０００１】
本開示は、導電体部同士を電気的に接続するコンタクト部を有する半導体装置およびその製造方法、ならびにそのような半導体装置（半導体回路部）を備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
従来、例えば液晶素子や有機ＥＬ（Electro Luminescence）素子の様々なタイプの表示素子を用いた表示装置が開発されている。このような表示装置では一般に、複数の画素を有する表示領域（有効表示領域）の外縁（外周）に位置する額縁領域（非表示領域）に、周辺回路が配設されている。また、これらの各画素内の画素回路や周辺回路は、半導体装置（薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）等の半導体素子）を用いて構成されている。このような半導体装置（半導体回路部）では一般に、絶縁体層（誘電体層）中に、導電体部同士を電気的に接続するためのコンタクト部が形成されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２４２４３３号公報
【特許文献２】特開平１１−１２５８３１号公報
【特許文献３】特開２００２−９８９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記したコンタクト部において、断線（接続不良）や抵抗値（コンタクト抵抗）の増大が発生すると、電気的接続性が低下し、製造の際の歩留りが悪化してしまう。したがって、このコンタクト部における電気的接続を従来よりも確実に行い、信頼性を向上させることを可能とする手法の提案が望まれる。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を向上させることが可能な半導体装置およびその製造方法、表示装置ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、下層側の第１導電体部および上層側の第２導電体部と、第１の導電体部と第２の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第１導電体部と第２導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。
【０００７】
本開示の半導体装置の製造方法は、基板上に第１導電体部を形成する工程と、第１導電体部上に厚膜状の絶縁体層を形成する工程と、絶縁体層にテーパ角が鋭角である貫通孔を形成する工程と、第１導電体部と電気的に接続されたコンタクト部を、貫通孔の内面形状に倣うようにして形成する工程と、絶縁体層上に、コンタクト部を介して第１導電体部と電気的に接続された第２導電体部を形成する工程とを含むようにしたものである。
【０００８】
本開示の表示装置は、表示部と、上記本開示の半導体装置（半導体回路部）とを備えたものである。
【０００９】
本開示の電子機器は、上記本開示の表示装置を備えたものである。
【００１０】
本開示の半導体装置およびその製造方法、表示装置ならびに電子機器では、第１導電体部と第２導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣うように形成される。これにより、絶縁体層が厚膜状であっても、コンタクト部の貫通孔内面への被覆性が向上し、このコンタクト部における断線（接続不良）や抵抗値（コンタクト抵抗）の増大が抑えられる。
【発明の効果】
【００１１】
本開示の半導体装置およびその製造方法、表示装置ならびに電子機器によれば、第１導電体部と第２導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣って形成されるようにしたので、絶縁体層が厚膜状であっても、コンタクト部における断線や抵抗値の増大を抑えることができる。よって、コンタクト部における電気的接続をより確実に行うことができ、信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】タッチセンサ付きの表示装置の動作原理を説明するための図であり、指非接触時の状態を示す図である。
【図２】タッチセンサ付きの表示装置の動作原理を説明するための図であり、指接触時の状態を示す図である。
【図３】タッチセンサ付きの表示装置の動作原理を説明するための図であり、タッチセンサの駆動信号および検出信号の波形の一例を示す図である。
【図４】本開示の一実施の形態に係る半導体装置（半導体回路部）を備えた表示装置（タッチセンサ付きの表示装置）の概略構成例を表す断面図である。
【図５】図４に示した表示装置の要部（共通電極およびセンサ用検出電極）の一構成例を示す斜視図である。
【図６】図４に示した表示装置における画素構造およびドライバの詳細構成の一例を表すブロック図である。
【図７】図４に示した表示装置における画素構造およびドライバの詳細構成の他の例を表すブロック図である。
【図８】図４に示した表示装置における検出回路の一例を示す回路図である。
【図９】図４に示した表示装置における詳細構成例を表す断面図である。
【図１０】図９に示したコンタクト部におけるアスペクト比およびテーパ角について説明するための模式図である。
【図１１】ポストベーク前後の平坦化膜の形状について説明するための模式断面図である。
【図１２】ハーフトーン露光を用いたコンタクト部の形成方法の一例を表す断面図である。
【図１３】コンタクト部におけるアスペクト比およびテーパ角とコンタクト抵抗との関係の一例を表す特性図である。
【図１４】比較例に係るコンタクト部の構成を表す断面図である。
【図１５】コンタクト部におけるテーパ角とコンタクト不良率との関係の一例等を表す特性図である。
【図１６】柱状スペーサとコンタクト部との距離とコンタクト部に印加される応力との関係の一例を表す特性図である。
【図１７】応力に起因した画質劣化についての実験例１〜３の結果を表す図である。
【図１８】実施の形態の表示装置の適用例１における（Ａ）表側から見た外観、（Ｂ）裏側から見た外観を表す斜視図である。
【図１９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２０】適用例３の外観を表す斜視図である。
【図２１】適用例４の外観を表す斜視図である。
【図２２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１３】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．タッチセンサ付き表示装置におけるタッチ検出方式の基本原理
２．実施の形態（コンタクト部のテーパ角が鋭角であるタッチセンサ付き表示装置の例）
３．適用例（表示装置の電子機器への適用例）
４．変形例（表示装置以外の半導体装置への適用例等）
【００１４】
＜タッチ検出方式の基本原理＞
最初に図１〜図３を参照して、以下の実施の形態に係る表示装置（タッチセンサ付きの表示装置）における、タッチ検出方式の基本原理について説明する。このタッチ検出方式は、静電容量型タッチセンサとして具現化されるものであり、例えば図１（Ａ）に示したように、誘電体Ｄｉを挟んで互いに対向配置された一対の電極（駆動電極Ｅ１および検出電極Ｅ２）を用い、容量素子を構成する。この構造は、図１（Ｂ）に示した等価回路として表される。駆動電極Ｅ１、検出電極Ｅ２および誘電体Ｄｉによって、容量素子Ｃ１が構成される。容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓacに接続され、他端Ｐは抵抗器Ｒを介して接地されると共に、電圧検出器（検出回路）ＤＥＴに接続される。交流信号源Ｓacから駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜十数ｋＨｚ程度）の交流矩形波Ｓｇ（図３（Ｂ））を印加すると、検出電極Ｅ２（容量素子Ｃ１の他端Ｐ）に、図３（Ａ）に示したような出力波形（検出信号Ｖdet）が現れる。なお、この交流矩形波Ｓｇは、後述するコモン駆動信号Ｖcomに相当するものである。
【００１５】
指が接触（または近接）していない状態では、図１に示したように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ０が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ０のようになり、これが電圧検出器ＤＥＴによって検出される。
【００１６】
一方、指が接触（または近接）した状態では、図２に示したように、指によって形成される容量素子Ｃ２が容量素子Ｃ１に直列に追加された形となる。この状態では、容量素子Ｃ１，Ｃ２に対する充放電に伴って、それぞれ電流Ｉ１，Ｉ２が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ１のようになり、これが電圧検出器ＤＥＴによって検出される。このとき、点Ｐの電位は、容量素子Ｃ１，Ｃ２を流れる電流Ｉ１，Ｉ２の値によって定まる分圧電位となる。このため、波形Ｖ１は、非接触状態での波形Ｖ０よりも小さい値となる。電圧検出器ＤＥＴは、後述するように、検出した電圧を所定のしきい値電圧Ｖthと比較し、このしきい値電圧以上であれば非接触状態と判断する一方、しきい値電圧未満であれば接触状態と判断する。このようにして、タッチ検出が可能となる。
【００１７】
＜実施の形態＞
［表示装置１の構成］
図４は、本開示の一実施の形態に係る半導体装置（半導体回路部）を備えた表示装置（タッチセンサ付きの表示装置１）の要部断面構造を表すものである。この表示装置１は、表示素子として液晶素子を用いると共に、この液晶素子に元々備えられている電極の一部（後述する共通電極４３）および表示用駆動信号（後述するコモン駆動信号Ｖcom）を兼用して静電容量型タッチセンサを構成したものである。すなわち、表示装置１は、表示機能およびタッチセンサ機能を有している。
【００１８】
図４に示したように、この表示装置１は、画素基板２と、この画素基板２に対向して配置された対向基板４と、画素基板２と対向基板４との間に挿設された液晶層６とを備えている。
【００１９】
画素基板２は、回路基板としてのＴＦＴ基板２１と、このＴＦＴ基板２１上に形成された共通電極／センサ駆動用電極４３と、この共通電極／センサ駆動用電極４３上において絶縁層２３を介してマトリクス状に配設された複数の画素電極２２とを有する。ＴＦＴ基板２１には、各画素電極２２を駆動するための図示しない表示ドライバやＴＦＴ（薄膜トランジスタ）の他、各画素電極２２に画像信号を供給する信号線（後述するデータ線２５）や、各ＴＦＴを駆動するゲート線（後述するゲート線２６）等の配線が形成されている。ＴＦＴ基板２１にはまた、後述するタッチ検出動作を行う検出回路が形成されていてもよい。
【００２０】
共通電極／センサ用駆動電極４３（以下、単に「共通電極４３」と称する）は、各表示画素に共通の共通電極であると共に、タッチ検出動作を行うタッチセンサの一部を構成するセンサ用駆動電極としても兼用されるものであり、図１における駆動電極Ｅ１に相当する。すなわち、この共通電極４３には、交流矩形波形のコモン駆動信号Ｖcomが印加されるようになっている。このコモン駆動信号Ｖcomは、画素電極２２に印加される画素電圧とともに各表示画素の表示電圧を画定するものであるが、タッチセンサの駆動信号としても兼用されるものであり、図１の駆動信号線Ｓacから供給される交流矩形波Ｓｇに相当する。すなわち、このコモン駆動信号Ｖcomは、所定の周期ごとに極性反転するものとなっている。
【００２１】
対向基板４は、ガラス基板４１と、このガラス基板４１の一方の面に形成されたカラーフィルタ４２と、このカラーフィルタ４２の上に形成されたセンサ用検出電極（タッチ検出電極）４４とを有する。また、ガラス基板４１の他方の面には、偏光板４５が配設されている。
【００２２】
カラーフィルタ４２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したものであり、表示画素（画素電極２２）ごとにＲ、Ｇ、Ｂの３色が１組として対応付けられている。センサ用検出電極４４は、タッチセンサの一部を構成するものであり、図１における検出電極Ｅ２に相当する。
【００２３】
液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＴＮ（ツイステッドネマティック）、ＶＡ（垂直配向）、ＥＣＢ（電界制御複屈折）等の各種モードの液晶が用いられる。あるいは、ＦＦＳ（フリンジフィールドスイッチング）モードや、ＩＰＳ（インプレーンスイッチング）モード等の横電界モードの液晶を用いるようにしてもよい。
【００２４】
なお、液晶層６と画素基板２との間、および液晶層６と対向基板４との間には、それぞれ配向膜が配設され、また、画素基板２の下面側には入射側偏光板が配置されるが、ここでは図示を省略している。
【００２５】
（共通電極４３およびセンサ用検出電極４４の詳細構成例）
図５は、共通電極４３およびセンサ用検出電極４４の一構成例を斜視状態にて表したものである。この例では、共通電極４３は、図の左右方向に延在する複数のストライプ状の電極パターン（ここでは、一例としてｎ個（ｎ：２以上の整数）の共通電極４３１〜４３ｎからなる）に分割されている。各電極パターンには、共通電極ドライバ４３Ｄによってコモン駆動信号Ｖcomが順次供給され、後述するように時分割的に線順次走査駆動が行われるようになっている。一方、センサ用検出電極４４は、共通電極４３の電極パターンの延在方向と直交する方向に延びる複数のストライプ状の電極パターンから構成されている。センサ用検出電極４４の各電極パターンからは、それぞれ、検出信号Ｖdetが出力され、後述する検出回路８に入力されるようになっている。
【００２６】
（画素構造およびドライバの構成例）
図６および図７は、表示装置１における画素構造および各種ドライバの構成例を表したものである。表示装置１では、有効表示領域１０Ａ内に、ＴＦＴ素子Ｔｒと液晶素子ＬＣとを有する複数の表示画素２０（画素）がマトリクス状に配置されている。すなわち、複数の表示画素２０を有する表示部が、有効表示領域１０Ａに配設されている。各表示画素２０には、ＴＦＴ素子Ｔｒを含む画素回路が形成されている。また、この有効表示領域１０Ａの外縁（外周）に位置する額縁領域（非表示領域）１０Ｂ内には、後述する半導体装置（半導体回路部）を含む周辺回路（表示ドライバおよび検出回路８（ＤＥＴ））が配設されている。なお、図６および図７において、Ｘ軸方向が水平ライン方向（Ｈ方向，第２の方向）に対応すると共に、Ｙ軸方向が垂直ライン方向（Ｖ方向，第１の方向）に対応し、以降の他の図においても同様である。
【００２７】
図６に示した例では、額縁領域１０Ｂ内には、表示ドライバとしてのゲートドライバ２６Ｄ（走査線駆動回路）、共通電極ドライバ４３Ｄおよびデータドライバ２５Ｄ（信号線駆動回路）と、検出回路８とが配設されている。ゲートドライバ２６Ｄは、複数の表示画素２０を垂直ライン方向（Ｙ軸方向，第１の方向）に沿って順次駆動する回路である。データドライバ２５Ｄは、駆動対象の表示画素２０に対して映像信号を供給する回路である。ここで、これらのゲートドライバ２６Ｄ、共通電極ドライバ４３Ｄ、データドライバ２５Ｄおよび検出回路８が、本開示における「周辺回路」の一具体例に対応する。
【００２８】
表示画素２０には、ゲートドライバ２６Ｄに接続されたゲート線２６と、データドライバ２５Ｄに接続された信号線（データ線）２５と、共通電極ドライバ４３Ｄに接続された共通電極４３１〜４３ｎとが接続されている。共通電極ドライバ４３Ｄは、前述したように、共通電極４３１〜４３ｎに対してコモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するものである。この共通電極ドライバ４３Ｄは、例えば、シフトレジスタ４３Ｄ１と、ＣＯＭセレクト部４３Ｄ２と、レベルシフタ４３Ｄ３と、ＣＯＭバッファ４３Ｄ４とを有している。
【００２９】
シフトレジスタ４３Ｄ１は、入力パルスを順次転送するためのロジック回路である。具体的には、このシフトレジスタ４３Ｄ１に対して転送トリガーパルス（スタートパルス）を入力することにより、クロック転送を開始するようになっている。また、１フレーム期間内で複数回のスタートパルスを入力するようにした場合には、その度に転送を繰り返すことができるようになっている。なお、シフトレジスタ４３Ｄ１としては、複数個の共通電極４３１〜４３ｎをそれぞれ制御するために、各々独立した転送ロジック回路としてもよい。ただし、その場合には制御回路規模が大きくなるため、後述する図７に示したように、転送ロジック回路は、ゲートドライバと共通電極ドライバとで共用するようにすることが好ましく、更には、共通電極４３の個数に関わらず単一であることが好ましい。
【００３０】
ＣＯＭセレクト部４３Ｄ２は、コモン駆動信号Ｖcomを、有効表示領域１０Ａ内の各表示画素２０に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Ｖcomの出力を、有効表示領域１０Ａ内の位置等に応じて制御している。また、このＣＯＭセレクト部４３Ｄ２に対して入力する制御パルスを可変とすることにより、例えば１水平ラインごとにコモン駆動信号Ｖcomの出力位置を任意に移動させたり、複数の水平期間後に出力位置を移動させたりすることが可能となっている。
【００３１】
レベルシフタ４３Ｄ３は、ＣＯＭセレクト部４３Ｄ２から供給される制御信号を、コモン駆動信号Ｖcomを制御するのに十分な電位レベルまでシフトさせるための回路である。
【００３２】
ＣＯＭバッファ４３Ｄ４は、コモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このＣＯＭバッファ４３Ｄ４には、コモン駆動信号Ｖcomを生成する際に用いられる所定のＣＯＭ電圧が供給されるようになっている。
【００３３】
一方、図７に示した例では、額縁領域１０Ｂ内には、表示ドライバとしてのＴ／Ｇ・ＤＣ／ＤＣコンバータ２０Ｄ、ゲート・共通電極ドライバ４０Ｄおよびデータドライバ２５Ｄと、検出回路８とが配設されている。Ｔ／Ｇ・ＤＣ／ＤＣコンバータ２０Ｄは、Ｔ／Ｇ（タイミング・ジェネレータ）およびＤＣ／ＤＣコンバータとしての役割を果たすものである。ゲート・共通電極ドライバ４０Ｄは、ゲート線２６を介して各表示画素２０に対してゲート駆動信号を供給すると共に、共通電極４３１〜４３ｎに対してコモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）を順次供給するものである。ここで、これらのゲート・共通電極ドライバ４０Ｄ、データドライバ２５Ｄおよび検出回路８が、本開示における「周辺回路」の一具体例に対応する。
【００３４】
表示画素２０には、ゲート・共通電極ドライバ４０Ｄに接続されたゲート線２６および共通電極４３１〜４３ｎと、データドライバ２５Ｄに接続されたデータ線２５とが接続されている。ゲート・共通電極ドライバ４０Ｄは、例えば、シフトレジスタ４０Ｄ１と、イネーブル・コントロール部４０Ｄ２と、ゲート／ＣＯＭセレクト部４０Ｄ３と、レベルシフタ４０Ｄ４と、ゲート／ＣＯＭバッファ４０Ｄ５とを有している。
【００３５】
シフトレジスタ４０Ｄ１は、ゲートドライバと共通電極ドライバとで共用されていること以外は、前述したシフトレジスタ４３Ｄ１と同様の機能を有している。
【００３６】
イネールブル・コントロール部４０Ｄ２は、シフトレジスタ４０Ｄ１から転送されたクロックパルスを利用してイネーブルパルスを取り込むことにより、ゲート線２６を制御するためのパルスを生成するものである。
【００３７】
ゲート／ＣＯＭセレクト部４０Ｄ３は、コモン駆動信号Ｖcomおよびゲート信号ＶＧをそれぞれ、有効表示領域１０Ａ内の各表示画素２０に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Ｖcomおよびゲート信号ＶＧの出力をそれぞれ、有効表示領域１０Ａ内の位置等に応じて制御している。
【００３８】
レベルシフタ４０Ｄ４は、ゲート／ＣＯＭセレクト部４０Ｄ３から供給される制御信号を、ゲート信号ＶＧおよびコモン駆動信号Ｖcomをそれぞれ制御するのに十分な電位レベルまでシフトさせるための回路である。
【００３９】
ゲート／ＣＯＭバッファ４０Ｄ５は、コモン駆動信号Ｖcom（Ｖcom(1)〜Ｖcom(n)）およびゲート信号ＶＧ（ＶＧ(1)〜ＶＧ(n)）をそれぞれ順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このゲート／ＣＯＭバッファ４０Ｄ５には、コモン駆動信号Ｖcomおよびゲート電圧ＶＧを生成する際に用いられる所定のＣＯＭ／ゲート電圧が供給されるようになっている。
【００４０】
（検出回路８の回路構成例）
図８は、図６および図７に示した検出回路８の回路構成例を表したものである。この検出回路８（電圧検出器ＤＥＴ）は、増幅部８１、Ａ／Ｄ（アナログ／デジタル）変換部８３、信号処理部８４、座標抽出部８５および抵抗器Ｒを有している。
【００４１】
増幅部８１は、入力端子Ｔinから入力される検出信号Ｖdetを増幅する部分であり、信号増幅用のオペアンプ８１１と、２つの抵抗器８１２Ｒ，８１３Ｒと、２つのキャパシタ８１２Ｃ，８１３Ｃとを有している。オペアンプ８１１の正入力端（＋）は、入力端子Ｔinに接続され、出力端は後述するＡ／Ｄ変換部８３の入力端に接続されている。抵抗器８１２Ｒおよびキャパシタ８１２Ｃの一端は、ともにオペアンプ８１１の出力端に接続され、抵抗器８１２Ｒおよびキャパシタ８１２Ｃの他端は、ともにオペアンプ８１１の負入力端（−）に接続されている。また、抵抗器８１３Ｒの一端は、抵抗器８１２Ｒおよびキャパシタ８１２Ｃの他端に接続され、抵抗器８１３Ｒの他端は、キャパシタ８１３Ｒを介して接地に接続されている。これにより、抵抗器８１２Ｒおよびキャパシタ８１２Ｃが、高域をカットし低域を通過させるローパスフィルタ（ＬＰＦ）として機能すると共に、抵抗器８１３Ｒおよびキャパシタ８１３Ｃが、高域を通過させるハイパスフィルタ（ＨＰＦ）として機能する。
【００４２】
抵抗器Ｒは、オペアンプ８１１の正入力端（＋）側の接続点Ｐと、接地との間に配置されている。この抵抗器Ｒは、センサ用検出電極４４がフローティング状態になってしまうのを回避して安定状態を保つためのものである。これにより、検出回路８において、検出信号Ｖdetの信号値がふらついて変動してしまうのが回避されると共に、この抵抗器Ｒを介して静電気を接地に逃がすことができるという利点もある。
【００４３】
Ａ／Ｄ変換部８３は、増幅部８１において増幅されたアナログの検出信号Ｖdetを、デジタルの検出信号に変換する部分であり、図示しないコンパレータを含んで構成されている。このコンパレータは、入力された検出信号と所定のしきい値電圧Ｖth（図３参照）との電位を比較するものである。
【００４４】
信号処理部８４は、Ａ／Ｄ変換部８３から出力されるデジタルの検出信号に対し、所定の信号処理（例えば、デジタル的なノイズ除去処理や、周波数情報を位置情報に変換する処理などの信号処理）を施すものである。
【００４５】
座標抽出部８５は、信号処理部８４から出力される検出信号に基づいて検出結果を求め、出力端子Ｔoutから出力するものである。この検出結果とは、タッチされたか否か、およびタッチされた場合にはその部分の位置座標を含むものである。
【００４６】
（画素基板２の断面構成例）
ここで、図９〜図１２を参照して、上述した画素基板２における有効表示領域１０Ａおよび周辺回路での断面構成例について説明する。図９は、画素基板２における有効表示領域１０Ａ、および画素基板２における周辺回路（ここでは一例として、共通電極ドライバ４３Ｄまたはゲート・共通電極ドライバ４０Ｄ）での断面構成例を表したものである。
【００４７】
図９に示した断面構成例では、基板３００上に、ゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３、層間絶縁膜３０４、ソース電極３０５Ｓおよびドレイン電極３０５Ｄ（第１導電体部）、ならびに平坦化膜３０６（絶縁体層）がこの順に積層されている。また、この断面構成例では、平坦化膜３０６上に、共通電極４３（第２導電体部）、絶縁層２３および画素電極２２（第２導電体部）がこの順に積層されている。
【００４８】
基板３００は、画素基板２における支持基板であり、例えばガラス基板や半導体基板等からなる。
【００４９】
ゲート電極３０１は、例えばアルミニウム（Ａｌ）やモリブデン（Ｍｏ）等の金属材料からなり、その厚みは例えば１０〜１００ｎｍ程度である。ゲート絶縁膜３０２は、例えばシリコン酸化物（ＳｉＯ2）やシリコン窒化物（ＳｉＮ）等の絶縁材料からなり、その厚みは１０〜１００ｎｍ程度である。半導体層３０３は、例えばシリコン（Ｓｉ）や酸化物半導体，化合物半導体等の各種の半導体材料からなり、その厚みは１０〜１００ｎｍ程度である。層間絶縁膜３０４は、例えばＳｉＯ2やＳｉＮ等の絶縁材料からなり、その厚みは１００〜１０００ｎｍ程度である。ソース電極３０５Ｓおよびドレイン電極３０５Ｄはそれぞれ、例えばＡｌやＭｏ等の金属材料からなり、それらの厚みは例えば１００〜１５００ｎｍ程度である。これらのゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３、層間絶縁膜３０４、ドレイン電極３０５Ｄおよびソース電極３０５Ｓにより、半導体素子としての薄膜トランジスタ（ＴＦＴ）が形成されるようになっている。
【００５０】
平坦化膜３０６は、ソース電極３０５Ｓおよびドレイン電極３０５Ｄと、画素電極２２、絶縁層２３または共通電極４３との層間に配設されており、厚膜状の絶縁体層である。この平坦化膜３０６は、例えば有機絶縁性材料（樹脂材料）からなり、その厚みは、例えば０．５〜１０μｍ程度である。特に、この平坦化膜３０６の厚みは、少なくとも以下説明するコンタクト部ＣＴの形成領域付近において、例えば３μｍ以上となっていることが望ましい。これにより後述するように信号線容量が低減され、消費電力の削減や画質改善が図られるからである。
【００５１】
この平坦化膜３０６には、貫通孔（コンタクトホール）Ｈが形成されている。そして、この貫通孔Ｈの内部には、ドレイン電極３０５Ｄと画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが形成されている。このコンタクト部ＣＴ（ここでは、画素電極２２のうちのコンタクト部ＣＴの構成部分）は、貫通孔Ｈの内面形状（壁面形状および底面形状）に倣う（覆う）ようにして形成されている。すなわち、コンタクト部ＣＴは、ＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）等ではなく、後述するようにスパッタ法等を用いて形成されるようになっている。このような貫通孔Ｈは、例えば有効表示領域１０Ａでは、例えば底面における内径ａ＝６μｍ以下程度の矩形柱状や円柱形状（楕円柱形状）等となっている。また、例えば周辺回路では、例えば底面における内径ａ＝１０μｍ以下程度の矩形柱状や円柱形状（楕円柱形状）等となっている。
【００５２】
この貫通孔Ｈは、図９および図１０に示したように、底面における内径をａ、深さ（平坦化膜３０６の膜厚に対応）をｂとすると、そのアスペクト比Ｒ（＝ｂ／ａ）がある程度高い（例えば後述するように、Ｒ≧０．４２程度）ものとなっている。また、貫通孔Ｈのテーパ角θ（貫通孔Ｈの底面（ドレイン電極３０５の表面）と壁面とがなす角度）が、鋭角（０°＜θ＜９０°）となっている。このテーパ角θは、特に有効表示領域１０Ａでは、７５°以下（０°＜θ≦７５°）となっていることが望ましい。ドレイン電極３０５Ｄと画素電極２２との電気的接続については、接続抵抗（コンタクト抵抗）の変化による表示輝度変動を考慮すると、特に確実（良好）な電気的接続が必要とされるためである。
【００５３】
ここで、このようなコンタクト部ＣＴは、例えば以下のようにして形成することができる。すなわち、まず、基板３００上に、前述した材料からなるゲート電極３０１、ゲート絶縁膜３０２、半導体層３０３および層間絶縁膜３０４をそれぞれ、例えばフォトリソグラフィ技術を用いて、この順に形成する。次いで、層間絶縁膜３０４上に、前述した材料からなるソース電極３０５Ｓおよびドレイン電極３０５Ｄを、例えばスパッタ法を用いたフォトリソグラフィ技術によって形成する。続いて、ソース電極３０５Ｓおよびドレイン電極３０５Ｄ上に、前述した材料からなる厚膜状の平坦化膜３０６を、例えばＣＶＤ（Chemical Vapor Deposition；化学気相成長）法や蒸着法等を用いたフォトリソグラフィ技術によって形成する。
【００５４】
そののち、この平坦化膜３０６に対して、上述したテーパ角θ（０°＜θ＜９０°）を有する貫通孔Ｈを、例えばフォトリソグラフィ技術を用いて形成する。この貫通孔Ｈの形成の際には、例えば図１１に模式的に示したように、ポストベーク工程の際の熱による平坦化膜３０６（樹脂膜）のリフロー（再流動）現象を利用して行うことが可能である。具体的には、例えば図１２（Ａ）に示したように、まず、ポストベーク工程の前の露光工程の際に、貫通孔Ｈの形成領域付近においてハーフトーン露光を行い、階段状の貫通孔を形成する。次いで、ポスベーク工程（例えば２００℃程度の高温焼成）を行うことによって、上述した平坦化膜３０６のリフロー現象が生じ、その結果、例えば図１２（Ｂ）に示した貫通孔Ｈが形成される。このようにして、アスペクト比Ｒがある程度高い貫通孔Ｈにおいても、良好なカバレッジを得ることが可能となる。なお、このようなハーフトーン露光を用いる手法の他に、平坦化膜３０６としてＴｇ（ガラス転移点）の低い材料（高リフロー性材料）を用いることにより、テーパ角θ（０°＜θ＜９０°）を有する貫通孔Ｈを形成することが可能である。平坦化膜３０６のＴｇを下げる手法としては、平均分子量を下げる、架橋に寄与する部位を減らす、架橋反応に寄与する部位の分解温度を上げる、架橋点を減らすなどの手法があり、これらを単独もしくは併用してＴｇを調整することが可能である。
【００５５】
その後は、平坦化膜３０６上に、共通電極４３および絶縁層２３をこの順に形成し、貫通孔Ｈの内面形状に倣うように、画素電極２２をスパッタ法等を用いて形成する。これにより、ドレイン電極３０５Ｄと画素電極２２または共通電極４３とが電気的に接続され、図９に示したコンタクト部ＣＴが形成される。
【００５６】
［表示装置１の作用・効果］
（１．基本動作）
この表示装置１では、画素基板２の表示ドライバ（共通電極ドライバ４３Ｄ等）が、共通電極４３の各電極パターン（共通電極４３１〜４３ｎ）に対してコモン駆動信号Ｖcomを線順次で供給する。この表示ドライバはまた、信号線２５を介して画素電極２２へ画素信号（画像信号）を供給すると共に、これに同期して、ゲート線２６を介して各画素電極のＴＦＴ（ＴＦＴ素子Ｔｒ）のスイッチングを線順次で制御する。これにより、液晶層６には、表示画素２０ごとに、コモン駆動信号Ｖcomと各画像信号とにより定まる縦方向（基板に垂直な方向）の電界が印加され、液晶状態の変調が行われる。
【００５７】
一方、対向基板４の側では、共通電極４３の各電極パターンとセンサ用検出電極４４の各電極パターンとの交差部分に、容量素子Ｃ１が形成される。ここで、例えば図５中の矢印（スキャン方向）に示したように、共通電極４３の各電極パターンに、コモン駆動信号Ｖcomを時分割的に順次印加していくと、以下のようになる。すなわち、印加された共通電極４３の電極パターンとセンサ用検出電極４４の各電極パターンとの交差部分に形成されている一列分の容量素子Ｃ１の各々に対し、充放電が行われる。その結果、容量素子Ｃ１の容量値に応じた大きさの検出信号Ｖdetが、センサ用検出電極４４の各電極パターンからそれぞれ出力される。対向基板４の表面にユーザの指が触れられていない状態においては、この検出信号Ｖdetの大きさはほぼ一定となる。コモン駆動信号Ｖcomのスキャンに伴い、充放電の対象となる容量素子Ｃ１の列が線順次的に移動していく。
【００５８】
ここで、対向基板４の表面のいずれかの場所にユーザの指が触れると、そのタッチ箇所に元々形成されている容量素子Ｃ１に、指による容量素子Ｃ２が付加される。その結果、そのタッチ箇所がスキャンされた時点（すなわち、共通電極４３の電極パターンのうち、そのタッチ箇所に対応する電極パターンにコモン駆動信号Ｖcomが印加されたとき）の検出信号Ｖdetの値が、他の箇所よりも小さくなる。検出回路８は、この検出信号Ｖdetをしきい値電圧Ｖthと比較して、しきい値電圧Ｖth未満の場合に、その箇所をタッチ箇所として判定する。このタッチ箇所は、コモン駆動信号Ｖcomの印加タイミングと、しきい値電圧Ｖth未満の検出信号Ｖdetの検出タイミングとから割り出すことができる。
【００５９】
このようにして、タッチセンサ付きの表示装置１では、液晶表示素子に元々備えられている共通電極４３が、駆動電極と検出電極とからなる一対のタッチセンサ用電極のうちの一方として兼用されている。また、表示用駆動信号としてのコモン駆動信号Ｖcomが、タッチセンサ用駆動信号として共用されている。これにより、静電容量型のタッチセンサにおいて、新たに設ける電極はセンサ用検出電極４４だけでよく、また、タッチセンサ用駆動信号を新たに用意する必要がない。したがって、構成が簡単である。
【００６０】
また、従来のタッチセンサ付き表示装置では、センサに流れる電流の大きさを正確に測定し、その測定値に基づいてタッチ位置をアナログ演算により求めるようにしている。これに対し、本実施の形態の表示装置１では、タッチの有無に応じた電流の相対変化（電位変化）の有無をデジタル的に検知するだけでよいので、簡単な検出回路構成で検出精度を高めることができる。また、コモン駆動信号Ｖcomの印加用に元々設けられている共通電極４３と、新たに設けたセンサ用検出電極４４との間に静電容量を形成し、この静電容量が利用者の指の接触によって変化することを利用してタッチ検出を行うようにしている。このため、利用者の電位が不定であることが多いモバイル機器用途にも適合可能である。
【００６１】
更に、センサ用検出電極４４が複数の電極パターンに分割されると共に、各電極パターンが個別に時分割的に駆動されるため、タッチ位置の検出も可能となる。
【００６２】
（２．コンタクト部ＣＴにおける作用）
次に、前述した画素基板２におけるコンタクト部ＣＴの作用について、比較例と比較しつつ詳細に説明する。
【００６３】
まず、本実施の形態の画素基板２では、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図るため、平坦化膜３０６が厚膜状となっている。これに伴い、この平坦化膜３０６に形成された貫通孔Ｈの深さｂも大きくなることから、前述したように、貫通孔Ｈのアスペクト比Ｒ（＝ｂ／ａ）はある程度高くなっている。例えば図１３（Ａ）に示したように、貫通孔Ｈのアスペクト比Ｒ≧０．４２に設定すると、コンタクト部ＣＴにおける抵抗（コンタクト抵抗）は、約９０ｋΩ（５μｍ×５μｍのシート抵抗での換算値）以上の高抵抗値となる。また、このコンタクト抵抗は、例えば図１３（Ｂ）に示したように、テーパ角θが大きくなるのに従って、より高いものとなってしまう。
【００６４】
（２−１．比較例）
ここで、図１４（Ａ），（Ｂ）に示した比較例のように、貫通孔Ｈにおけるテーパ角θが９０°よりも大きく（θ＞９０°）となり、逆テーパ形状（オーバーハング形状）となっている場合には、コンタクト部ＣＴにおいて以下の問題が生じてしまう。具体的には、例えば図１４（Ａ）中の符号Ｐ１０１で示したように、貫通孔Ｈの壁面等において電極層３０７（画素電極等）の断線が生じ、その結果、貫通孔Ｈ内にコンタクト部ＣＴが形成されなくなってしまうことから、接続不良（コンタクト不良）が発生する。あるいは、例えば図１４（Ｂ）中の符号Ｐ１０２に示したように、かろうじてコンタクト部ＣＴが形成され、ドレイン電極３０５Ｄと画素電極２２または共通電極４３との間の電気的接続は確保されたとしても、電極層３０７の厚み等が不十分であることなどから、コンタクト抵抗が増大してしまう。
【００６５】
このような逆テーパ形状（オーバーハング形状）の貫通孔Ｈは、前述した図１１のように、ポストベーク工程の際の熱による平坦化膜３０６（樹脂膜）のリフロー現象が起因で生じ易くなる。具体的には、ポストベーク工程において樹脂系の平坦化膜３０６がシュリンク（縮小化）する際に、平坦化膜３０６は下地と密着していることから、再流動するのは主に下地側（界面側）よりも上の部分である。したがって、平坦化膜３０６が厚膜状であると共に下地との接触面積が小さい場合等には、図１１中の破線の矢印で示したようにして、再流動の際にオーバーハング形状となり易くなるのである。
【００６６】
このようにして、貫通孔Ｈにおけるテーパ角θが９０°よりも大きく（θ＞９０°）なっている比較例では、コンタクト部ＣＴ（貫通孔Ｈ）において、断線（接続不良）や抵抗値（コンタクト抵抗）の増大が発生し易くなる。その結果、この比較例では、コンタクト部ＣＴにおける電気的接続性が低下し、製造の際の歩留りが悪化することから、信頼性が低下してしまうことになる。
【００６７】
（２−２．本実施の形態）
これに対して本実施の形態では、図９（Ａ），（Ｂ）および図１０に示したように、ドレイン電極３０５と画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが、テーパ角θが鋭角（０°＜θ＜９０°）である平坦化膜３０６に対する貫通孔Ｈの内面形状に倣うように形成されている。ここで、厚膜状の平坦化膜３０６の膜厚（貫通孔Ｈの深さｂ）が、例えば前述したように３．０μｍ以上である場合には、例えば図１５（Ａ）に示したように、貫通孔Ｈのテーパ角θを鋭角に設定するには、隣接するコンタクトＣＴ間の距離を５μｍ程度以上に設定すればよい。
【００６８】
このようなコンタクト部ＣＴが形成されていることにより、本実施の形態では、平坦化膜３０６が厚膜状であっても、コンタクト部ＣＴの貫通孔Ｈの内面への被覆性が向上し、コンタクト部ＣＴにおける断線（接続不良）や抵抗値（コンタクト抵抗）の増大が抑えられる。すなわち、貫通孔Ｈにおけるアスペクト比Ｒが高くなっているにも関わらず、テーパ角θが鋭角（緩やか）になっていることにより、コンタクト抵抗が低く抑えられる。
【００６９】
以上のように本実施の形態では、ドレイン電極３０５と画素電極２２または共通電極４３とを電気的に接続するコンタクト部ＣＴが、テーパ角θが鋭角である平坦化膜３０６に対する貫通孔Ｈの内面形状に倣って形成されるようにしたので、平坦化膜３０６が厚膜状であっても、コンタクト部ＣＴにおける断線や抵抗値の増大を抑えることができる。よって、コンタクト部ＣＴにおける電気的接続をより確実に行うことができ、製造の際の歩留りを向上させることが可能となる結果、信頼性を向上させることが可能となる。具体的には、例えば図１５（Ｂ）に示したように、テーパ角θが鋭角（０°＜θ＜９０°）となることによって、コンタクト不良を著しく減少させることができ、歩留り（信頼性）を向上させることが可能となる。
【００７０】
また、平坦化膜３０６が厚膜状となっている（例えば、貫通孔Ｈのアスペクト比Ｒ≧０．４２）ようにしたので、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図ることが可能となる。特に、１水平期間においてタッチ検出動作と映像信号の書き込み動作とを行うようにした場合、どちらの動作についても有利な効果が得られる。
【００７１】
更に、本実施の形態では、液晶層６内に配設される柱状スペーサ（図示せず）の配置に関して、以下のことが言える。具体的には、まず、樹脂系の平坦化膜３０６を厚膜状にした場合において、表示装置１（液晶パネル）を面押したときに、柱状スペーサ付近において、平坦化膜３０６上に形成された金属層や無機絶縁膜が割れ易くなるという問題がある。これは、無機膜に比べて弾性変形量の大きな樹脂系の平坦化膜３０６を厚膜状にしたことに起因して、同じ単位面積当たりの印加圧力における弾性変形量が大きくなり、無機膜等の許容変形量を超えてしまったことが原因であると考えられる。特に貫通孔Ｈ付近では、平坦化膜３０６の形状がフラット（平坦）ではないことから、応力集中が生じた箇所で割れが発生し易くなる。
【００７２】
そこで、例えば図１６に示したように、柱状スペーサとコンタクト部ＣＴとの間の距離を約２．５μｍ（３μｍ程度）よりも大きくする（離す）ことにより、貫通孔Ｈ付近における応力集中が緩和され、これに起因した無機膜等の割れを低減することが可能となる。また、上述した金属層や無機絶縁膜に凸形状を設けておき、柱状スペーサとの接触部分における樹脂系の平坦化膜３０６の厚みを小さくすることにより、平坦化膜３０６の弾性変形量を抑制し、結果として面押しによる無機膜等の割れを改善することもできる。
【００７３】
更に、平坦化膜３０６を厚膜状として場合において上記した面押し強度を保つためには、柱状スペーサの配置率（配置密度）をある程度大きくすることが有効であると言える。具体的には、例えば図１７に示した実験例１〜３（表示装置１において表示階調を変化させた場合に、印加応力の変化に応じてシミが視認されるか否かの官能評価実験の結果）により、以下のことが言える。すなわち、平坦化膜３０６の膜厚が２．１μｍの場合、柱状スペーサの配置率は、０．２７％程度よりも大きいことが望ましい。
【００７４】
＜適用例＞
次に、図１８〜図２２を参照して、上記実施の形態の表示装置１（タッチセンサ付きの表示装置）の適用例について説明する。この表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００７５】
（適用例１）
図１８は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０が表示装置１により構成されている。
【００７６】
（適用例２）
図１９は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３およびシャッターボタン５２４を有しており、その表示部５２２が表示装置１により構成されている。
【００７７】
（適用例３）
図２０は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１，文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３を有しており、その表示部５３３が表示装置１により構成されている。
【００７８】
（適用例４）
図２１は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１，この本体部５４１の前方側面に設けられた被写体撮影用のレンズ５４２，撮影時のスタート／ストップスイッチ５４３および表示部５４４を有している。そして、その表示部５４４が表示装置１により構成されている。
【００７９】
（適用例５）
図２２は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００８０】
＜変形例＞
以上、実施の形態および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００８１】
例えば、コンタクト部ＣＴの形状や形成位置については、上記実施の形態等で説明したものには限られず、貫通孔Ｈのテーパ角θが鋭角となっているのであれば、他の形状や形成位置等であってもよい。
【００８２】
また、上記実施の形態等では、「第１導電体部」の一例として、半導体素子の電極（薄膜トランジスタのドレイン電極）を挙げて説明すると共に、「第２導電体部」の一例として、画素電極および共通電極を挙げて説明したが、これらには限られない。
【００８３】
更に、上記実施の形態等では、半導体装置（半導体回路部，コンタクト部）が、有効表示領域（画素回路）内および額縁領域（周辺回路）内の双方に形成されている場合について説明したが、これには限られない。すなわち、半導体装置（半導体回路部，コンタクト部）が、有効表示領域（画素回路）内および額縁領域（周辺回路）内のうちの少なくとも一方の領域内に配設されているようにすればよい。
【００８４】
加えて、上記実施の形態等では、表示装置の一例として、タッチセンサ付きの表示装置（タッチセンサ機能を有する表示装置）について説明したが、これには限られず、本技術は、そのようなタッチセンサ機能を有しない一般の表示装置に対しても適用することが可能である。
【００８５】
また、上記実施の形態等では、表示素子として液晶素子を用いた表示装置（液晶表示装置）について説明したが、本技術は、それ以外の表示素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）にも適用することが可能である。
【００８６】
更に、上記実施の形態等では、半導体装置（半導体回路部）を備えた装置の一例として表示装置を挙げて説明したが、これには限られず、本開示の半導体装置（半導体回路部）は、表示装置以外の他の装置にも適用することが可能である。
【００８７】
なお、本技術は以下のような構成を取ることも可能である。
（１）
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を備え、
前記貫通孔のテーパ角が鋭角である
半導体装置。
（２）
前記テーパ角が、０°よりも大きく、かつ７５°以下である
上記（１）に記載の半導体装置。
（３）
前記貫通孔のアスペクト比が、０．４２以上である
上記（１）または（２）に記載の半導体装置。
（４）
前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、３μｍ以上である
上記（３）に記載の半導体装置。
（５）
前記第１導電体膜が、半導体素子の電極である
上記（１）ないし（４）のいずれか１項に記載の半導体装置。
（６）
前記半導体素子が薄膜トランジスタである
上記（５）に記載の半導体装置。
（７）
前記テーパ角は、前記第１導電体部の表面と前記貫通孔の壁面とがなす角度である
上記（１）ないし（６）のいずれか１項に記載の半導体装置。
（８）
表示部と、半導体回路部とを備え、
前記半導体回路部は、
互いに異なる層に形成された、下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
表示装置。
（９）
前記表示部は、有効表示領域に配設され、
前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている
上記（８）に記載の表示装置。
（１０）
前記表示部は、各々が画素回路を含む複数の画素を有し、
前記額縁領域に周辺回路が形成され、
前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている
上記（９）に記載の表示装置。
（１１）
タッチセンサ機能を有する
上記（８）ないし（１０）のいずれか１項に記載の表示装置。
（１２）
前記表示部が、液晶素子または有機ＥＬ素子を用いて構成されている
上記（８）ないし（１１）のいずれか１項に記載の表示装置。
（１３）
表示部と半導体回路部とを有する表示装置を備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
電子機器。
（１４）
基板上に第１導電体部を形成する工程と、
前記第１導電体部上に、厚膜状の絶縁体層を形成する工程と、
前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、
前記第１導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、
前記絶縁体層上に、前記コンタクト部を介して前記第１導電体部と電気的に接続された第２導電体部を形成する工程と
を含む半導体装置の製造方法。
（１５）
ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する
上記（１４）に記載の半導体装置の製造方法。
【符号の説明】
【００８８】
１…表示装置、１０Ａ…有効表示領域、１０Ｂ…額縁領域、２…画素基板、２０…表示画素（画素）、２０Ｄ…Ｔ／Ｇ・ＤＣ／ＤＣコンバータ、２１…ＴＦＴ基板（回路基板）、２２…画素電極、２３…絶縁層、２５…信号線（データ線）、２５Ｄ…データドライバ、２６…ゲート線、２６Ｄ…ゲートドライバ、３００…基板、３０１…ゲート電極、３０２…ゲート絶縁膜、３０３…半導体層、３０４…層間絶縁膜、３０５Ｓ…ソース電極、３０５Ｄ…ドレイン電極、３０６…平坦化膜、４…対向基板、４０Ｄ…ゲート・共通電極ドライバ、４０Ｄ５…ゲート／ＣＯＭバッファ、４１…ガラス基板、４２…カラーフィルタ、４３，４３１〜４３ｎ…共通電極（兼センサ用駆動電極）、４３Ｄ…共通電極ドライバ、４３Ｄ４…ＣＯＭバッファ、４４…センサ用検出電極（タッチ検出電極）、４５…偏光板、６…液晶層、８…検出回路、８１…増幅部、８３…Ａ／Ｄ変換部、８４…信号処理部、８５…座標抽出部、Ｃ１，Ｃ２…容量素子、Ｓｇ…交流矩形波、Ｅ１…駆動電極、Ｅ２…検出電極、Ｓac…交流信号源（駆動信号源）、Ｖcom，Ｖcom(1)〜Ｖcom(n)…コモン駆動信号、ＤＥＴ…電圧検出器（検出回路）、Ｖdet…検出信号、Ｖth…しきい値電圧、Ｔｒ…ＴＦＴ素子、ＬＣ…液晶素子、Ｔin…入力端子、Ｔout…出力端子、Ｒ…抵抗器、ＣＴ…コンタクト部、Ｈ…貫通孔（コンタクトホール）、θ…テーパ角、ａ…内径、ｂ…深さ（膜厚）、Ｒ…アスペクト比。
【特許請求の範囲】
【請求項１】
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を備え、
前記貫通孔のテーパ角が鋭角である
半導体装置。
【請求項２】
前記テーパ角が、０°よりも大きく、かつ７５°以下である
請求項１に記載の半導体装置。
【請求項３】
前記貫通孔のアスペクト比が、０．４２以上である
請求項１に記載の半導体装置。
【請求項４】
前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、３μｍ以上である
請求項３に記載の半導体装置。
【請求項５】
前記第１導電体膜が、半導体素子の電極である
請求項１に記載の半導体装置。
【請求項６】
前記半導体素子が薄膜トランジスタである
請求項５に記載の半導体装置。
【請求項７】
前記テーパ角は、前記第１導電体部の表面と前記貫通孔の壁面とがなす角度である
請求項１に記載の半導体装置。
【請求項８】
表示部と、半導体回路部とを備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
表示装置。
【請求項９】
前記表示部は、有効表示領域に配設され、
前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている
請求項８に記載の表示装置。
【請求項１０】
前記表示部は、各々が画素回路を含む複数の画素を有し、
前記額縁領域に周辺回路が形成され、
前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている
請求項９に記載の表示装置。
【請求項１１】
タッチセンサ機能を有する
請求項８に記載の表示装置。
【請求項１２】
前記表示部が、液晶素子または有機ＥＬ素子を用いて構成されている
請求項８に記載の表示装置。
【請求項１３】
表示部と半導体回路部とを有する表示装置を備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
電子機器。
【請求項１４】
基板上に第１導電体部を形成する工程と、
前記第１導電体部上に、厚膜状の絶縁体層を形成する工程と、
前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、
前記第１導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、
前記絶縁体層上に、前記コンタクト部を介して前記第１導電体部と電気的に接続された第２導電体部を形成する工程と
を含む半導体装置の製造方法。
【請求項１５】
ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する
請求項１４に記載の半導体装置の製造方法。
【請求項１】
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を備え、
前記貫通孔のテーパ角が鋭角である
半導体装置。
【請求項２】
前記テーパ角が、０°よりも大きく、かつ７５°以下である
請求項１に記載の半導体装置。
【請求項３】
前記貫通孔のアスペクト比が、０．４２以上である
請求項１に記載の半導体装置。
【請求項４】
前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、３μｍ以上である
請求項３に記載の半導体装置。
【請求項５】
前記第１導電体膜が、半導体素子の電極である
請求項１に記載の半導体装置。
【請求項６】
前記半導体素子が薄膜トランジスタである
請求項５に記載の半導体装置。
【請求項７】
前記テーパ角は、前記第１導電体部の表面と前記貫通孔の壁面とがなす角度である
請求項１に記載の半導体装置。
【請求項８】
表示部と、半導体回路部とを備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
表示装置。
【請求項９】
前記表示部は、有効表示領域に配設され、
前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている
請求項８に記載の表示装置。
【請求項１０】
前記表示部は、各々が画素回路を含む複数の画素を有し、
前記額縁領域に周辺回路が形成され、
前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている
請求項９に記載の表示装置。
【請求項１１】
タッチセンサ機能を有する
請求項８に記載の表示装置。
【請求項１２】
前記表示部が、液晶素子または有機ＥＬ素子を用いて構成されている
請求項８に記載の表示装置。
【請求項１３】
表示部と半導体回路部とを有する表示装置を備え、
前記半導体回路部は、
下層側の第１導電体部および上層側の第２導電体部と、
前記第１の導電体部と前記第２の導電体部との間に設けられた、厚膜状の絶縁体層と、
前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第１導電体部と前記第２導電体部とを電気的に接続するコンタクト部と
を有し、
前記貫通孔のテーパ角が鋭角である
電子機器。
【請求項１４】
基板上に第１導電体部を形成する工程と、
前記第１導電体部上に、厚膜状の絶縁体層を形成する工程と、
前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、
前記第１導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、
前記絶縁体層上に、前記コンタクト部を介して前記第１導電体部と電気的に接続された第２導電体部を形成する工程と
を含む半導体装置の製造方法。
【請求項１５】
ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する
請求項１４に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１２−２４８７４３（Ｐ２０１２−２４８７４３Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１２０４９０（Ｐ２０１１−１２０４９０）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（５９８１７２３９８）株式会社ジャパンディスプレイウェスト (90)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（５９８１７２３９８）株式会社ジャパンディスプレイウェスト (90)
【Ｆターム（参考）】
[ Back to top ]