本発明は導電性の機械的相互接続部材（１２）を作る方法に関する。この方法は、サブミクロン直径を有し、且つ金属から作られた基板（２）の表面から突出する複数の金属ワイヤ（２ａ）を含む構造を、電気化学的に堆積する第１の段階と、前記ワイヤの部分的溶解を制御して、それらワイヤの直径を低減する第２の段階とを含む。本発明はまた、機械的及び／又は電気的相互接続を作る方法にも関する。この方法は、前述された方法に従って２つの相互接続部材を作ることと、相互接続部材を対向させて配置し、これらを相互に対向して押圧して、前記部材の表面から突出するナノメトリックワイヤの貫入及び絡み合いを実行することとの各ステップを含む。本発明はまた、そのような相互接続部材によって機械的及び電気的に相互接続されたマイクロ電子チップのスタックを含む３次元電子デバイスにも関する。 （もっと読む）

【課題】製造工程においてチッピングが発生しにくい積層型半導体装置を提供する。
【解決手段】所定分布密度のバンプ７が形成された回路領域９を有する半導体基板８同士が、バンプ７を接合することにより積層されて形成された積層型半導体素子であって、半導体基板１の周辺部１０には、回路領域９のバンプ７の分布密度より高い分布密度で、半導体基板１に密着してダミーバンプ１１が形成され、半導体基板１同士において、ダミーバンプ１１同士の接合がなされていることを特徴とする積層型半導体装置。 （もっと読む）

【課題】配線の断線を防止することができる半導体装置を提供する。
【解決手段】フィルム基板に実装されたインターポーザ基板と、インターポーザ基板に実装された半導体素子とを備え、インターポーザ基板は、複数個の第１基板金属バンプと、複数個の第１基板パッドメタル２３と、複数本の基板配線２４とを有し、半導体素子は、第１基板金属バンプとそれぞれ熱圧着により接合した複数個の素子金属バンプと、複数個の素子パッドメタル１３と、複数本の素子配線１４とを有する半導体装置であって、第１基板パッドメタル２３および素子パッドメタル１３は、各角が外側に向かって突き出る多角形状をしており、基板配線２４は、それぞれ対応する第１基板パッドメタル２３の角の頂点から間隔を空けた位置に接続され、素子配線１４は、それぞれ対応する素子パッドメタル１３の角の頂点から間隔を空けた位置に接続されている。 （もっと読む）

【課題】容器本体の内底面を大きくして小型化を維持した安価な表面実装用の水晶発振器を提供する。
【解決手段】底壁１ａと枠壁１ｂとからなるとともに内壁段部を有して凹状とした積層セラミックからなる容器本体１と、前記容器本体１の内底面に設けられた回路端子６にＩＣ端子が固着されたＩＣチップ２と、前記容器本体１の一端側に設けられた内壁段部の表面上に設けられた水晶保持端子５に励振電極から引出電極の延出した一端部両側が固着された水晶片３とを備え、前記回路端子６における前記ＩＣ端子中の水晶端子が接続する水晶回路端子６ａは前記内壁段部に最も接近して配置された表面実装用の水晶発振器において、前記内壁段部に最も接近した前記水晶回路端子６ａから壁面に延出した内底面の導電路６ｘ上と前記水晶保持端子５と前記水晶片３の一端部両側が固着される導電性接着剤１１によって電気的に接続した構成とする。 （もっと読む）

【課題】半導体素子と回路基板の熱膨張量の差があっても、従来よりも電気特性の高信頼性を期待できる半導体装置を提供することを目的とする。
【解決手段】突起電極１０３を有する半導体素子１０１が、突起電極１０６を有する回路基板１０４の上に配置され、半導体素子１０１と回路基板１０４がスペーサ１０９を介してと当接して間隔が決定され、互いに向き合う突起電極１０３，１０６の間に隙間が形成され、この隙間に導電性弾性体１０８が介装されている。 （もっと読む）

【課題】 実装した半導体チップを実装基板に実装するとともに、初期不良が発見された半導体チップを容易に取り外すことが可能な電子部品を提供する。
【解決手段】 第１の基板(1)の表面上に第１のパッド(2)が形成されている。第１のパッドの表面上に金属膜(3)が配置されている。第１の基板の、第１のパッドが形成された面に対向するように第２の基板(6)が配置されている。第２の基板の、第１のパッドに対向する表面上に第２のパッド(7)が形成されている。導電性のナノチューブ(8)の一端が第２のパッドに接続され、他端が金属膜内に埋め込まれている。金属膜と、ナノチューブとの界面に、ナノチューブの少なくとも１つの構成元素と、第１のパッドの少なくとも１つの構成元素とを含む導電性の化合物からなる中間膜(9)が配置されている。 （もっと読む）

【課題】 バンプを押圧して超音波フリップチップ実装する場合であっても、結合面に傾斜やずれが生じないようにし、光フェルールとの高精度な結合を図る。
【解決手段】 電気配線２３を備えた光フェルール２５と結合可能なデバイスアレイ２１であって、結合面２９に、複数の光素子３１を一列に配置し、光素子列を挟む第１の側３５と、反対側の第２の側３７のそれぞれに電気配線２３と接続される複数のバンプ３３を配設した。第２の側のバンプ３３Ｂの数は第１の側のバンプ３３Ａの数より少ない場合、第２の側のバンプ３３Ｂの底面積ＳＢは第１の側のバンプ３３Ａの底面積ＳＡよりも大きいことが好ましい。 （もっと読む）

【課題】 異方性導電膜に含まれる導電性粒子の粒子径が小さい場合であっても、これを均一に潰すことが可能であり、良好な導通特性を得ることが可能な電気的接続体を提供する。
【解決手段】 電気的接続体は、第１の電子部材である半導体素子１と第２の電子部材である配線基板３とが異方性導電膜５を介して電気的に接続されて構成される。いずれか一方の電子部材（ここでは半導体素子１）には、バンプ（突起電極）２が形成されており、バンプ２の頂部は、表面粗さＲａが０．０５μｍ以下の平坦面とされている。異方性導電膜５に含まれる導電性粒子６の平均粒径は、４μｍ以下である。 （もっと読む）

【課題】基板と電子素子との電気的接続の信頼性を高めた電子装置及びその製造方法を提供すること。
【解決手段】電子装置１は、少なくとも１つのパッド３を有する基板２と、基板２の少なくとも１つのパッド３に電気的に接続されるバンプ８を有し、基板２にフリップチップ実装された電子素子６と、パッド３とバンプ８とを電気的に接続する導電性樹脂４と、基板２と電子素子６との間に介在する絶縁性のシート５と、を備える。基板２は、電子素子６と対向する面に、パッド３毎に凹部２ａを有する。パッド３は、凹部２ａの少なくとも底部に形成される。導電性樹脂４は、パッド３上かつ凹部２ａ内に充填される。シート５は、バンプ８毎に、開口面積が凹部２ａの開口面積より狭い貫通孔５ａを有する。バンプ８は、貫通孔５ａの内壁に接触して貫通孔５ａに挿通されると共に、パッド３と直接接触せずに導電性樹脂４を介して電気的に接続される。 （もっと読む）

【課題】基板上のクリーム半田印刷に仮に印刷かすれがあった場合でも半田付け不良を引き起こすことなく、特に複雑な製法を必要としない簡単な製造方法で製造でき、半田をリフローして基板に接続した際の導電接合部を鼓型にできるバンプ付電子部品、電子部品実装体、および電子部品の実装方法を提供する。
【解決手段】バンプ付き電子部品として、固形導電性材料からなる略円錐形状のバンプ１２を備えるようにする。また、電子部品の実装方法は基板に半田を接着し、固形導電性材料から略円錐状に形成されて、同一の高さを有するバンプを備え、バンプ付き電子部品と基板との接合部を鼓型状に形成する。 （もっと読む）

【課題】電極間において強度の高い接合が可能で、かつ低コスト化が可能な半導体装置及びその製造方法を提供すること。
【解決手段】本発明は、第１半導体チップ１０と、第１半導体チップ１０に設けられた第１電極１２と、第１半導体チップ１０が実装される第２半導体チップ２０と、第２半導体チップ２０に設けられた、突起２４を有する第２電極２２と、第１電極１２と第２電極２２を接合し、前記突起２４の側面の少なくとも一部を覆う半田バンプ１４とを具備している半導体装置及びその製造方法である。 （もっと読む）

【課題】
高画素化及び接続信頼性を向上させることが可能な半導体装置、該半導体装置が実装された実装構造体、電気光学装置及び電気光学装置の製造方法を提供する。
【解決手段】
ドライバＩＣ１８は、第１の高さｈ１と第３の高さｈ３とを加えた長さと、第２の高さｈ２と第４の高さｈ４とを加えた長さとが同じであるので、ドライバ側入力バンプ２８ａと電源用入力端子１５ａとの接続前の間隔やドライバ側入力バンプ２８ｂと信号用入力端子１６ａとの接続前の間隔やドライバ側出力バンプ２０と一端部１２ａとの接続前の間隔が同じになり、圧着により、ドライバ側出入力バンプ２０、２８ａ、２８ｂを均等に圧接し、接続信頼性を向上させることができる。電源用入力端子１５ａの高さを高くせずに、例えばドライバ側入力バンプ２８（例えば入力配線１５）の数を増加させて高画素化を実現できる。 （もっと読む）

【課題】パッケージ基板のパターン電極に剣山状或いは針状の銅めっき突起部を備え、金バンプは先端側を平坦にして、接触面積を大きくすることにより、先端プロセスの大規模ＬＳＩを低荷重な金スズフリップチップで接合できるようにして、半導体チップに加わる熱応力を低減し信頼性の高い高密度実装を可能にした半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体チップのパッド電極に形成したバンプとパッケージ基板１１のパターン電極部１２とを接続させる半導体装置の製造方法であって、前記パッケージ基板１１の電極部に数μｍから数十μｍの剣山状または針状の突起部１４を形成し、該突起部１４に前記バンプを押し当てて接合する実装方法。 （もっと読む）

【課題】実装基板構造物のファインピッチ化とアンダーフィリング・プロセスの品質向上に適用可能とし、かつ、不均一なはんだバンプにより発生する接続不良を解決し、製品の信頼性を向上させ、経済的なコストで製造可能な実装基板構造物及びその製造方法を提供する。
【解決手段】本発明は、実装基板およびその製造方法に関する。実装基板は、その表面に複数の回路と複数の導電パッドを備える回路層を有し、導電パッドは回路よりも高い位置にある基板本体と；絶縁保護層は複数の開口を有して導電パッドを露出させ、開口の寸法は、導電パッドよりも大きいかまたは同等である、基板本体の表面上に配された絶縁保護層を含む。これによって、本発明の実装基板構造物は、ファインピッチのフリップ・チップ実装構造に用いることが可能になる。 （もっと読む）

パッケージ化された超小型電子アセンブリは、前面（１２２）と、前面（１２２）から離れる方に延伸している複数の第１の固体金属ポスト（１１０）と、を有している超小型電子素子（１０４）を備えている。第１のポスト（１１０）の各々は、前面（１２２）の方向における幅および前面（１２２）から延びる高さを有しており、この高さ（Ｈ２）は、幅（Ｗ１）の少なくとも半分になっている。上面（１０１）と、上面（１０２）から延伸して第１の固体金属ポスト（１１０）に接合されている複数の第２の固体金属ポスト（１０８）と、を有している基板（１０２）も設けられている。
（もっと読む）

【課題】本発明は仮基板上に配線基板を形成した後、当該仮基板を除去する工程を含む配線基板の製造方法及び配線基板関し、実装される電子部品との接続性の向上を図ることを課題とする。
【解決手段】半導体チップ４０を搭載した配線基板の製造方法であって、支持体１０の表面接続パッド１８の形成位置と対応する位置に窪んだ凹状の曲面状凹部１３を形成する工程と、配線部材３０を形成する工程と、配線部材３０から支持体１０を除去することにより、支持体１０に形成された曲面状凹部１３に対応し基板表面から突出した曲面凸状パッド１８を形成する工程と、半導体チップ４０の外部接続端子となるポスト状端子４０ａを前記接続パッド１８にはんだ付けする工程とを有する。 （もっと読む）

【課題】静電気を発生させずに外部接続端子の酸化対策を行い、実装不良を抑制する。
【解決手段】半導体装置１は、半導体チップ１０１と、半導体チップ１０１に備えられている半田ボール１０３（第１の半田ボール）と、半田ボール１０３を介して半導体チップ１０１を実装しているＢＧＡ基板１０５とからなる半導体素子１０７を有する。さらに、半導体装置１は、半導体素子１０７と、半導体素子１０７に備えられている半田ボール１０９（第２の半田ボール）と、を有する。半田ボール１０９は、表面に酸化膜１１５を有し、前記酸化膜を貫通している貫通孔１１３が設けられている。半田ボール１０３は、半導体チップ１０１に接続している。 （もっと読む）

【課題】簡単な構成でありながら半導体チップを所定の湾曲形状にした状態で基板に取り付ける。
【解決手段】リジット基板１３の相対する一対の縁１３ａ，１３ｂに沿って、径サイズが異なる３種類のバンプ１１ａ〜１１ｃをライン状に配列して接合する。縁１３ａの中心部に径サイズが最も小さいバンプ１１ｃが縁１３ａに沿って２個並列され、これらの外側にバンプ１１ｂが、更にその外側に最も径サイズが大きいバンプ１１ａが配置され、縁１３ａに沿って合計６個のバンプ１１ａ〜１１ｃが配列される。縁１３ｂについても縁１３ａと同様にバンプ１１ａ〜１１ｃが配列される。リジット基板１３の上方から可撓性を有する固体撮像素子１２を被せ、固体撮像素子１２の中央部に圧縮空気を吹きつけて凸状に湾曲させながら、固体撮像素子１２の電極をバンプ１１ａ〜１１ｃに接合し、半導体装置１０を得る。 （もっと読む）

【課題】電気テスト用のプローブを接続することによって簡単にかつ確実に電気テストを行うことができる配線基板を提供することである。
【解決手段】最外層の絶縁層４上に帯状配線導体５ａが複数並設されているとともに、各帯状配線導体５ａ上の一部にフリップチップ用導電突起１２が帯状配線導体５ａの幅と一致する幅で形成されており、かつ最外層の絶縁層４上および帯状配線導体５ａ上にフリップチップ用導電突起１２の少なくとも上面を露出させるソルダーレジスト層６が被着された配線基板１０であって、各帯状配線導体５ａ上の一部に、さらに電気テスト用のプローブが接続されるテスト用導電突起１３が帯状配線導体５ａと一致する幅でかつ隣接するテスト用導電突起１３と位置をずらして形成されているとともに、各テスト用導電突起１３の上面がソルダーレジスト層６から露出するように構成した。 （もっと読む）

【課題】半導体素子がフリップチップ実装される基板を構成する樹脂材料と、他の樹脂材料との密着強度が向上された回路装置を提供する。
【解決手段】本発明の回路装置１は、繊維状充填材３５が充填された樹脂層３６から成る絶縁基材４と、絶縁基材４に設けられて接続用の電極として機能する突出部１１、１２、１３、１４と、フリップチップ実装される半導体素子２と、半導体素子２と絶縁基材４との間に充填されるアンダーフィル２９とを具備する。そして、樹脂層３６の上面から突出する繊維状充填材３５がアンダーフィル２９に接触することにより、アンダーフィル２９と絶縁基材４との密着力が向上されている。 （もっと読む）