実装基板構造物及びその製造方法
【課題】実装基板構造物のファインピッチ化とアンダーフィリング・プロセスの品質向上に適用可能とし、かつ、不均一なはんだバンプにより発生する接続不良を解決し、製品の信頼性を向上させ、経済的なコストで製造可能な実装基板構造物及びその製造方法を提供する。
【解決手段】本発明は、実装基板およびその製造方法に関する。実装基板は、その表面に複数の回路と複数の導電パッドを備える回路層を有し、導電パッドは回路よりも高い位置にある基板本体と;絶縁保護層は複数の開口を有して導電パッドを露出させ、開口の寸法は、導電パッドよりも大きいかまたは同等である、基板本体の表面上に配された絶縁保護層を含む。これによって、本発明の実装基板構造物は、ファインピッチのフリップ・チップ実装構造に用いることが可能になる。
【解決手段】本発明は、実装基板およびその製造方法に関する。実装基板は、その表面に複数の回路と複数の導電パッドを備える回路層を有し、導電パッドは回路よりも高い位置にある基板本体と;絶縁保護層は複数の開口を有して導電パッドを露出させ、開口の寸法は、導電パッドよりも大きいかまたは同等である、基板本体の表面上に配された絶縁保護層を含む。これによって、本発明の実装基板構造物は、ファインピッチのフリップ・チップ実装構造に用いることが可能になる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、実装基板構造物及びその製造方法に関し、より詳しくは、ファインピッチのフリップ・チップ型実装構造物に適用するのに適した実装基板構造物及びその製造方法に関する。
【背景技術】
【0002】
半導体プロセスの性能が向上し、それにより形成される半導体チップは、より高機能かつ充実した機能を持つようになり、それに伴い、より複雑なものとなっている。同時に、半導体が伝達可能なデータ量はますます大きくなっている。それに伴い、半導体のピンも増加させる必要がある。
【0003】
チップ技術の向上に伴いピン密度が上昇し、かつピン数が増加するため、従来のワイヤ・ボンディングでは導電性に対する需要を満足させることができなくなっている。従来のワイヤ・ボンディングと比較すると、フリップ・チップ型プロセスは、チップを下に向けて、はんだバンプにより基板を導通させる技術である。さらに、I/Oピンをチップの表面全体に分布させることができるので、次のような利点を得ることができる。即ち、チップの信号入力点および信号出力点を大きく増加させることができる、信号の伝達経路を短縮することができる、音緩衝を軽減できる、温度導電率を向上させることができる、さらには、圧縮実装が可能となることである。よって、フリップ・チップ・プロセスはこの業界では既に主流となっている。
【0004】
従来の実装基板は図1に示す通りである。実装基板1の表面には、複数の導電パッド12とともに複数の回路11を含む回路層と、複数の開口131を設けて導電パッド12を露出させたはんだマスク13が設けられている。開口131の寸法は導電パッド12よりも小さい。さらに、はんだバンプ14,14'は、実装基板1がはんだバンプ14,14'によってチップ(図示せず)と導通するように、めっきまたはプリントによって導電パッド12の表面に形成される。
【0005】
さらに、従来の他の実装基板は図2に示す通りである。実装基板2の表面には、複数の導電パッド22とともに複数の回路21を含む回路層と、導電パッド22を露出させる複数の開口231を含むはんだマスク23とが設けられている。開口231の寸法は、導電パッド22よりも大きい。よって、実装基板2は、チップの電極パッド上に配されたはんだバンプによってチップ(図示せず)と導通可能である。
【非特許文献1】http://extra.ivf.se/ngl/E-BGA/ChapterE2.htm section2.2.1
【発明の開示】
【発明が解決しようとする課題】
【0006】
図1の実装基板1の表面上の構造物は導通に用いられ得るが、はんだバンプ14,14'は、めっきまたはプリントによって均一な品質に制御することが難しいので、高さや寸法が望ましいものとならない。または、図2の実装基板2はチップと導通しているが、はんだバンプ14,14'は、開口231と導電パッド22の間の空隙がはんだバンプ14,14'で満たされているため、高さが抑えられ、その結果、アンダーフィリング・プロセスの品質が影響を受け、製品の信頼性が低下する。しかしながら、はんだバンプ14,14'の高さが高くなれば、ハンダ材料の量が増加するのでコストが上がる。
【0007】
よって、従来の構造物および方法は、はんだバンプをはんだパッド上に形成するときに、はんだバンプを均一な高さと寸法に制御するのが難しいため、バンプ間の微細なピッチを調整するのに不利である。基板と多数のI/Oジョイントを備えるチップからなるフリップ・チップ構造に関して、チップと基板の間のジョイントは、全てのはんだバンプが十分な高さを有していない場合には、一つ一つが十分に導通されない可能性がある。または、隣り合うジョイントが、はんだバンプが部分的に大きすぎるために、同時に導通されてしまうかもしれず、そのため、無傷のチップがフリップ・チップ・プロセスの失敗によってスクラップにされるかもしれない。さらに、半導体チップは技術が向上するにつれて、チップの誘導係数は下がり、抵抗応力に対向するためのチップの強度が下がる。多数のI/Oジョイントを有するフリップ・チップ構造を得ることができたとしても、その構造に用いられるチップには応力が加えられるため、ダメージを受けてスクラップにされやすい。さらに、基板が薄板からなる場合、均一な高さと寸法を持たないはんだバンプによって不均一な応力が加えられるため、ダメージを受けやすい。よって、生産量が減少する。
【0008】
さらに、半導体チップの電極パッドの密度が上がるにつれて、チップと基板の間のはんだバンプの寸法は小さくなり、同時にチップと基板の間の高さの違いも小さくなる。その結果、チップと基板との間の空隙にアンダーフィリング材を充填するときに空隙が発生しやすくなる。これは、チップのポップコーン化等の重大な問題を引き起こす。
【0009】
よって、ファインピッチに好都合で、かつ上述した短絡のない実装基板構造物が急ぎ求められている。
【0010】
上記のような従来技術の欠点に鑑みて、本発明の目的は、実装基板構造物のファインピッチ化とアンダーフィリング・プロセスの品質向上に適用可能とし、かつ、不均一なはんだバンプにより発生する接続不良を解決し、製品の信頼性を向上させ、経済的なコストで製造可能な実装基板構造物及びその製造方法を提供することである。
【課題を解決するための手段】
【0011】
上記の目的を達成するために、本発明は、表面に複数の回路と該回路よりも高い位置にある複数の導電パッドとを含む基板本体と、基板本体の表面に配されかつ導電パッドを露出させる複数の開口を有する絶縁保護層とを含む実装基板構造物を提供する。保護層の開口は、導電パッドと等しいかそれよりも大きい寸法を有する。
【0012】
上記構造物においては、導電パッドの高さは絶縁保護層と等しいかそれよりも低いのが好ましく、さらに、絶縁保護層よりも高いのがより好ましい。
【0013】
上記構造物において、導電パッドの表面に、Ni/Au、プリフラックス(organic solderability preservatives)(OSP)、無電解ニッケル浸漬金(ENIG),Ni/Pd/Au、スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つからなる表面仕上層を施すことができる。
【0014】
上記構造物において、絶縁保護層は、はんだマスクまたは誘電体層であってもよい。
【0015】
本発明は、実装基板の製造方法において、基板本体を提供し、かつ基板本体の誘電体層の表面に導電層を形成すること;導電層上に第一の抵抗層を形成し、該第一の抵抗層に複数のオープン・エリアを形成して導電層を部分的に露出させること;複数の回路と複数の導電パッドを備える回路層を、電気メッキにより、導電層を介してオープン・エリア内に形成すること;第一の抵抗層と回路層の表面に第二の抵抗層を形成し、第二の抵抗層に複数の開口を形成して導電パッドを露出させること;導電パッドの表面に保護層を形成すること;第二の抵抗層と第一の抵抗層を除去した後に第一の抵抗層で被覆された導電層を除去し、同時に、マイクロエッチングによって、導電パッドが回路よりも高い位置となるように、回路を薄くすること;保護層を除去すること;および基板本体の表面に絶縁保護層を形成し、かつ絶縁保護層に複数の開口を形成して導電パッドを露出させることを含む実装基板の製造方法をさらに提供する。絶縁保護層の開口の寸法は、導電パッドと等しいかあるいはそれよりも大きい。
【0016】
上記構造物において、保護層は、好ましくはスズ、ニッケル、金、銀、クロムおよびチタンからなる群から選択された一つからなる電気メッキにより形成される。
【0017】
上記方法は、導電パッドの表面に、Ni/Au,OSP,ENIG,Ni/Pd/Au,スズ,はんだ、Pbフリーはんだ、銀およびそれらの組み合わせからなる群から選択された一つで形成され得る表面仕上層を形成することをさらに含み得る。
【0018】
上記方法において、絶縁保護層は、はんだマスクまたは誘電体層であってもよい。
【発明の効果】
【0019】
したがって、本発明における実装基板構造物およびその製造方法は、フリップ・チップ構造物に適用可能である。特に、回路のファインピッチ化が向上した場合の、十分な高さを有する導電パッドによる利点は次のごとくである。即ち、はんだバンプの材料が少量ですむ;アンダーフィリング・プロセスの実施が容易である;およびチップと実装基板との間の距離が狭くなることに起因するアンダーフィリングの失敗または空隙の発生等の問題を防止することができる。
【0020】
さらに、本発明において形成された導電パッドは、その高さの制御が容易であり、その高さおよび寸法が均一である。よって、基板と多数のI/Oピンを有するチップからなるフリップ・チップ構造に照らして、チップおよび基板間の接触不良、はんだバンプが大きすぎるために起こる2つの隣り合うジョイント間での導通に起因する短絡、さもなければ、フリップ・チップ・プロセスの失敗により無傷のチップがスクラップになる等の従来技術における不利益が本発明では防止できる。実装基板が薄板である場合、均一な高さと寸法を持たないはんだバンプによってもたらされる不均一な応力に起因するダメージもまた防止できる。生産量の減少もまた防止できる。
【0021】
その結果、本発明によって提供される実装基板とその製造方法を容易に得られ、また実施することができるので、製品量を伸ばしコストを削減することができる。
【0022】
本発明の他の目的、効果および新規な特徴は、添付の図面を参照して、以下の詳細な説明に従いより明らかになるであろう。
【発明を実施するための最良の形態】
【0023】
本発明の実施を説明する特定の実施形態によって、当業者は、本明細書中に開示された内容により本発明の他の利点および効果を容易に理解することができるであろう。本発明は、他の各種実施形態で実施および適用することもできる。見かけを異ならせたり、適用例を異ならせたりすることにより、本発明の主旨から逸脱することなく、本明細書中の詳細を多彩に変形および変更することができる。
【0024】
図3Aないし図3I'を参照すると、本発明における実装基板構造物を製造するための断面図によるフローチャートである。
【0025】
まず、基板本体30が図3Aに示されている。金属または非金属からなる薄い導電層31を基板本体30の誘電体層の表面に形成する。
【0026】
図3Bに示されるように、第一の抵抗層32を導電層31上に形成する。複数のオープン・エリア321を第一の抵抗層32に形成し、導電層31を部分的に露出する。
【0027】
次に、複数の回路33と複数の導電パッド34を含む回路層を、図3Cに示されるように、電気メッキを用いて、導電層31を介して、オープン・エリア321に形成する。ここで、本発明における回路33と導電パッド34は銅で形成されている。
【0028】
図3Dに示されるように、第二の抵抗層35を、第一の抵抗層32の表面と回路層の表面に形成する。複数の開口351を第二の抵抗層35に形成して、導電パッド34を露出させる。
【0029】
さらに、図3Eに示されるように、スズ、ニッケル、金、銀、クロム、およびチタンからなる群の一つで形成されるのが好ましい保護層36を導電パッド34の表面にめっきする。本実施例において、保護層36はスズで形成されている。
【0030】
図3Fに示されるように、第一の抵抗層32と第二の抵抗層35は除去される。さらに、第一の抵抗層32によって被覆されている導電層31もまたマイクロエッチングによって除去され、かつ同時に回路層33も薄くされる。その結果、導電パッド34の位置は回路33よりも高くなる。
【0031】
保護層36は、図3Gに示されるように、除去される。導電パッド34が回路33よりも高い位置にある構造物が得られる。
【0032】
最後に、図3Hに示されるように、絶縁保護層37を基板本体30の表面上に形成する。複数の開口371を絶縁保護層37に形成して、導電パッド34を露出させる。開口371は、導電パッド34よりも大きい寸法を有する。または、開口371は、図3H'に示されるように、導電パッドと同等の寸法を有する。本実施形態において、導電パッド34の高さは絶縁保護層37よりも高い。
【0033】
本発明は、その表面に複数の回路33と複数の導電パッド34を備える回路層を有し、導電パッド34は回路33よりも高い位置にある基板本体30と;基板本体30の表面上に配され、複数の開口371を有して導電パッド34を露出させる絶縁保護層37を含む実装基板の構造物をさらに提供する。保護層37の開口371の寸法は、導電パッド34と等しいか(図3H')、それよりも大きい(図3H)。
【0034】
図3Iおよび3I'に示されるように、本発明の実装基板に配された導電パッド34にはさらに表面仕上げによるプロセスを施し得る。導電パッド34の表面に配される表面仕上層38は、Ni/Au、OSP,ENIG,Ni/Pd/Au,スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つによって形成され得る。
【0035】
本発明は、好ましい実施形態と関連して説明されているが、特許請求の範囲に記載する発明の範囲から逸脱することなく、他の多数の変形および変更を実施することが可能であることに留意すべきである。
【産業上の利用可能性】
【0036】
本発明は、実装基板に関する分野に有用である。
【図面の簡単な説明】
【0037】
【図1】従来の実装基板の断面図である。
【図2】従来の他の実装基板の断面図である。
【図3A】図3Aは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3B】図3Bは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3C】図3Cは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3D】図3Dは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3E】図3Eは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3F】図3Fは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3G】図3Gは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3H】図3Hおよび図3H'は、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3I】図3Iおよび図3I'は、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【技術分野】
【0001】
本発明は、実装基板構造物及びその製造方法に関し、より詳しくは、ファインピッチのフリップ・チップ型実装構造物に適用するのに適した実装基板構造物及びその製造方法に関する。
【背景技術】
【0002】
半導体プロセスの性能が向上し、それにより形成される半導体チップは、より高機能かつ充実した機能を持つようになり、それに伴い、より複雑なものとなっている。同時に、半導体が伝達可能なデータ量はますます大きくなっている。それに伴い、半導体のピンも増加させる必要がある。
【0003】
チップ技術の向上に伴いピン密度が上昇し、かつピン数が増加するため、従来のワイヤ・ボンディングでは導電性に対する需要を満足させることができなくなっている。従来のワイヤ・ボンディングと比較すると、フリップ・チップ型プロセスは、チップを下に向けて、はんだバンプにより基板を導通させる技術である。さらに、I/Oピンをチップの表面全体に分布させることができるので、次のような利点を得ることができる。即ち、チップの信号入力点および信号出力点を大きく増加させることができる、信号の伝達経路を短縮することができる、音緩衝を軽減できる、温度導電率を向上させることができる、さらには、圧縮実装が可能となることである。よって、フリップ・チップ・プロセスはこの業界では既に主流となっている。
【0004】
従来の実装基板は図1に示す通りである。実装基板1の表面には、複数の導電パッド12とともに複数の回路11を含む回路層と、複数の開口131を設けて導電パッド12を露出させたはんだマスク13が設けられている。開口131の寸法は導電パッド12よりも小さい。さらに、はんだバンプ14,14'は、実装基板1がはんだバンプ14,14'によってチップ(図示せず)と導通するように、めっきまたはプリントによって導電パッド12の表面に形成される。
【0005】
さらに、従来の他の実装基板は図2に示す通りである。実装基板2の表面には、複数の導電パッド22とともに複数の回路21を含む回路層と、導電パッド22を露出させる複数の開口231を含むはんだマスク23とが設けられている。開口231の寸法は、導電パッド22よりも大きい。よって、実装基板2は、チップの電極パッド上に配されたはんだバンプによってチップ(図示せず)と導通可能である。
【非特許文献1】http://extra.ivf.se/ngl/E-BGA/ChapterE2.htm section2.2.1
【発明の開示】
【発明が解決しようとする課題】
【0006】
図1の実装基板1の表面上の構造物は導通に用いられ得るが、はんだバンプ14,14'は、めっきまたはプリントによって均一な品質に制御することが難しいので、高さや寸法が望ましいものとならない。または、図2の実装基板2はチップと導通しているが、はんだバンプ14,14'は、開口231と導電パッド22の間の空隙がはんだバンプ14,14'で満たされているため、高さが抑えられ、その結果、アンダーフィリング・プロセスの品質が影響を受け、製品の信頼性が低下する。しかしながら、はんだバンプ14,14'の高さが高くなれば、ハンダ材料の量が増加するのでコストが上がる。
【0007】
よって、従来の構造物および方法は、はんだバンプをはんだパッド上に形成するときに、はんだバンプを均一な高さと寸法に制御するのが難しいため、バンプ間の微細なピッチを調整するのに不利である。基板と多数のI/Oジョイントを備えるチップからなるフリップ・チップ構造に関して、チップと基板の間のジョイントは、全てのはんだバンプが十分な高さを有していない場合には、一つ一つが十分に導通されない可能性がある。または、隣り合うジョイントが、はんだバンプが部分的に大きすぎるために、同時に導通されてしまうかもしれず、そのため、無傷のチップがフリップ・チップ・プロセスの失敗によってスクラップにされるかもしれない。さらに、半導体チップは技術が向上するにつれて、チップの誘導係数は下がり、抵抗応力に対向するためのチップの強度が下がる。多数のI/Oジョイントを有するフリップ・チップ構造を得ることができたとしても、その構造に用いられるチップには応力が加えられるため、ダメージを受けてスクラップにされやすい。さらに、基板が薄板からなる場合、均一な高さと寸法を持たないはんだバンプによって不均一な応力が加えられるため、ダメージを受けやすい。よって、生産量が減少する。
【0008】
さらに、半導体チップの電極パッドの密度が上がるにつれて、チップと基板の間のはんだバンプの寸法は小さくなり、同時にチップと基板の間の高さの違いも小さくなる。その結果、チップと基板との間の空隙にアンダーフィリング材を充填するときに空隙が発生しやすくなる。これは、チップのポップコーン化等の重大な問題を引き起こす。
【0009】
よって、ファインピッチに好都合で、かつ上述した短絡のない実装基板構造物が急ぎ求められている。
【0010】
上記のような従来技術の欠点に鑑みて、本発明の目的は、実装基板構造物のファインピッチ化とアンダーフィリング・プロセスの品質向上に適用可能とし、かつ、不均一なはんだバンプにより発生する接続不良を解決し、製品の信頼性を向上させ、経済的なコストで製造可能な実装基板構造物及びその製造方法を提供することである。
【課題を解決するための手段】
【0011】
上記の目的を達成するために、本発明は、表面に複数の回路と該回路よりも高い位置にある複数の導電パッドとを含む基板本体と、基板本体の表面に配されかつ導電パッドを露出させる複数の開口を有する絶縁保護層とを含む実装基板構造物を提供する。保護層の開口は、導電パッドと等しいかそれよりも大きい寸法を有する。
【0012】
上記構造物においては、導電パッドの高さは絶縁保護層と等しいかそれよりも低いのが好ましく、さらに、絶縁保護層よりも高いのがより好ましい。
【0013】
上記構造物において、導電パッドの表面に、Ni/Au、プリフラックス(organic solderability preservatives)(OSP)、無電解ニッケル浸漬金(ENIG),Ni/Pd/Au、スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つからなる表面仕上層を施すことができる。
【0014】
上記構造物において、絶縁保護層は、はんだマスクまたは誘電体層であってもよい。
【0015】
本発明は、実装基板の製造方法において、基板本体を提供し、かつ基板本体の誘電体層の表面に導電層を形成すること;導電層上に第一の抵抗層を形成し、該第一の抵抗層に複数のオープン・エリアを形成して導電層を部分的に露出させること;複数の回路と複数の導電パッドを備える回路層を、電気メッキにより、導電層を介してオープン・エリア内に形成すること;第一の抵抗層と回路層の表面に第二の抵抗層を形成し、第二の抵抗層に複数の開口を形成して導電パッドを露出させること;導電パッドの表面に保護層を形成すること;第二の抵抗層と第一の抵抗層を除去した後に第一の抵抗層で被覆された導電層を除去し、同時に、マイクロエッチングによって、導電パッドが回路よりも高い位置となるように、回路を薄くすること;保護層を除去すること;および基板本体の表面に絶縁保護層を形成し、かつ絶縁保護層に複数の開口を形成して導電パッドを露出させることを含む実装基板の製造方法をさらに提供する。絶縁保護層の開口の寸法は、導電パッドと等しいかあるいはそれよりも大きい。
【0016】
上記構造物において、保護層は、好ましくはスズ、ニッケル、金、銀、クロムおよびチタンからなる群から選択された一つからなる電気メッキにより形成される。
【0017】
上記方法は、導電パッドの表面に、Ni/Au,OSP,ENIG,Ni/Pd/Au,スズ,はんだ、Pbフリーはんだ、銀およびそれらの組み合わせからなる群から選択された一つで形成され得る表面仕上層を形成することをさらに含み得る。
【0018】
上記方法において、絶縁保護層は、はんだマスクまたは誘電体層であってもよい。
【発明の効果】
【0019】
したがって、本発明における実装基板構造物およびその製造方法は、フリップ・チップ構造物に適用可能である。特に、回路のファインピッチ化が向上した場合の、十分な高さを有する導電パッドによる利点は次のごとくである。即ち、はんだバンプの材料が少量ですむ;アンダーフィリング・プロセスの実施が容易である;およびチップと実装基板との間の距離が狭くなることに起因するアンダーフィリングの失敗または空隙の発生等の問題を防止することができる。
【0020】
さらに、本発明において形成された導電パッドは、その高さの制御が容易であり、その高さおよび寸法が均一である。よって、基板と多数のI/Oピンを有するチップからなるフリップ・チップ構造に照らして、チップおよび基板間の接触不良、はんだバンプが大きすぎるために起こる2つの隣り合うジョイント間での導通に起因する短絡、さもなければ、フリップ・チップ・プロセスの失敗により無傷のチップがスクラップになる等の従来技術における不利益が本発明では防止できる。実装基板が薄板である場合、均一な高さと寸法を持たないはんだバンプによってもたらされる不均一な応力に起因するダメージもまた防止できる。生産量の減少もまた防止できる。
【0021】
その結果、本発明によって提供される実装基板とその製造方法を容易に得られ、また実施することができるので、製品量を伸ばしコストを削減することができる。
【0022】
本発明の他の目的、効果および新規な特徴は、添付の図面を参照して、以下の詳細な説明に従いより明らかになるであろう。
【発明を実施するための最良の形態】
【0023】
本発明の実施を説明する特定の実施形態によって、当業者は、本明細書中に開示された内容により本発明の他の利点および効果を容易に理解することができるであろう。本発明は、他の各種実施形態で実施および適用することもできる。見かけを異ならせたり、適用例を異ならせたりすることにより、本発明の主旨から逸脱することなく、本明細書中の詳細を多彩に変形および変更することができる。
【0024】
図3Aないし図3I'を参照すると、本発明における実装基板構造物を製造するための断面図によるフローチャートである。
【0025】
まず、基板本体30が図3Aに示されている。金属または非金属からなる薄い導電層31を基板本体30の誘電体層の表面に形成する。
【0026】
図3Bに示されるように、第一の抵抗層32を導電層31上に形成する。複数のオープン・エリア321を第一の抵抗層32に形成し、導電層31を部分的に露出する。
【0027】
次に、複数の回路33と複数の導電パッド34を含む回路層を、図3Cに示されるように、電気メッキを用いて、導電層31を介して、オープン・エリア321に形成する。ここで、本発明における回路33と導電パッド34は銅で形成されている。
【0028】
図3Dに示されるように、第二の抵抗層35を、第一の抵抗層32の表面と回路層の表面に形成する。複数の開口351を第二の抵抗層35に形成して、導電パッド34を露出させる。
【0029】
さらに、図3Eに示されるように、スズ、ニッケル、金、銀、クロム、およびチタンからなる群の一つで形成されるのが好ましい保護層36を導電パッド34の表面にめっきする。本実施例において、保護層36はスズで形成されている。
【0030】
図3Fに示されるように、第一の抵抗層32と第二の抵抗層35は除去される。さらに、第一の抵抗層32によって被覆されている導電層31もまたマイクロエッチングによって除去され、かつ同時に回路層33も薄くされる。その結果、導電パッド34の位置は回路33よりも高くなる。
【0031】
保護層36は、図3Gに示されるように、除去される。導電パッド34が回路33よりも高い位置にある構造物が得られる。
【0032】
最後に、図3Hに示されるように、絶縁保護層37を基板本体30の表面上に形成する。複数の開口371を絶縁保護層37に形成して、導電パッド34を露出させる。開口371は、導電パッド34よりも大きい寸法を有する。または、開口371は、図3H'に示されるように、導電パッドと同等の寸法を有する。本実施形態において、導電パッド34の高さは絶縁保護層37よりも高い。
【0033】
本発明は、その表面に複数の回路33と複数の導電パッド34を備える回路層を有し、導電パッド34は回路33よりも高い位置にある基板本体30と;基板本体30の表面上に配され、複数の開口371を有して導電パッド34を露出させる絶縁保護層37を含む実装基板の構造物をさらに提供する。保護層37の開口371の寸法は、導電パッド34と等しいか(図3H')、それよりも大きい(図3H)。
【0034】
図3Iおよび3I'に示されるように、本発明の実装基板に配された導電パッド34にはさらに表面仕上げによるプロセスを施し得る。導電パッド34の表面に配される表面仕上層38は、Ni/Au、OSP,ENIG,Ni/Pd/Au,スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つによって形成され得る。
【0035】
本発明は、好ましい実施形態と関連して説明されているが、特許請求の範囲に記載する発明の範囲から逸脱することなく、他の多数の変形および変更を実施することが可能であることに留意すべきである。
【産業上の利用可能性】
【0036】
本発明は、実装基板に関する分野に有用である。
【図面の簡単な説明】
【0037】
【図1】従来の実装基板の断面図である。
【図2】従来の他の実装基板の断面図である。
【図3A】図3Aは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3B】図3Bは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3C】図3Cは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3D】図3Dは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3E】図3Eは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3F】図3Fは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3G】図3Gは、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3H】図3Hおよび図3H'は、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【図3I】図3Iおよび図3I'は、本発明の実施形態における実装基板の製造過程を断面図で示したフローチャートである。
【特許請求の範囲】
【請求項1】
複数の回路と複数の導電パッドを備える回路層を表面に有し、前記導電パッドが前記回路よりも高い位置にある基板本体と、
前記基板本体の表面上に配され、複数の開口を有して前記導電パッドを露出させる絶縁保護層とを含む実装基板構造物。
【請求項2】
前記回路層の下に配される導電層をさらに含む、請求項1に記載の実装基板構造物。
【請求項3】
前記絶縁保護層は、はんだマスクおよび誘電体層のいずれかであり、かつ前記開口の寸法は前記導電パッドと等しいかまたはそれよりも大きい、請求項1または2に記載の実装基板構造物。
【請求項4】
Ni/Au、プリフラックス(OSP)、無電解ニッケル浸漬金(ENIG)、Ni/Pd/Au、スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つで形成された表面仕上層を前記導電パッド上にさらに配する、請求項1〜3のいずれかに記載の実装基板構造物。
【請求項5】
基板本体を提供し、かつ前記基板本体の誘電体層の表面に導電層を形成することと、
第一の抵抗層を前記導電層上に形成し、前記第一の抵抗層に複数のオープン・エリアを形成して導電層を部分的に露出させることと、
複数の回路と複数の導電パッドを有する回路層を、電気メッキによって、前記導電層を介して、前記オープン・エリアに形成することと、
前記第一の抵抗層と前記回路層の表面上に第二の抵抗層を形成し、かつ前記第二の抵抗層に複数の開口を形成して前記導電パッドを露出させることと、
保護層を前記導電パッドの表面に形成することと、
前記第二の抵抗層と前記第一の抵抗層を除去した後に、前記第一の抵抗層で被覆した前記導電層を除去し、同時に、マイクロエッチングによって、前記導電パッドの位置が前記回路よりも高くなるように、前記回路を薄くすることと、
前記保護層を除去することと、
前記基板本体の表面上に絶縁保護層を形成し、かつ前記絶縁保護層に複数の開口を形成して前記導電パッドを露出させることを含む実装基板の製造方法。
【請求項6】
前記保護層は電気メッキによって形成される、請求項5に記載の方法。
【請求項7】
前記保護層は、スズ、ニッケル、金、銀、クロムおよびチタンからなる群から選択される一つで形成される、請求項5または6に記載の方法。
【請求項8】
Ni/Au,OSP,ENIG,Ni/Pd/Au,スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つで形成される表面仕上層を、導電パッドの表面に形成することをさらに含む、請求項5〜7のいずれかに記載の方法。
【請求項9】
前記絶縁保護層は、はんだマスクおよび誘電体層のいずれかであり、前記開口の寸法は、前記導電パッドと等しいかまたはそれよりも大きい、請求項5に記載の方法。
【請求項1】
複数の回路と複数の導電パッドを備える回路層を表面に有し、前記導電パッドが前記回路よりも高い位置にある基板本体と、
前記基板本体の表面上に配され、複数の開口を有して前記導電パッドを露出させる絶縁保護層とを含む実装基板構造物。
【請求項2】
前記回路層の下に配される導電層をさらに含む、請求項1に記載の実装基板構造物。
【請求項3】
前記絶縁保護層は、はんだマスクおよび誘電体層のいずれかであり、かつ前記開口の寸法は前記導電パッドと等しいかまたはそれよりも大きい、請求項1または2に記載の実装基板構造物。
【請求項4】
Ni/Au、プリフラックス(OSP)、無電解ニッケル浸漬金(ENIG)、Ni/Pd/Au、スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つで形成された表面仕上層を前記導電パッド上にさらに配する、請求項1〜3のいずれかに記載の実装基板構造物。
【請求項5】
基板本体を提供し、かつ前記基板本体の誘電体層の表面に導電層を形成することと、
第一の抵抗層を前記導電層上に形成し、前記第一の抵抗層に複数のオープン・エリアを形成して導電層を部分的に露出させることと、
複数の回路と複数の導電パッドを有する回路層を、電気メッキによって、前記導電層を介して、前記オープン・エリアに形成することと、
前記第一の抵抗層と前記回路層の表面上に第二の抵抗層を形成し、かつ前記第二の抵抗層に複数の開口を形成して前記導電パッドを露出させることと、
保護層を前記導電パッドの表面に形成することと、
前記第二の抵抗層と前記第一の抵抗層を除去した後に、前記第一の抵抗層で被覆した前記導電層を除去し、同時に、マイクロエッチングによって、前記導電パッドの位置が前記回路よりも高くなるように、前記回路を薄くすることと、
前記保護層を除去することと、
前記基板本体の表面上に絶縁保護層を形成し、かつ前記絶縁保護層に複数の開口を形成して前記導電パッドを露出させることを含む実装基板の製造方法。
【請求項6】
前記保護層は電気メッキによって形成される、請求項5に記載の方法。
【請求項7】
前記保護層は、スズ、ニッケル、金、銀、クロムおよびチタンからなる群から選択される一つで形成される、請求項5または6に記載の方法。
【請求項8】
Ni/Au,OSP,ENIG,Ni/Pd/Au,スズ、はんだ、Pbフリーはんだ、銀、およびそれらの組み合わせからなる群から選択された一つで形成される表面仕上層を、導電パッドの表面に形成することをさらに含む、請求項5〜7のいずれかに記載の方法。
【請求項9】
前記絶縁保護層は、はんだマスクおよび誘電体層のいずれかであり、前記開口の寸法は、前記導電パッドと等しいかまたはそれよりも大きい、請求項5に記載の方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【公開番号】特開2009−76851(P2009−76851A)
【公開日】平成21年4月9日(2009.4.9)
【国際特許分類】
【出願番号】特願2008−116681(P2008−116681)
【出願日】平成20年4月28日(2008.4.28)
【出願人】(508130029)フェニックス プレシジョン テクノロジー コーポレイション (1)
【Fターム(参考)】
【公開日】平成21年4月9日(2009.4.9)
【国際特許分類】
【出願日】平成20年4月28日(2008.4.28)
【出願人】(508130029)フェニックス プレシジョン テクノロジー コーポレイション (1)
【Fターム(参考)】
[ Back to top ]