【課題】「フリップチップ」相互接続を必要とするすべての種の、非常に大規模、かつ非常に小さいピッチを有するデバイスに使用することができる接続装置及び方法を提供する。
【解決手段】本発明は、２つの部品（１、１’）の間の接続装置であって、中空の導電性インサート（２）、この中空の導電性インサート（２）の中に別の導電性インサート（３）が嵌合し、２つのインサートの間の電気的接続は半田要素（４）によって行われる接続装置と、前記インサートを設けられた２つの部品の間をハイブリッド化する方法とを提供する。 （もっと読む）

【課題】 フラックス機能を有する接着剤層を介して半田を接続する方法において、信頼性に優れた半田接続方法を提供すること。
【解決手段】 本発明の半田の接続方法は、第１半田バンプを有する第１電子部品と、電極を有する第２電子部品とをフラックス機能を有する接着剤層を介して第１半田バンプと電極とを電気的に接続する半田の接続方法であって、第１電子部品の一方の面から第１半田バンプの高さをＡ〔μｍ〕とし、フラックス機能を有する接着剤層の厚さをＢ〔μｍ〕としたときＡ＞Ｂであり、第１電子部品に、接着剤層を配置する工程と、第１電子部品と第２電子部品の対向する表面の距離が、接着剤層の厚さＢ〔μｍ〕とほぼ同じとなるように、第１半田バンプを前記電極に加熱・加圧して、第１半田バンプを変形させると共に、第１半田バンプと前記電極とを接触させる接触工程と、を有する。 （もっと読む）

【課題】 被実装品の脱離容易または脱離非容易を選択することができ、どのような種類の実装基板または被実装品にも、簡単に導通をとることができ、かつ高周波損失が小さい、異方性導電シート等を提供する。
【解決手段】 本発明の異方性導電シート１０は、回路基板上に被実装品を実装するために用いられ、絶縁性で弾性を有するシートと、シートを貫通する多数の導通部３ａ，５ａとを備え、導通部を含むシートは、一方の面または両方の面から突き出る台状部３と、該台状部の残りの領域の薄肉部５とから構成されることを特徴とする。 （もっと読む）

【課題】基板及び半導体チップの設計の自由度が高く、電気的特性に優れた半導体装置を実現することにある。
【解決手段】表面に形成された絶縁膜１３、この絶縁膜１３上の中央部及び外周部にそれぞれ形成された複数の電極パッド１４、及び、これらの電極パッド１４上にそれぞれ形成された複数の保護メタル層１７を有する多層配線構造の半導体チップ１１と、この半導体チップ１１が実装され、表面の電極パッド１４に対応する箇所にそれぞれ形成された複数の基板端子部２２１、２２２を有する有機基板２１と、を具備し、半導体チップは、保護メタル層１７上及び基板端子部２２１、２２２上のいずれか一方に形成されたスタッドバンプ２３が、他方に形成された半田バンプ１８に接続することで、有機基板２１上に実装されたことを特徴とする半導体装置。 （もっと読む）

【課題】所定の機能領域を有するチップを具備する電子装置であって、前記機能領域における歪の発生を著しく低減した電子装置を提供すること。
【解決手段】機能領域1031を有する半導体チップ101と、該半導体チップ101が機械的且つ電気的に接合された配線基板102と、半導体チップ101のうち配線基板102に対向する面に設けられた半導体チップ側接合パッド104と、配線基板102のうち半導体チップ101に対向する面に設けられた配線基板側接合パッド105と、半導体チップ側接合パッド104と配線基板側接合パッド105とを機械的且つ電気的に接合するＡｕバンプ106と、から成る接合部115と、を具備し、前記接合部115は複数設けられており、全ての前記接合部115は、前記機能領域の中心点を通る直線によって２分割される半導体チップ101上の領域のうちの一方の領域に配置されている。 （もっと読む）

【課題】熱硬化性樹脂を介して半導体素子をテープ基板へ搭載する際に、ハンダ材によるフリップチップ接合の信頼性を高め、隣接する未搭載領域における熱硬化性樹脂の硬化を防止した半導体素子、半導体素子製造装置用ツールおよび半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子は、第一の外部接続電極を有する半導体ウエハと、該第一の外部接続電極の一部と整合する第二の外部接続電極を有するテープ基板と、該第一の外部接続電極と該第二の外部接続電極とを電気的に接続するハンダ材とを含み、該テープ基板の面積が該半導体ウエハの面積よりも小さく、該半導体ウエハの表面に設けられた熱硬化性樹脂のうち、該ハンダ材による接合時の加熱で硬化した部分と、その後の加熱工程で硬化した部分とを有する。 （もっと読む）

【課題】 目視に頼ることなく、基板に対するチップの実装状態を三次元的に評価することができる実装評価構造及び実装評価方法を提供するものである。
【解決手段】 実装評価構造は、実装評価用基板１０の実装面１０ａに配設される複数の第１の電極パターン３０ａと、当該各第１の電極パターン３０ａにそれぞれ対向して実装評価用チップ２０の下面２０ａに配設される複数の第２の電極パターン３０ｂと、からなる複数の静電容量部３０を形成し、複数の静電容量部３０における静電容量を比較し、当該比較結果に基づき、実装評価用基板１０に対する実装評価用チップ２０の実装状態を評価する。 （もっと読む）

【課題】多層配線基板と半導体チップとの隙間をより確実に充填すること。
【解決手段】多層配線基板２１の表面に形成される複数の基板電極２２が露出する複数の孔が形成される絶縁部材２３を多層配線基板２１の表面に形成するステップと、複数の基板電極２２に液状部材２８を塗布するステップと、バンプ３３を用いて、半導体チップ３１の表面に形成される複数のチップ電極３２と複数の基板電極２２とをそれぞれ電気的に接続し、多層配線基板２１と半導体チップ３１とを機械的に接合するステップとを備えている。このとき、多層配線基板２１と半導体チップ３１との隙間に絶縁部材２３と液状部材２８とがより確実に充填され、このようなフリップチップ実装型半導体装置製造方法により製造されたフリップチップ実装型半導体装置は、信頼性がより向上する。 （もっと読む）

相互接続素子１１０は、基板、例えば接続基板、パッケージ素子、回路パネル、または半導体チップなどの超小型電子基板を有しうる。この基板は、表面に露出した導電性パッド１１２、接点、接合パッド、トレースといった複数の金属導電性素子を有している。複数の固体金属ポスト１３０が、導電性素子のそれぞれを覆って、そこから離れる方向に突出していてもよい。金属間層１２１をポストと導電性素子との間に設けることができる。かかる層は、ポスト１３０と導電性素子１１２との間に導電性相互接続をもたらす。金属間層に隣接しているポストの基端は、金属間層と位置がそろっている。
（もっと読む）

【課題】基板接合時の信頼性を向上させた半導体装置及び半導体チップのボンディング方法を提供する。
【解決手段】半導体チップ１０の電極１１の上に形成され、電極１１から離れるに従って幅が狭くなる楔形突起１３と、半導体チップ１０の電極１１に対応して基板２０に配置された電極２１の上に形成され、電極２１から離れるに従って溝２７の幅が広くなる溝形突起２８とを備え、半導体チップ１０の楔形突起１３を基板２０の溝形突起２８の溝２７に押しつけて半導体チップ１０を基板２０に接合した半導体装置１００であって、楔形突起先端１５の幅Ｗ₁は溝形突起先端２５の溝２７の幅Ｗ₄よりも狭く、楔形突起根元１４の幅Ｗ₂は溝形突起先端２５の溝２７の幅Ｗ₄よりも広く、楔形突起側面１６の半導体チップ１０の電極１１の表面１２に対する傾斜角αは溝形突起２８の傾斜面２６の基板２０の電極２１の表面２２に対する傾斜角β以下とする。 （もっと読む）

【課題】本発明は、はんだボールバンプ配列に疎密のあるＢＧＡタイプの半導体装置をプリント配線基板に表面実装したあと、補強用の樹脂材を安定して均一に充填でき、補強強度の増大と信頼性の向上を得られる電子機器および電子機器の製造方法を提供する。
【解決手段】電子機器として、複数のはんだボールバンプａが設けられる部位Ａおよび、はんだボールバンプが設けられない部位Ｎを備えた半導体装置Ｈと、半導体装置に設けられるはんだボールバンプに表面実装によりはんだ接合される複数の電極パッドｂを備えたプリント配線基板Ｐと、半導体装置とプリント配線基板との隙間にアンダーフィルされフリップチップボンディングされる半導体装置のはんだボールバンプとプリント配線基板の電極パッドとの周りに充填される樹脂材Ｇと、プリント配線基板に半導体装置のはんだボールバンプが設けられない部位と対向して設けられる複数のダミー電極パッド１とを具備する。 （もっと読む）

【課題】プリント回路板において、ペリフェラルタイプのフリップチップの実装を確実に実施させること。
【解決手段】プリント回路板１２は、第１の面と、この第１の面と反対側の第２の面とを有したプリント配線板２２と、第１の面上に形成された複数の第１の電極と、複数の第１の電極の夫々に対応して近傍に設けられており、第１の面上に形成された複数の第２の電極２３ｂと、複数の第１の電極と、この複数の第１の電極の夫々に対応した前記複数の第２の電極との間を夫々電気的に接続した複数の第３の電極と、第１の電極上と、第１の電極に対応した第２の電極２３ｂ上と、この第１及び第２の電極の間を接続した前記第３の電極上に跨って夫々塗布されたはんだ２５と、第１の面上に実装され、複数の第１の電極の夫々と対向する位置で電気的に接続されたフリップチップ３０と、を備えた。 （もっと読む）

【課題】パッケージやプリント基板の反りに起因する接触高さのばらつきや接続端子の高さのばらつきを吸収することができ、層間導通のための貫通孔に応力が集中するのを軽減し、この接点部の可動範囲を広く取ることができ、近年のファインピッチ化に対応することができる両面接続型コネクタを提供する。
【解決手段】絶縁部材１の表面１ａ及び裏面１ｂのスルーホール４の一端部に近接した位置に、表面１ａ及び裏面１ｂ各々から突出する突起部５を設けるとともに導体部６の両端部に接続端子部７をそれぞれ設け、接続端子部７は、スルーホール４の周囲に形成されたランド部１１と、ランド部１１に形成された接続部１２と、この接続部１２の周縁部の一端に接続され突起部５に向かって斜め上方に延びる傾斜部１３と、傾斜部１３の一端に接続され突起部５の頂部を覆う略半球状の接点部１４とを備えている。 （もっと読む）

【課題】狭ピッチに対応してその信頼性向上に資することが可能なフリップ接続実装体およびその製造方法を提供すること。
【解決手段】列設された複数の端子パッドを有する半導体チップと、半導体チップの複数の端子パッドそれぞれの上に設けられた複数の導電性バンプと、主面を有し、複数の導電性バンプのそれぞれが圧接された複数の電極パターンを含んだ配線パターンが主面上に突設されており、複数の電極パターンそれぞれの、複数の端子パッドの列方向に見た側面に複数の導電性バンプのそれぞれが接するように及びさらに主面上にも及んでいる絶縁基板と、半導体チップと絶縁基板との間を充填している樹脂とを具備する。 （もっと読む）

【課題】高アスペクト比のはんだ電極の、隣接するはんだ電極との短絡を防止する。
【解決手段】基板１上に設けられた電極パッド２上に、上面が底面より小なメサ状の導電体からなるポスト電極４ａを形成し、そのポスト電極４ａの上端部分を被覆するポスト電極４ａより低融点の球状はんだ電極４ｂを設ける。メサ状のポスト電極４ａの先端部は細いので、球状はんだ電極４ｂの直径を小さくして隣接するはんだバンプ４との短絡を回避することができる。 （もっと読む）

【課題】 回路基板及びその製造方法に関し、はんだボールと接続電極との接合部に実際に印加される応力を確実に緩和して電気的接合を十分に維持する。
【解決手段】 第１の接続導体を備えた電子部品と、前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、前記第１の接続導体と前記第２の接続導体とを互いに対向する側面において接合させる。 （もっと読む）

【課題】プリント回路基板表面実装部品のための扁平はんだグリッド配列を提供する。
【解決手段】スタンドオフ接触配列は、フリップフロップパッケージの実装基板とボードとの間に配置される。このスタンドオフ接触配列は、実装基板上の扁平なはんだバンプをボード上の扁平なはんだペーストと結合することによって、形成可能である。その後に、スタンドオフ接触配列は、実装基板上の扁平なはんだバンプに対してボード上の扁平なはんだペーストをリフローすることによって、形成される。 （もっと読む）

マイクロエレクトロニクスパッケージは、基板（１１０）と、基板に埋め込まれたシリコンパッチ（１２０）と、シリコンパッチの第１位置の第１インターコネクト構造（１３１）およびシリコンパッチの第２位置の第２インターコネクト構造（１３２）と、第１インターコネクト構造と第２インターコネクト構造とを互いに接続するシリコンパッチ中の電気的導電線（１５０）とを備える。 （もっと読む）

【課題】配線基板の最外配線層の配線が高密度となる配線基板等を提供することを目的とする。
【解決手段】複数の配線層１１，１３，１５及び絶縁層１２，ｌ４が交互に積層され、配線層が絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、最外配線層１５より内側の配線層上に設けた接続用パッド３と、接続用パッド３上に設けられ配線基板表面から突出した外部接続端子５とを有し、外部接続端子５が最外配線層１５を貫通して設けられていることを特徴とする。 （もっと読む）

【課題】 本発明は、信頼性に優れた実装構造体、配線基板、および配線基板の製造方法を提供することを目的としている。
【解決手段】上記の課題を解決するため、本発明の実装構造体１は、絶縁層６と導電層５とが積層されてなり、絶縁層６に設けられ一端側で導電層５と接続されているビア導体９を有する配線基板２と、配線基板２に実装され、ビア導体９の他端側に接続されている半導体素子３と、を備えた実装構造体１であって、ビア導体９は一端側から他端側に向かって幅が小さくなるとともに、ビア導体９の一部は絶縁層６の表面から突出しており、ビア導体９の突出部９ｃは、突出方向の途中に括れ部９ａを有し、半導体素子３と接続されていることを特徴とする。 （もっと読む）