【課題】バンプ電極同士の横滑りを防止し、バンプ電極同士を接合する接合材料のはみ出しを抑制する。
【解決手段】
半導体チップ１０は、基板１７と、基板１７の一方の面に設けられた第１のバンプ電極５０と、基板１７の他方の面に設けられた第２のバンプ電極６０と、第１のバンプ電極５０と第２のバンプ電極６０のうちの少なくとも一方の頂面に形成された導電性の接合材料層６１と、を有している。第１のバンプ電極５０の頂面は凸面５４であり、第２のバンプ電極６０の頂面は凹面６３である。 （もっと読む）

【課題】 信頼性の高い電子装置を提供すること。
【解決手段】 外表面に電極31を有する電子部品３と、基板本体21、および基板本体21の一方主面に設けられ電子部品３の電極31と電気的に接続された電気配線22を含む配線基板２とを備え、基板本体21の表面と、電子部品３の下面とは、直接接合している電子装置１である。電子部品３と配線基板２との間には別体の部材が存在しない。よって、異なる部材同士の境界が減少するので、剥離の可能性を低減できる。 （もっと読む）

【課題】より多くのＩ／Ｏセルを配置することができるようにする。
【解決手段】多層配線層には、電位供給用接続配線２３０が設けられている。電位供給用接続配線２３０は、平面視で外周セル列２０を構成するＩ／Ｏセル２００のいずれか、および内周セル列３０を構成するＩ／Ｏセル２００のいずれかと重なっている。そして電位供給用接続配線２３０は、外周セル列２０の下方に位置する電源電位供給配線２２２を、内周セル列３０の下方に位置する電源電位供給配線２２２に接続するとともに、外周セル列２０の下方に位置する接地電位供給配線２２４を、内周セル列３０の下方に位置する接地電位供給配線２２４に接続している。 （もっと読む）

【課題】本発明は、表面に配列された端子パッドの半田接合力を向上させる配線基板及びその製造方法を提供することを目的とする。
【解決手段】表面に半田接合用の複数の端子パッド２０〜２４、２７、２８を有する配線基板１０、１０ａ〜１０ｇであって、
前記複数の端子パッドは、平面形状が正多角形に形成され、
該正多角形の内心Ｉが、所定のピッチＬで配列されたことを特徴とする。 （もっと読む）

【課題】バンプ接合の界面における剥離を抑制すること。
【解決手段】第１バンプ３２が形成された素子１０と、第２バンプ３４が形成され、前記素子とは熱膨張係数の異なる基板２０と、を具備し、前記第１バンプの終端面３３は、前記素子の内側に向かって傾斜して形成され、前記第２バンプの終端面３５は、前記第１バンプの終端面に対応するように形成され、前記第１バンプの終端面と前記第２バンプの終端面とが接合されている半導体装置。 （もっと読む）

【課題】第１の半導体集積回路と第２の半導体集積回路とをフリップチップ工法で１つの基板上に搭載して半導体装置とする場合に、第１の半導体集積回路のパッド列を複数段としながら、第１の半導体集積回路から第２の半導体集積回路への配線をビアを介さずに行い得るようにする。
【解決手段】第１の半導体集積回路３２と第２の半導体集積回路３３とが基板３１上に配置される。前記第１の半導体集積回路３２には、その辺方向に延びる外側パッド列３４Ｒが備えられる。また、前記第１の半導体集積回路３２の外側パッド列３４Ｒの内方には、前記外側パッド列３４Ｒと並行に延びる内側パッド列３５が備えられる。前記外側パッド列３４Ｒのうち、前記内側パッド列３５に対向する部分のパッド列３４Ｒａは、前記基板３１に配置された金属配線３６により、前記第２の半導体集積回路３３の各パッド３３ａに電気的に接続される。 （もっと読む）

【課題】半導体装置及び配線基板の接続信頼性がより向上した電子部品等を提供する。
【解決手段】本発明に係る電子部品は、第１基板と、前記第１基板の第１の面に位置する電極と、前記第１基板の前記第１の面に形成される第１樹脂突起と、前記第１基板の前記第１の面に形成される第２樹脂突起と、前記電極と接続し、前記第１樹脂突起の少なくとも一部を覆う第１の部分と、前記第２樹脂突起の少なくとも一部を覆う第２の部分と、を有する第１配線と、第２基板と、前記第２基板の第２の面に位置する第２配線と、前記第２基板の前記第２配線と接する突起電極であって、前記第１の部分および前記第２の部分と接する前記突起電極と、を含む。 （もっと読む）

【課題】配線を設計通りの形状に形成することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板と、前記半導体基板の第１の面に位置する電極と、前記第１の面に設けられ、前記電極とオーバーラップする位置に開口部を有する絶縁膜と、を有する構造体を用意する工程と、前記絶縁膜の前記第１の面側の面とは反対側の第２の面に、樹脂突起を形成する工程と、前記電極および前記樹脂突起を覆う第１導電膜を前記第２の面に形成する工程と、前記第１導電膜の前記第２の面側の面とは反対側の第３の面に、前記第１導電膜の前記第３の面より反射率の低い第２導電膜を形成する工程と、前記第２導電膜の前記第３の面側の面とは反対側の第４の面に、フォトレジスト層を形成する工程と、前記フォトレジスト層の一部をマスク層で覆った状態で、前記フォトレジスト層を露光する工程と、前記フォトレジスト層を現像し、フォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記第１導電膜および前記第２導電膜をエッチングすることにより、前記第１導電膜から形成された配線であって、前記樹脂突起の少なくとも一部を覆い、かつ、前記電極と接続する前記配線を形成する工程と、を有する。 （もっと読む）

【課題】基板と基板との突き合わせ接続時に、２つの基板の間の相対的な位置がずれていても、２つの基板が電気的に接続される基板の接続構造を提供する。
【解決手段】本明細書に開示する基板の接続構造は、複数の第１電極１５が配置された第１電極面１２を有する第１基板１１と、複数の第２電極１６が配置された第２電極面１４を有し、第２電極面１４が第１電極面１２と対向する第２基板１３と、を備え、複数の第２電極１６それぞれは、第２電極面１４の中心Ｃ２を除いて、第１電極１５と対向する第２電極面１４上の位置に対して、第２電極面の中心Ｃ２とは反対の方向にずれて配置されており、複数の第２電極１６それぞれは、対向する第１電極１５とバンプ１７を介して電気的に接続している。 （もっと読む）

【課題】 絶縁基板に配置された接続パッドに半導体素子の電極がはんだバンプを介して接合される配線基板において、接続パッドのエレクトロマイグレーションによる空隙が抑制された配線基板を提供する。
【解決手段】 上面に半導体素子の搭載部１ａを有する絶縁基板１と、搭載部１ａに配置された、半導体素子４の主面の電極５がはんだバンプ６を介して接合される接続パッド２と、絶縁基板１の搭載部１ａから内部にかけて形成され、端部が接続パッド２に接続された貫通導体３とを備え、接続パッド２の上面に、平面視で貫通導体３の端部が接続された領域の外側に、はんだバンプ６よりも電気抵抗が低い金属材料からなる凸部２ａが形成されている配線基板である。貫通導体３からの電流を凸部２ａに分散させて接続パッド２における電流密度を低く抑え、エレクトロマイグレーションによる空隙を抑制できる。 （もっと読む）

【課題】プリント回路基板表面実装部品のための扁平はんだグリッド配列を提供する。
【解決手段】スタンドオフ接触配列は、フリップフロップパッケージの実装基板とボードとの間に配置される（４１０）。このスタンドオフ接触配列は、実装基板上の扁平なはんだバンプをボード上の扁平なはんだペーストと結合する（４３０）ことによって、形成可能である。その後に、スタンドオフ接触配列は、実装基板上の扁平なはんだバンプに対してボード上の扁平なはんだペーストをリフローする（４４０）ことによって、形成される。 （もっと読む）

【課題】アンダーフィル樹脂の充填が困難な場合であっても、半導体装置の信頼性が低下することを防ぐ技術を提供する。
【解決手段】半導体チップ（２）と、基板（８）と、チップ面に形成されたチップ面絶縁層（７）と、基板面に形成された基板面絶縁層（１０）と、フリップチップボンディングによってチップ側電極（４）と基板側電極（９）とを接続する接続部材（１１）とを具備する半導体装置（１）を構成する。接続部材（１１）は、チップ面絶縁層（７）を貫通するバンプ部分（１２）と、基板面絶縁層（１０）を貫通する低融点部分（１３）と、バンプ部分（１２）と低融点部分（１３）とが接触している接触領域（１６）とを備えることが好ましい。ここで、チップ面絶縁層（７）と基板面絶縁層（１０）とは、空隙（１４）を介して向かい合うように配置されている。そして、接触領域（１６）は、空隙（１４）によって露出される表面を有する。 （もっと読む）

【課題】半導体素子を作製する方法を提供する。
【解決手段】主に半導体ダイの周辺領域中に位置する信号パッドと、主に前記信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイを提供するステップと、前記信号パッド、電力パッド、および接地パッド上に複数のバンプを形成するステップと、基板を提供するステップと、前記基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップであって、前記バンプは、相互接続部位よりも幅広い、ステップと、前記バンプが前記相互接続部位の頂面および側面を覆うように、前記バンプを前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。 （もっと読む）

【課題】はんだバンプを用いてＦＰＣに実装される半導体装置において、ＦＰＣの可動部や屈曲された部分に実装することを可能にする。
【解決手段】一面に複数の電極４を配してなる半導体基板２と、半導体基板２の一面２ａを覆うように配され、かつ複数の電極４が露呈するように複数の開口部３ｂを有する絶縁層３と、一端部が複数の電極４と電気的に接続された再配線層５と、再配線層５と電気的に接続された複数のパッド６と、複数のパッド６の一面に載置された複数のはんだバンプ７と、を備え、複数のパッド６を載置する絶縁層の一面３ａが、半導体基板２の一面に平行な任意の方向から見た断面が凹円弧状になるように形成されていることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】半導体素子を作製する方法を提供する。
【解決手段】半導体ダイの能動表面上に形成された複数のバンプを有する、半導体ダイを提供するステップと、基板を提供するステップと、前記基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップであって、前記バンプは、前記相互接続部位よりも幅広い、ステップと、前記接続部位から離れた前記基板の領域上にマスキング層を形成するステップと、前記バンプが前記相互接続部位の頂面および側面を覆うように、前記バンプを前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記バンプの周囲に封入材を堆積させるステップと、を含む、半導体素子を作製する方法。 （もっと読む）

【課題】半導体装置のフリップチップ接続における接続信頼性の向上を図る。
【解決手段】フリップチップ接続する前に基板上のフリップチップ接続用のはんだバンプ５ａにフラックス９を塗布し、さらにリフロー／洗浄してからフリップチップ接続を行うことで、はんだバンプ５ａの表面の酸化膜を薄くするとともに、前記酸化膜の均一化を図ることができ、これにより、フリップチップ接続時に局所的なはんだはみ出しの発生を抑制してはんだブリッジの発生を低減し、半導体装置のフリップチップ接続における接続信頼性の向上を図る。 （もっと読む）

【課題】高密度のフリップチップ接合方式に用いて、実質的な面積の増大なしにバンプ同士の短絡を生じにくいバンプ配列を備える、半導体素子等を提供する。
【解決手段】バンプ９辺長Ｒの正方格子状に配列された電極１１とを備え、正方格子を４つまとめた拡張正方格子において、コーナーではバンプは電極に合わせており、拡張正方格子の向かい合う第１組の２辺では中央のバンプは、該辺から直交方向にａ（＞０）だけずれ、また他の第２組の２辺では中央のバンプは、該辺から直交方向にｂ（＞０）だけずれ、拡張正方格子の中心に位置するバンプは、上記のずれａとずれｂとの合成分だけずれ、Ｒ、ａおよびｂは、｛（ａ／Ｒ）−１｝^２＋｛（ｂ／Ｒ）−１｝^２＞１・・・・（１）、を満たしていることを特徴とする。 （もっと読む）

【課題】回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装する半導体装置の製造方法を提供する。
【解決手段】電子部品の第１の端子１２０ａにより加圧された際に前記第１の端子に対して回路基板２００の実装表面と平行な第１の抗力Ｆ１ａを作用させる、前記回路基板上に形成された第１の電極２２３ａに、前記第１の端子を接触させると共に、前記電子部品の第２の端子１２０ｂにより加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力Ｆ１ｂを作用させる、前記回路基板上に形成された第２の電極２２３ｂに、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法。 （もっと読む）

【課題】材料費が安価で、低ループ化、ボール接合性に優れ、積層チップ接続の量産適用性にも優れた、複層銅ボンディングワイヤのボール接合部の接合構造を提供する。
【解決手段】銅を主成分とする芯材21と、前記芯材の上にＰｄ、Ａｕ、Ａｇ、Ｐｔのうち少なくとも1種から選ばれる貴金属を主成分とする外層22とを有する複層銅ボンディングワイヤの先端に形成したボール部を接続してボール接合部３の接合構造を形成する。前記貴金属の第１濃化部10を、前記ボール接合部の表面領域のなかでも前記銅ボンディングワイヤとの境界に位置するボール根元域９に形成する。 （もっと読む）

【課題】半導体素子接続用の長手形状の接続端子の一部に凸形状を設けることにより、高密度化にも対応可能で、かつ接続に必要なボリュームと高さを有するはんだバンプを、接続端子の長手方向の所定の位置に形成可能な半導体パッケージ基板を提供する。
【解決手段】半導体素子接続用の長手形状の複数の接続端子を有し、これらの複数の接続端子が短手方向に並んで配置され、前記前記複数の接続端子の長手方向の一部に凸形状が形成されることを特徴とする半導体パッケージ基板。また、上記において、凸形状が、短手方向に並んで形成される複数の接続端子の長手方向の所定の位置に形成されることを特徴とする半導体パッケージ基板。また、上記の何れかにおいて、接続端子の長手方向における凸形状の長さが、接続端子の長さの１／５〜１／３の大きさであることを特徴とする半導体パッケージ基板。 （もっと読む）