【課題】結晶欠陥の少ない高品質な３Ｃ−ＳｉＣ層を形成することが可能な立方晶炭化珪素半導体基板の製造方法を提供する。
【解決手段】シリコン基板１１の上面１１ａに炭化層１２を形成する第１の工程と、シリコン基板１１の温度を第２の温度範囲の温度まで下降させる第２の工程と、シリコン基板１１の温度が第２の温度範囲の温度となったところで、シリコン原料ガスを導入し、シリコン基板１１と炭化層１２の間の界面に形成された空孔１１ｈにシリコンをエピタキシャル成長させて空孔１１ｈを埋める第３の工程と、シリコン原料ガスの導入を止め、炭素原料ガスを導入しつつシリコン基板１１の温度を第３の温度範囲の温度まで上昇させる第４の工程と、シリコン基板１１の温度が第３の温度範囲の温度となったところで、シリコン原料ガス及び炭素原料ガスを導入し、炭化層１２上に立方晶炭化珪素をエピタキシャル成長させる第５の工程と、を有する。 （もっと読む）

【課題】層状構造の窒化ガリウム膜を汎用的の高められたプロセスで選択的に形成することの可能な窒化ガリウム膜の形成方法、及び該形成方法を用いて窒化ガリウム膜を形成する装置を提供する。
【解決手段】
窒化ガリウム膜を反応性スパッタにて単結晶の基板Ｓ上に形成するときに、真空槽１１内に供給されるアルゴンガス及び窒素ガスの総流量に占める窒素ガスの流量の割合を窒化ガリウム膜の成長速度が窒素供給によって律速され、且つ、窒化ガリウム膜の成長速度の極大値に対して３０％以上９０％以下の成長速度となる範囲とする。また、基板温度Ｔ（℃）、ガリウムのターゲット１４に供給される周波数が１３．５６ＭＨｚである高周波電力をバイアス電力Ｐ（Ｗ／ｃｍ^２）とするとき、基板温度Ｔ及びバイアス電力Ｐが、６００≦Ｔ≦１２００、０＜Ｐ≦４．６３、Ｔ≧０．００８３Ｐ−４．７、Ｔ≦０．００８４Ｐ−６．６を満たすようにする。 （もっと読む）

【課題】従来よりも原子レベルで平坦な表面を有する窒化物半導体薄膜及びその成長方法を提供する。
【解決手段】ミスカットを有するGaN基板１０１のステップフロー成長（工程１）により制限領域内に形成されたテラス２０２に、工程１よりもキャリアガスに含まれる水素の組成を少なくして、トリメチルガリウム(TMG)又はトリエチルガリウム(TEG)を供給し、テラス２０２の上にGaNの２次元核３０１を１個以上100個以下発生させる（工程２）。次に、工程２よりもキャリアガスに含まれる水素の組成を多くする（工程３）。これにより、複数の２次元核３０１が横方向成長して１分子層の厚さの連続的なGaN薄膜３０２となる。工程２と工程３を交互に繰り返すことにより、２分子層以上の厚さのGaN薄膜３０３を成長させる。 （もっと読む）

【課題】基板を基板保持具に搭載して縦型熱処理炉に搬入し、熱処理を行う熱処理装置において、縦型熱処理炉からアンロードされた基板保持具に搭載された基板を速やかに降温させること。
【解決手段】前面から、当該前面に対向する後面の気流形成用の排気口６３ａに向って横方向の気流が形成されたローディングエリアＳ２内にて、熱処理炉２の下方側のアンロード位置におけるウエハボート３Ａと前記排気口６３ａとの間に、アンロードにより高温に加熱された雰囲気を吸引排気するための熱排気用の排気口７１が形成された排気ダクト７Ｂ，７Ｃを設ける。アンロードされた高温状態のウエハボート３Ａ近傍の雰囲気は排気ダクト７Ｂ，７Ｃから排気されるので、上方側への熱拡散が抑えられ、横方向の気流がウエハボート３Ａ及びウエハ群に供給されて、熱処理後のウエハを速やかに降温させることができる。 （もっと読む）

【課題】低温で高品質な生成膜の生成を可能とし、デバイスの性能の向上を図ると共に歩留りの向上を図る半導体装置の製造方法を提供する。
【解決手段】処理室に基板を搬入する工程と、処理室及び基板を所定の温度に加熱する工程と、処理室に所定のガスを給排するガス給排工程とを含み、ガス給排工程は、シラン系のガスと水素ガスとを処理室に供給する第１の供給工程と、少なくともシラン系のガスを処理室から除去する第１の除去工程と、塩素ガスと水素ガスとを処理室に供給する第２の供給工程と、少なくとも塩素ガスを処理室から除去する第２の除去工程とを、所定回数繰返して実行させる。 （もっと読む）

【課題】シリコンやゲルマニウムのようなＩＶ族半導体材料を、半導体表面上に、絶縁表面上への堆積無しに選択的に堆積する方法を提供する。
【解決手段】半導体プロセスで半導体材料の選択成長を行う方法が、第１領域１１と第２領域１２とを含むパターニングされた基板１０を提供する工程を含み、第１領域１１は露出した第１半導体材料を含み、第２領域１２は露出した絶縁材料を含む。この方法は、更に、第２半導体材料の前駆体、Ｃｌ化合物とは応性しないキャリアガス、および錫テトラクロライド（ＳｎＣｌ_４）を供給することにより、第１領域の第１半導体材料の上に第２半導体材料の膜を選択的に形成する工程を含む。錫テトラクロライドは、第２領域の絶縁材料上への第２半導体材料の堆積を阻害する。 （もっと読む）

【課題】結晶性の炭化アルミニウム層及び窒化ガリウム層を有する積層基板及びその製造方法を提供する。
【解決手段】基板１としてサファイア基板、炭化ケイ素基板または窒化アルミニウム基板の上に結晶性のＧａＮ層１０、結晶性のＡｌＣ層２０を順次積層して配置した
積層基板１００であって、炭化アルミニウムの結晶の成長条件としては、アルミニウムを含むガスとしてトリメチルアルミニウムと、炭素を含むガスとしてメタンを供給し、有機金属気相成長法により成長させる。成長温度としては７００℃以上が好ましく、さらには１１００℃以上が好ましい。 （もっと読む）

【課題】第ＩＩＩ−Ｖ族含有薄膜を形成する方法を提供する。
【解決手段】実施態様において、二成分化合物のエピタキシャル薄膜を形成するためのシステムと方法を含むエピタキシャル薄膜形成ためのシステムと方法が提供されている。本発明の実施形態の方法とシステムは、例えば、ＧａＮ、ＩｎＮおよびＡｌＮ、ならびにこれらの化合物の混合合金、例えば、（Ｉｎ， Ｇａ）Ｎ、（Ａｌ， Ｇａ）Ｎ、（Ｉｎ， Ｇａ， Ａｌ）Ｎのような直接の禁止帯半導体二元素化合物エピタキシャル薄膜形成のために用いられる。前記方法および装置は、準単分子層薄膜蒸着の急速反復を可能にする多段階蒸着プロセスおよびシステムを含む。 （もっと読む）

【課題】ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】高電子移動度トランジスタ構造層３を、気相成長法により成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長し、バイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下、Ｖ／III比７５以下の条件で成長し、さらにノンアロイ層１８を、３８０℃以上４５０℃以下の成長温度で成長する。 （もっと読む）

【課題】結晶性、電気的特性、および光学特性等に優れたＩｎＮを含む半導体層を成膜する方法を提供する。
【解決手段】本発明のＩｎＮを含む半導体層の成膜方法は、プラズマで分解された水素原子と、Ｉｎ金属またはＩｎを含む化合物からなるＩｎ源とを反応させることによってＩｎ水素化物を形成するステップと、プラズマで窒素を分解することによって原子状窒素を形成するステップと、Ｉｎ水素化物と原子状窒素とを反応させることによって、基板上にＩｎＮを含む半導体層を形成するステップとを含むことを特徴とする。 （もっと読む）

【課題】結晶性の炭化アルミニウム薄膜、結晶性の炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法を提供すること。
【解決手段】本発明によると、炭化アルミニウムの結晶を含むことを特徴とする炭化アルミニウム薄膜が提供される。また、本発明によると、炭素を含むガスと、アルミニウムを含むガスとを供給し、基板上に炭化アルミニウムの結晶を成長させて、炭化アルミニウム薄膜を形成することを特徴とする炭化アルミニウム薄膜の製造方法が提供される。 （もっと読む）

【課題】ノズルを縦型反応管に適正に取り付ける方法を提供する。
【解決手段】マニホールド２０９にノズル２０を取り付けるに際して、保持治具１０をノズル２０の上下両端部に取り付け、ノズル２０の水平部をマニホールド２０９の取付口２１０に処理室２０１側から挿入し、上下の保持治具１０の前端面を処理室２０１の内周面に当接させることでノズル２０と処理室２０１の内周面とのクリアランスおよび平行を自動的に保持する。ノズル２０を保持治具１０で位置決めした状態で、ノズル２０の水平部を取付口２１０に設置された継手２１１に固定し、その後、上下の保持治具１０をノズル２０９から取り外す。 （もっと読む）

【課題】垂直共振器面発光レーザ用の半導体基板におけるｐ型結晶層をＶ／ＩＩＩ比が小さいエピタキシャル条件で形成するとともにｐ型結晶層の電気抵抗を低減する。
【解決手段】垂直共振器面発光レーザ用の半導体基板であって、半導体基板はコンタクト層として機能するｐ型結晶層を有し、ｐ型結晶層が、３−５族化合物半導体からなり、２×１０^１８ｃｍ^−３以上、１×１０^１９ｃｍ^−３以下の濃度の水素原子を含む半導体基板を提供する。ｐ型結晶層として、ｐ型ＧａＡｓ層が挙げられる。ｐ型結晶層が、ｐ型不純物原子として炭素原子を含んでもよい。 （もっと読む）

【課題】バッチ式の縦型炉を用いてプラズマアシストＡＬＤ法により窒化膜を形成する際、炉底部付近でのローディング効果を抑制する。
【解決手段】反応容器１０２内に複数段にウエハを載置可能なボート１０１と、前記反応容器の側面に沿ってＲＦ電極１０６で挟まれたプラズマ空間１０５と、該プラズマ空間から前記反応容器内の前記各段のウエハに略均等にガスを供給可能な供給口Ｆ１，Ｆ２と、を備えたバッチ式の縦型炉１００を用いて、窒化すべきガスの導入、吸着、パージ、プラズマ励起された窒化ガスの導入による前記窒化すべき吸着ガスの窒化およびパージ、を１サイクルとして所定の膜厚までサイクルを繰り返すプラズマアシストＡＬＤ法において、前記窒化すべきガス導入時のキャリアガス量よりも前記窒化ガス導入時のキャリアガス流量を少なくし、特に窒化ガスとしてのＮＨ３とキャリアガスとしてのＮ２の流量比をＮＨ３の５０に対してＮ２を３以下とする。 （もっと読む）

【課題】不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハを提供する。
【解決手段】本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの製造方法は、Ａｌ_ｘＧａ_１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層２０とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、バッファ層の酸素濃度を２．０Ｅ１６ｃｍ^−３以下に制御してバッファ層を単結晶基板上に形成するバッファ層形成工程と、３５０℃以上５００℃以下の成長温度で、コンタクト層２０の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御してコンタクト層２０を形成するコンタクト層形成工程とを備える。 （もっと読む）

【目的】
ｐ型ドーパント濃度の制御性に優れ、高品質なｐ型ＺｎＯ系結晶の成長方法を提供する。
【解決手段】
ＭＯＣＶＤ法により、分子構造中に酸素原子を含まない有機金属化合物と極性酸素材料とを用いてＺｎＯ系結晶層を成長する単結晶成長工程を有し、上記単結晶成長工程は、ＴＢＰ（ターシャリーブチルホスフィン）を供給する工程を有する。 （もっと読む）

【課題】高い結晶品質を有する量子ドットを高密度に形成しうる半導体装置の製造方法を提供する。
【解決手段】下地層１０上に、自己組織化成長により量子ドット１６を形成する工程と、量子ドット１６を形成する工程の前又は量子ドット１６を形成する工程の際に、下地層１０の表面にＳｂ又はＧａＳｂを照射する工程と、量子ドット１６の表面をＡｓ原料ガスによりエッチングすることにより、量子ドット１６の表面に析出したＳｂを含むＩｎＳｂ層１８を除去する工程と、ＩｎＳｂ層１８が除去された量子ドット１６上に、キャップ層２２を成長する工程とを有している。 （もっと読む）

【課題】処理炉内温度補正方法の作業性を向上し、コストを低減する。
【解決手段】処理室内温度補正方法実施前に、温度計測器支持機構１０の位置を定義し記憶する（Ａ１）。温度補正方法実施時、温度計測器支持機構１０を格納状態から突出状態に移行させ、温度計測器支持機構１０をシールキャップ２１９の開口させた挿入口２０の真下に搬送する。温度計測器支持機構１０をウエハ移載装置エレベータ１２５ｂで上昇させて温度計測器１８を挿入口２０に挿入する。シールキャップ２１９をボートエレベータ１５１で上昇させて、処理炉２０２をシールキャップ２１９で閉塞する（Ａ２）。処理炉２０２内温度をヒータ２０６で上昇させる（Ａ３）。同時に、処理炉２０２内温度を温度計測器１８で計測する（Ａ４）。温度補正値を算出し記憶する（Ａ５）。均熱温度が規定値内に入るまで繰り返し（Ａ６−７）、規定値に入ると、温度補正方法を終了する。 （もっと読む）

【課題】高効率の光半導体素子を提供する。
【解決手段】実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた機能部と、を備えた光半導体素子が提供される。機能部は、ｎ形半導体層からｐ形半導体層に向かう方向に積層された複数の活性層を含む。複数の活性層の少なくとも２つは、多層積層体と、ｎ側障壁層と、井戸層と、ｐ側障壁層と、を含む。多層積層体は、前記方向に交互に積層された複数の厚膜層と厚膜層よりも厚さが薄い複数の薄膜層とを含む。ｎ側障壁層は、多層積層体とｐ形半導体層との間に設けられる。井戸層は、ｎ側障壁層とｐ形半導体層との間に設けられる。ｐ側障壁層は、井戸層とｐ形半導体層との間に設けられる。 （もっと読む）

【課題】凹部のない大面積で高品質なＣＶＤダイヤモンド単結晶及びこれを実現する製造方法の提供。
【解決手段】主面が｛１００｝であるダイヤモンド単結晶基板の｛１００｝側面同士を近接させて４枚以上配置し、該配置した単結晶基板の主面にダイヤモンドを気相合成により成長させた後、該単結晶基板を除去して１枚の大面積ＣＶＤダイヤモンド単結晶を製造する方法であって、前記ダイヤモンド単結晶基板の配置が、近接する任意の４枚の単結晶基板の、隣接する２枚の単結晶基板Ａ１とＡ２とからなる単位Ａと、他の２枚の単結晶基板Ｂ１とＢ２とからなる単位Ｂとにおいて、Ａ及びＢが対向する側の面がそれぞれ同一平面上にあり、かつＡ１とＡ２が対向する側面間の間隔の真中の面と、Ｂ１とＢ２が対向する側面間の間隔の真中の面とが、単位Ａと単位Ｂが対向する面の方向にずれている配置であることを特徴とする大面積ＣＶＤダイヤモンド単結晶を製造する方法。 （もっと読む）