【課題】高誘電膜を含むＣＭＯＳトランジスタの形成に適合した構造を有するデュアルゲート構造物及びその形成方法を提供する。
【解決手段】デュアルゲート構造物は、第１及び第２領域が区分される基板と、前記第１領域の基板上に形成され、金属酸化膜、第１仕事関数を有する金属物質からなる第１金属パターン、シリコン拡散防止膜パターン、及びシリコンを含む導電膜パターンが積層された第１ゲート構造物と、前記第２領域の基板上に形成され、金属酸化膜、前記金属物質及びシリコン元素を含み前記第１仕事関数より低い第２仕事関数を有する第２金属パターン、及び前記シリコンを含む導電膜パターンが積層された第２ゲート構造物と、を含む。前記デュアルゲート構造物は各領域に形成されるゲート電極が同一の金属物質からなるので前記金属物質の一部を除去しなくてもよいので前記除去工程の際発生する金属酸化膜の損傷を防止することができる。 （もっと読む）

【課題】コンタクト不良を防止しつつ応力膜を用いて効果的にチャネル形成領域に応力を印加することにより、MISFETの駆動力の向上を図る。
【解決手段】半導体基板１上に形成されたMISFETのゲート電極部２０ｎ及び２０ｐの側面上には絶縁性のサイドウォールスペーサ９が形成されている。ゲート電極部２０ｎ及び２０ｐの高さは、それぞれの側面上に設けられたサイドウォールスペーサ９の上端より低い。MISFET上にゲート電極部２０ｎ及び２０ｐを覆うように、チャネル形成領域に応力を発生させる応力膜１３が形成されている。応力膜１３におけるゲート電極部２０ｎ及び２０ｐ上に形成されている部分の膜厚が、その他の部分の膜厚よりも厚い。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴデバイスのチャネル内に圧縮応力をもたらし、ｎ型ＭＯＳＦＥＴデバイスのチャネル内に引張応力をもたらす応力層が、各々のゲート・スタックに重ねられている、隣接するｐ型ＭＯＳＦＥＴデバイスおよびｎ型ＭＯＳＦＥＴデバイスを含む構造および製造方法を提供すること。
【解決手段】ｐ型ＭＯＳＦＥＴデバイスまたはｎ型ＭＯＳＦＥＴデバイスのうちの一方が、隣接する他方のデバイスの高さよりも低い高さを有し、２つのデバイスのうちの低い方が、低い方のデバイスに重ねられた応力層内の不連続部すなわち開口部によって境界が画定されている。デバイスを形成するための好ましい一方法では、ゲート・スタック下の基板内に第１のタイプの応力を形成するために、異なる高さを有するゲート・スタック上に単一の応力層が形成され、第２のタイプの応力が低い方のゲート・スタックの下に形成されるように、低い方のゲート・スタックからある距離のところの応力層内に開口部が形成される。 （もっと読む）

【課題】高精度でメタルゲート電極の仕事関数を制御することができる、メタルゲート電極を用いたＭＯＳ型の半導体装置を提供すること。
【解決手段】半導体基板１０と、半導体基板１０の主面に絶縁膜１６を介して形成されたメタルゲート電極２５と、主面にメタルゲート電極を挟んでそれぞれ形成されたソース電極３３およびドレイン電極３４とを有するＭＯＳ型の半導体装置において、メタルゲート電極２５は、金属窒化物膜１７とその金属窒化物の金属と同じ金属からなる金属膜１８との２層構造を形成した後に金属窒化物膜１７の窒素を金属膜に固相拡散させることにより形成される。 （もっと読む）

【課題】微細化及び高速化が可能な半導体装置に必要なＮｉ合金シリサイド層を形成する際に、所望の耐熱性を持つシリサイドを所望の領域に形成できるようにする。
【解決手段】半導体基板１００上にゲート電極１０３Ａ及び１０３Ｂを形成した後、半導体基板１００におけるゲート電極１０３Ａの両側及びゲート電極１０３Ｂの両側にそれぞれソース・ドレイン領域となる高濃度不純物拡散層１０９Ａ及び１０９Ｂを形成する。ゲート電極１０３Ａ上及び高濃度不純物拡散層１０９Ａ上に第１のニッケル合金シリサイド層１１３を形成する。ゲート電極１０３Ｂ上及び高濃度不純物拡散層１０９Ｂ上に第２のニッケル合金シリサイド層１１７を形成する。ニッケル合金シリサイド層１１３及び１１７をそれぞれ形成する工程において、半導体基板１００上にニッケル合金膜及びニッケル膜を順次堆積した後に熱処理を行う。 （もっと読む）

【課題】メタルゲート電極をメタルの凝集なく仕事関数変調により形成する。
【解決手段】本発明の例に関わる半導体装置の製造方法は、半導体基板１００上にゲート絶縁層１０２を形成する工程と、ゲート絶縁層１０２上に第１メタル層１０３を形成する工程と、第１メタル層１０３上に第２メタル層１０４を形成する工程と、第２メタル層１０４上に第２メタル層１０４よりも高い融点を持つ材料からなるキャップ層１０５を形成する工程と、熱処理により第２メタル層１０４内の元素をゲート絶縁層１０２と第１メタル層１０３との界面に析出させて析出層１０７を形成する工程とを備える。 （もっと読む）

【課題】高品質の極薄酸化膜を均一な膜厚で再現性良く形成する。
【解決手段】半導体ウエハ１Ａを酸化膜形成室１０７の熱処理チャンバ１２０へ導入する工程と、熱処理チャンバ１２０内のガス雰囲気を窒素によって置換する工程と、第１の温度で、触媒を用いて酸素と水素から水分を合成する工程と、合成した水分を前記酸化炉１０７の熱処理チャンバ１２０へ導入して、気化状態を維持したまま、熱処理チャンバ１２０内の半導体ウエハ１Ａの第１主面上に水分を含んだ酸化性雰囲気を形成する工程と、熱処理チャンバ１２０内の水分を含んだ酸化性雰囲気において、前記第１の温度より高い第２の温度まで半導体ウエハ１Ａの主面をランプ加熱して、半導体ウエハ１Ａの第１主面上のシリコン表面を熱酸化処理して絶縁膜を形成する工程と、前記工程の後、熱処理チャンバ１２０内の前記水分を含んだ酸化性雰囲気を窒素によって置換する工程とを有する。 （もっと読む）

【課題】不揮発性メモリを有する半導体集積回路装置の周辺回路のゲート電極の抵抗を低下させる。
【解決手段】２層ゲート電極構造の不揮発性メモリセルと同じゲート電極構造によって周辺回路用のＭＯＳＱＡのゲート電極ＧＡを構成し、そのゲート電極ＧＡを構成する導体膜４，６間を接続するコンタクトホールＳＣを、そのゲート電極ＧＡの平面内において活性領域ＬＡと平面的に重なる位置に配置した。 （もっと読む）

【課題】 ｎＭＩＳおよびｐＭＩＳ形成領域の高誘電率ゲート絶縁膜上に設けられたデュアルメタルゲート電極の仕事関数の変化を抑制して、信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 単結晶シリコン基板１００のｎＭＩＳおよびｐＭＩＳ形成領域に高誘電率ゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上にシリコンおよびゲルマニウムを含まない第一の金属膜１０３を形成し、ｐＭＩＳ形成領域のゲート絶縁膜上に第一の金属膜１０３を残して、ｎＭＩＳ形成領域の第一の金属膜１０３を除去する。次に、ｎＭＩＳ形成領域のゲート絶縁膜１０２および第一の金属膜１０３上にシリコンまたはゲルマニウムを含む第二の金属膜１０４を形成し、第一および第二の金属膜１０３、１０４を加工してゲート電極Ｇｎ、Ｇｐをそれぞれ形成する。また、第一の金属膜１０３と第二の金属膜１０４に含まれる主の金属元素は周期律表における同族金属元素とする。 （もっと読む）

【課題】 本発明は、たとえメタル膜を加工したとしても、当該メタル膜の下に形成されている絶縁膜の膜減りを抑制することができる、半導体装置の製造方法を提供する。
【解決手段】 本発明に係わる半導体装置の製造方法では、ゲート絶縁膜３上に、ゲート電極を構成するメタル膜４を形成する。その後、当該メタル膜４を加工する際に、所定の薬液を用いたウエットエッチング処理により、当該メタル膜４の一部を除去する。 （もっと読む）

【課題】ＣＭＯＳデバイス設計に適した仕事関数をもつメタルゲート電極を提供する。
【解決手段】
トランジスタおよびその製造工程が開示されている。相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、第１の厚さを有する第１ゲート電極を含むＰＭＯＳトランジスタと、第２の厚さを有する第２ゲート電極を含むＮＭＯＳトランジスタとを含み、第１の厚さは、第２の厚さよりも大きい。第１ゲート電極および第２ゲート電極は、同じ材料を含んでいることが好ましく、例として、ＴｉＳｉＮ、ＴａＮまたはＴｉＮを含んでいるとよい。第１ゲート電極および第２ゲート電極の厚さによって、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの仕事関数が設定される。 （もっと読む）

【課題】高品質の極薄酸化膜を均一な膜厚で再現性良く形成する。
【解決手段】半導体ウエハ１Ａを酸化膜形成室１０７の熱処理チャンバ１２０へ導入する工程と、熱処理チャンバ１２０内のガス雰囲気を窒素によって置換する工程と、第１の温度で、触媒を用いて酸素と水素から水分を合成する工程と、合成した水分を前記酸化炉１０７の熱処理チャンバ１２０へ導入して、気化状態を維持したまま、熱処理チャンバ１２０内の半導体ウエハ１Ａの第１主面上に水分を含んだ酸化性雰囲気を形成する工程と、熱処理チャンバ１２０内の水分を含んだ酸化性雰囲気において、前記第１の温度より高い第２の温度まで半導体ウエハ１Ａの主面をランプ加熱して、半導体ウエハ１Ａの第１主面上のシリコン表面を熱酸化処理して絶縁膜を形成する工程と、前記工程の後、熱処理チャンバ１２０内の前記水分を含んだ酸化性雰囲気を窒素によって置換する工程とを有する。 （もっと読む）

【課題】トランジスタ特性のばらつきが抑えられた半導体装置の製造方法を提供する。
【解決手段】Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴを有する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜、ノンドープポリシリコン膜、金属シリサイド膜、金属ナイトライド膜、金属膜を形成する工程と、金属シリサイド膜の、Ｐ型ＭＯＳＦＥＴのゲート電極を構成する部分とＮ型ＭＯＳＦＥＴのゲート電極を構成する部分とが互いに分離するように、金属膜、金属ナイトライド膜および金属シリサイド膜を少なくとも加工してゲート形状にパターニングする工程と、Ｐ型およびＮ型のＭＯＳＦＥＴ形成領域内のノンドープポリシリコン膜にそれぞれＰ型およびＮ型不純物を導入する工程と、不純物を拡散させるための熱処理を行う工程と、不純物導入後のポリシリコン膜をゲート形状にパターニングする工程を有する半導体装置の製造方法。 （もっと読む）

【課題】高品質の極薄酸化膜を均一な膜厚で再現性良く形成する。
【解決手段】半導体ウエハ１Ａを酸化膜形成室１０７の熱処理チャンバ１２０へ導入する工程と、熱処理チャンバ１２０内のガス雰囲気を窒素によって置換する工程と、第１の温度で、触媒を用いて酸素と水素から水分を合成する工程と、合成した水分を前記酸化炉１０７の熱処理チャンバ１２０へ導入して、気化状態を維持したまま、熱処理チャンバ１２０内の半導体ウエハ１Ａの第１主面上に水分を含んだ酸化性雰囲気を形成する工程と、熱処理チャンバ１２０内の水分を含んだ酸化性雰囲気において、前記第１の温度より高い第２の温度まで半導体ウエハ１Ａの主面をランプ加熱して、半導体ウエハ１Ａの第１主面上のシリコン表面を熱酸化処理して絶縁膜を形成する工程と、前記工程の後、熱処理チャンバ１２０内の前記水分を含んだ酸化性雰囲気を窒素によって置換する工程とを有する。 （もっと読む）

【課題】素子分離溝の形状を最適化してＭＩＳＦＥＴの微細化を推進する。
【解決手段】素子分離溝２に囲まれた活性領域Ｌの基板１の表面は、活性領域Ｌの中央部では平坦な水平面となっているが、活性領域Ｌの肩部では、素子分離溝２の側壁に向かって下降する傾斜面となっている。この傾斜面は、傾斜角度の異なる２つの傾斜面（Ｓ_１、Ｓ_２）を含んでいる。活性領域Ｌの中央部に近い第１の傾斜面（Ｓ_１）は、比較的急峻な傾斜面であり、素子分離溝２の側壁に近い第２の傾斜面（Ｓ_２）は、第１の傾斜面（Ｓ_１）よりも緩やかな傾斜面である。また、上記活性領域Ｌの肩部における基板１の表面は、全体的に丸みが付けられており、角張った領域が存在しない。 （もっと読む）

【課題】High-k絶縁膜をゲート絶縁膜として使用する電界効果トランジスタを含む半導体装置であって、メタルゲート電極化を行わずに、フェルミレベルピニングに起因するしきい値電圧固定を抑制可能な半導体装置を実現する。
【解決手段】Ｐチャネル型電界効果トランジスタ４において、High-k絶縁膜たる金属酸化物（好ましくは、ハフニウム酸化物（ＨｆＯ₂やＨｆＳｉＯＮ、ＨｆＳｉＯ₄など）またはジルコニウム酸化物（ＺｒＯ₂やＺｒＳｉＯＮ、ＺｒＳｉＯ₄など））を有するゲート絶縁膜６ｂと、ポリシリコンゲート電極７との間に窒化チタン（ＴｉＮ）膜８を形成する。窒化チタン膜は、金属酸化物を有するゲート絶縁膜に接して形成されてもフェルミレベルピニングが起きない。また、ポリシリコンゲート電極の下部が窒化チタン膜との金属膜となっているので、ゲートの空乏化が抑止でき、電流駆動能力向上も図れる。 （もっと読む）

【課題】ハードマスク用として形成されたシリコン窒化膜またはシリコン酸化膜を選択的にエッチングした際の残渣を、下地にダメージを与えず、かつ残存しているハードマスクを大きくエッチングすることなく除去することができる半導体装置の製造方法を提供すること。
【解決手段】半導体基板にエッチング対象膜を形成する工程と、エッチング対象膜の上にシリコン窒化膜またはシリコン酸化膜を形成する工程と、シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、シリコン窒化膜またはシリコン酸化膜を選択的にエッチング除去してエッチングマスクとする工程と、シリコン酸化膜またはシリコン酸化膜のエッチング残渣をウェットエッチングにより除去する工程と、エッチングマスクを介してエッチング対象膜をウェットエッチングする工程と、エッチングマスクを除去する工程とを有する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜とシリサイドゲート電極の組み合わせ技術におけるしきい値制御の問題を解決し、高性能で信頼性に優れた半導体装置を提供する。
【解決手段】シリコン基板上に、ゲート絶縁膜とこのゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置において、高誘電率絶縁膜（例えばＨｆＳｉＯＮ膜）を含むゲート絶縁膜を用い、高誘電率絶縁膜に接するように下層側に設けられた、第１の金属Ｍ１（例えばＮｉ）、Ｍ１と異なる仕事関数をもつ第２の金属Ｍ２（例えばＷ）およびシリコン（Ｓｉ）を含むシリサイドからなる第１の層領域と、第１の層領域に接する上層側に設けられたＭ１（例えばＮｉ）およびＳｉを含むシリサイドからなる第２の層領域とを有するゲート電極を用いる。 （もっと読む）

【課題】 ゲート電極の実効仕事関数をトランジスタの動作閾値電圧が最適なものとなるように制御するこを可能にする。
【解決手段】 半導体基板２と、半導体基板上に設けられたゲート絶縁膜４と、ゲート絶縁膜上に設けられたゲート電極８と、ゲート電極の両側の半導体基板に設けられたソース・ドレイン領域１２、１４と、ゲート電極とゲート絶縁膜との界面に、ゲート電極およびゲート絶縁膜を構成する元素と異なる電気陰性度を有する元素を含む層５と、を備えている。 （もっと読む）

【課題】高温で安定であり、抵抗等の特性が改善され、信頼性が高い多層ゲート電極及びこれを備える半導体素子、ならびに多層ゲート電極の製造方法及び半導体素子の製造方法を提供する。
【解決手段】多層ゲート電極は、ゲート絶縁膜上に形成され導電型不純物がドープされた多結晶半導体膜と、前記多結晶半導体膜上に形成されタングステン（Ｗ１−ｘ）及び非タングステン金属（Ｍｘ、ｘ＝０．０１〜０．５５）を含むオーミックコンタクト膜と、前記オーミックコンタクト膜の上に形成された金属バリヤ膜と、前記金属バリヤ膜の上に形成された高融点金属膜と、を備える。 （もっと読む）