【課題】high-k膜とメタルゲート電極とを有する同一導電型の２つ以上のトランジスタが同一基板内に形成された半導体装置において、閾値電圧の差をチャネル領域における不純物濃度の差に由来する閾値電圧の差よりも大きくすることは難しかった。
【解決手段】半導体装置は、第１のトランジスタと、第１のトランジスタと同一導電型の第２のトランジスタとを備えている。第１のトランジスタは、高誘電体材料と第１の金属とを含有する第１のゲート絶縁膜８ａと、第１のゲート電極１１ａとを備えている。第２のトランジスタは、高誘電体材料と第１の金属と閾値電圧調整用不純物とを含有する第２のゲート絶縁膜８ｂと、第２のゲート電極１１ｂとを備えている。第１のゲート絶縁膜８ａは、第２のゲート絶縁膜８ｂに比べて閾値電圧調整用不純物の濃度が低い、又は閾値電圧調整用不純物を含有していない。 （もっと読む）

【課題】しきい値電圧の絶対値が互いに異なる複数のＭＩＳトランジスタが用いられる場合において、しきい値電圧の絶対値が大きい方のＭＩＳトランジスタの駆動電流の低下を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】第２のｎＭＩＳトランジスタＴ２ｎのしきい値電圧は、第１のｎＭＩＳトランジスタＴ１ｎのしきい値電圧よりも大きく、第２のｎＭＩＳトランジスタＴ２ｎが有する第２のｎＭＩＳ高誘電率膜Ｈ２ｎにおけるランタン原子濃度およびマグネシウム原子濃度の和は、第１のｎＭＩＳトランジスタＴ１ｎが有する第１のｎＭＩＳ高誘電率膜Ｈ１ｎにおけるランタン原子濃度およびマグネシウム原子濃度の和よりも小さい。 （もっと読む）

【課題】ゲート電極部のしきい値電圧の変動が抑制される半導体装置と、その製造方法を提供する。
【解決手段】素子形成領域２では、Ｐ−ＨＫ膜６と、仕事関数制御用の金属膜８が形成されている。素子形成領域３では、Ｎ−ＨＫ膜７と、仕事関数制御用の金属膜９が形成されている。その金属膜８，９の上にポリシリコン膜１０およびニッケルシリサイド膜１１が形成されている。境界側壁絶縁膜５は、Ｐ−ＨＫ膜７とＮ−ＨＫ膜６とに接触する態様でＰ−ＨＫ膜７とＮ−ＨＫ膜６との間に介在するとともに、金属膜８と金属膜９とに接触する態様で金属膜８と金属膜９との間に介在している。 （もっと読む）

【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の上に形成された界面層５と、界面層５の上に形成された高誘電率ゲート絶縁膜６と、高誘電率ゲート絶縁膜６上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜６はランタンを含有し、高誘電率ゲート絶縁膜６におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 （もっと読む）

【課題】工数を増加させることなく、一方の導電型のトランジスタのみにキャップ膜の効果を与えた半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成された第１のトランジスタ１５と、第２のトランジスタ１６とを備えている。第１のトランジスタ１５は、第１のゲート絶縁膜２２Ａと、第１のゲート絶縁膜２２Ａの上に形成された第１のゲート電極２７とを有している。第２のトランジスタ１６は、第２のゲート絶縁膜２２と、第２のゲート絶縁膜２２の上に形成された第２のゲート電極２８とを有し、第１のゲート絶縁膜２２Ａは、第１の元素が拡散した第１の絶縁材料を含み、第２のゲート絶縁膜２２は、第１の絶縁材料を含む。 （もっと読む）

【課題】ｎＭＯＳ及びｐＭＯＳの双方において低い閾値電圧を実現することができ、製造コストが低い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の全面にシリコン酸窒化膜５を形成し、シリコン酸窒化膜５上にランタン酸化膜６を形成し、ｐＭＯＳ領域Ｒ_ｐＭＯＳからランタン酸化膜６を除去する。次に、全面に高誘電率膜である窒化ハフニウムシリケイト膜７を形成し、アルミニウム含有窒化チタン膜８を形成し、ポリシリコン膜９を形成し、これらの積層膜をゲート電極形状に加工する。次に、ソース・ドレイン領域１２及び１３に不純物を導入し、これらの不純物を活性化させるアニール処理を利用して、アルミニウム含有窒化チタン膜８中に含まれるアルミニウムを、ｐＭＯＳ領域Ｒ_ｐＭＯＳにおけるシリコン酸窒化膜５と窒化ハフニウムシリケイト膜７との界面まで拡散させる。 （もっと読む）

【課題】ＮＭＯＳＦＥＴの高誘電率膜に第１金属を拡散させ、かつＰＭＯＳＦＥＴの高誘電率膜に第２金属を拡散させるときに、高誘電率膜上に異物が生じることを抑制する。
【解決手段】ＮＭＯＳＦＥＴ形成領域８０とＰＭＯＳＦＥＴ形成領域８２に第１金属を含む膜１６を形成し、ＰチャネルＭＯＳＦＥＴ形成領域８２から膜１６を除去する。次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に高誘電率膜２０を形成する。次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に第２金属を含む膜２２を形成し、ＮチャネルＭＯＳＦＥＴ形成領域８０から膜２２を除去する。次いで半導体基板１０を熱処理することにより、第１金属および第２金属を高誘電率膜２０の中に拡散させて第１高誘電率膜５８及び第２高誘電率膜６０を形成する。 （もっと読む）

【課題】低い閾値電圧を有するＦＥＴおよび高い閾値電圧を有するＦＥＴのいずれも高性能な特性を有する半導体装置を提供する。
【解決手段】半導体装置１００は、ＦＥＴ１０２と、ＦＥＴ１０２よりも高い閾値電圧を持つＦＥＴ１０４を同一半導体基板上に備える。ＦＥＴ１０２は、ゲート絶縁膜１１４とゲート電極１２６を備える。ＦＥＴ１０４は、ゲート絶縁膜１１４とゲート電極１２１を備える。ＦＥＴ１０２のゲート電極１２６、ＦＥＴ１０４のゲート絶縁膜１１４、ゲート電極１２１はＨｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔａ、Ｗからなる群から選択される少なくとも一つの金属を含む。ＦＥＴ１０４のゲート絶縁膜１１４とゲート電極１２１との界面における前記金属の濃度は、ＦＥＴ１０２のゲート絶縁膜１１４とゲート電極１２６との界面における前記金属の濃度よりも高い。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、炭化タンタル膜の仕事関数を適正に選択的に制御する。
【解決手段】 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に炭化タンタル膜を成膜する工程と、前記炭化タンタル膜の一部を露出する開口を有するマスクパターンを形成したのち、水素プラズマ処理を行う工程とを設ける。 （もっと読む）

【課題】微細化に対応でき、Ｈｉｇｈ−ｋゲート絶縁膜を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１と、ｐ型層１０３上に設けられた第１のゲート絶縁膜１１５、ＴｉＮからなる第１のゲート電極１１６と、及び不純物を含む半導体からなる第１の上部ゲート電極１１７を有するＮチャネル型ＭＯＳトランジスタ１０６と、ｎ型層１０２上に設けられた第２のゲート絶縁膜１０９、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極１１０、及び不純物を含む半導体からなる第２の上部ゲート電極１１１を有するＰチャネル型ＭＯＳトランジスタ１０５とを備えている。 （もっと読む）

【課題】コンタクトの位置ずれが回路の特性に与える影響を低減した半導体装置を提供する。
【解決手段】この半導体装置は、半導体層１０に設けられた素子分離膜２０と、素子分離膜２０により区画された素子形成領域と、素子形成領域上及び素子分離膜２０上を延伸しているゲート配線１４０と、ゲート配線１４０の側壁に形成されたサイドウォール１５０と、素子分離膜２０上に位置するゲート配線１４０に接続するコンタクト２００とを備える。ゲート配線１４０の側壁は、少なくとも上部においてコンタクト２００に接触してる領域１４４を有する。 （もっと読む）

【課題】半導体部材が単結晶の半導体材料からなり、特性が良好な半導体装置及びその製造方法を提供する。
【解決手段】単結晶のシリコンからなるシリコン基板１１上に絶縁膜１２を形成し、絶縁膜１２に開口部１２ａを形成し、絶縁膜１２上に開口部１２ａを介してシリコン基板１１と接触するようにアモルファスシリコン膜を形成し、このアモルファスシリコン膜をシリコン基板１１を起点として固相エピタキシャル成長させて、その後パターニングする。これにより、開口部１２ａの直上域から外れた領域の一部に、単結晶のシリコンからなるシード層を形成する。次に、このシード層を覆うようにアモルファスシリコン膜を堆積させ、このアモルファスシリコン膜をシード層を起点として固相エピタキシャル成長させて、単結晶シリコン膜を形成する。そして、この単結晶シリコン膜をパターニングすることにより、シリコンピラー３３を形成する。 （もっと読む）

【課題】 本発明は、チャネルストップ領域を素子分離絶縁膜の下の半導体基板中に制御性良く形成することを目的としている。
【解決手段】 本発明は、第１導電型の半導体基板１００の表面に設けられた第１の溝部６ａと、第１の溝部６ａの底面中央部から前記半導体基板の裏面方向に延び、前記第１の溝部６ａの幅より小さい幅を有する第２の溝部６ｂとからなる分離溝６と、この分離溝６内に埋め込まれた素子分離絶縁膜５と、分離溝６の両側の前記半導体基板の表面にそれぞれの側で互いに離間して設けられた前記第１導電型と反対の第２導電型の拡散層１０と、拡散層間１０の半導体基板上にゲート絶縁膜７を介して形成されたゲート電極２０と、第２の溝部６ｂの底部表面から所定深さにわたり設けられた、第１導電型と同じ導電型でありかつ半導体基板１００の不純物濃度よりも高い不純物濃度を有するチャネルストップ領域３０と、を有する。 （もっと読む）

【課題】チャネル幅が狭い場合においても、ｅＷＦが十分に低減された閾値電圧が低い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１と、半導体基板１１の上に形成され、第１の元素と第２の元素とを含むゲート絶縁膜２６と、ゲート絶縁膜２６の上に形成されたゲート電極２７とを備えている。ゲート絶縁膜２６は、半導体基板１１側においてゲート電極２７側と比べて第１の元素の含有量が多く、ゲート電極２７側において半導体基板１１側と比べて第２の元素の含有量が多い。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

【課題】ゲートラストプロセスで作製するトランジスタにおいて、活性領域と素子分離領域の高さばらつきのためゲートのポリシリコンを抜くことができないことにより、ゲートの抵抗にばらつきが生じるのを防ぐことを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、第１のゲート部３０及び第２のゲート部３１の上面が共に露出するように、酸化膜１６、ＰＭＤ１９、及び第１のゲート部３０又は第２のゲート部３１の一部を研磨除去する工程、露出された部分より、ポリシリコン１２を抜く工程、第１のゲート部３０及び第２のゲート部３１を覆うメタルを形成する工程を備える。また、第１のゲート部３０及び第２のゲート部３１の上面が共に露出するようにメタルを研磨除去し、第１のゲート部３０と第２のゲート部３１で厚みの異なるメタルを残す工程を備えて構成される。 （もっと読む）

【課題】低閾値動作が可能な電界効果トランジスタを提供する。
【解決手段】ｎ型半導体領域２と、半導体領域に離間して形成されたソースおよびドレイン領域１２ａ、１２ｂと、ソース領域とドレイン領域との間の半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜４と、第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜８と、第２絶縁膜上に形成されたゲート電極１０と、を備え、第１絶縁膜と第２絶縁膜との界面を含む界面領域７に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、第１添加物質の面密度が、界面領域内の第１絶縁膜側においてピークを有している。 （もっと読む）

【課題】 電気光学装置の製造コストを低減する技術を提供する。
【解決手段】 電気光学装置を形成するＴＦＴの作製方法において、必要とするパターニング回数を極力低減することにより、製造コストの低減を図る。具体的には、ゲート配線をマスクとして活性層に不純物元素を添加した後、該ゲート配線の線幅をパターニング工程を施すことなく狭め、再度不純物元素を添加する。これによりパターニング回数を増やすことなくＬＤＤ領域を形成できる。 （もっと読む）

【課題】動作特性の劣化を抑えつつ、それぞれ適切な閾値電圧を設定された、メタルゲート電極を用いたｎ型およびｐ型のＭＩＳＦＥＴを混載する半導体装置を提供する。
【解決手段】半導体基板上に第１のゲート絶縁膜を介して形成された、第１の金属層および前記第１の金属層上の第１の導電層を含む第１のゲート電極を含むｎ型トランジスタと、半導体基板上に第２のゲート絶縁膜を介して形成された、前記第１の金属層よりも厚さが厚く、前記第１の金属層と構成元素の同一な材料からなる第２の金属層、および前記第２の金属層上の第２の導電層を含む第２のゲート電極を含むｐ型トランジスタと、を有する。 （もっと読む）