基板（１０）上に位置するスタック（３０）。スタックは、誘電体層（１６）と金属層（２６）との間に層（２４）を有する。その層は、ハロゲン及び金属を含む。一実施形態において、ハロゲンはフッ素である。一実施形態において、スタックは、トランジスタ用の制御電極スタックである。一例において、制御電極スタックは、ＭＯＳＦＥＴ用のゲートスタックである。一例において、層はフッ化アルミニウムを含む。
（もっと読む）

トランジスタゲートは、表面上に配置された一対のスペーサを有する基板と、スペーサ間で基板上にコンフォーマルに堆積された高ｋ誘電体と、高ｋ誘電体上とスペーサの側壁の一部に沿ってコンフォーマルに堆積されたリセスされた仕事関数金属と、リセスされた仕事関数金属上にコンフォーマルに堆積された第２の仕事関数金属と、第２の仕事関数金属上に堆積された電極金属とを含む。トランジスタゲートは、高ｋ誘電体を基板上のスペーサ間にあるトレンチ内にコンフォーマルに堆積し、高ｋ誘電体上に仕事関数金属をコンフォーマルに堆積し、仕事関数金属上に犠牲マスクを堆積し、仕事関数金属の一部を露出すべく犠牲マスクの一部をエッチングし、リセスされた仕事関数金属を形成すべく仕事関数金属の露出された一部をエッチングすることにより形成されうる。第２の仕事関数金属及び電極金属が、リセスされた仕事関数金属上に堆積されうる。 （もっと読む）

【課題】 ＳＴＩを形成することなく素子間の分離を可能にし、高密度に集積化できる半導体装置及びその製造方法を提供する。
【解決手段】 シリコン基板表面に段差を設けて、互いに異なる表面を形成し、各表面にトランジスタを形成し、トランジスタ間をシリコン層と絶縁性のサイドウォールとによって絶縁分離する。ＳＴＩを設けていないため、トランジスタを高密度に集積できる。 （もっと読む）

【課題】適切な仕事関数を有しかつ低抵抗なメタルゲート電極を備えたＣＭＯＳトランジスタを形成する。
【解決手段】ｎＭＯＳＦＥＴ１０のメタルゲート電極１２を、ＨｆＮ層１２ａおよび金属層１２ｂ，１２ｃの３層構造とし、ｐＭＯＳＦＥＴ２０のメタルゲート電極２２を、ＨｆＮ層２２ａ、Ｎドープ金属層２２ｂおよび金属層２２ｃの３層構造とする。各メタルゲート電極１２，２２の最下層のＨｆＮ層１２ａ，２２ａのＮ濃度、および中層の金属層１２ｂとＮドープ金属層２２ｂのＮ濃度の関係を調整して、仕事関数を適切に制御すると共に、各メタルゲート電極１２，２２の最上層に低抵抗の金属層１２ｃ，２２ｃを設け、その低抵抗化を図る。これにより、仕事関数制御のために最下層および中層にＮが導入されている場合でも、最上層の低抵抗層によって低抵抗コンタクトが確保されるようになる。 （もっと読む）

【課題】好適な特性を有するゲート絶縁膜及びゲート電極からなるＰ型ＦＥＴ及びＮ型ＦＥＴを備える半導体装置を提供する。
【解決手段】Ｐ型ＦＥＴ形成予定領域とＮ型ＦＥＴ形成予定領域とにわたって、基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にＰ型ＦＥＴ用のゲート電極層を形成し、Ｐ型ＦＥＴ形成予定領域とＮ型ＦＥＴ形成予定領域とにおいて、Ｐ型ＦＥＴ用のゲート電極層を加工することにより、Ｐ型ＦＥＴ形成予定領域にＰ型ＦＥＴ用のゲート電極を形成すると共に、Ｎ型ＦＥＴ形成予定領域にダミーゲート電極を形成し、Ｎ型ＦＥＴ形成予定領域において、ゲート絶縁膜上からダミーゲート電極を除去することにより、溝を形成し、溝にゲート電極材料を埋め込むことにより、ゲート絶縁膜上にＮ型ＦＥＴ用のゲート電極を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させるとともに、製造工程数を低減する。
【解決手段】ＣＭＩＳＦＥＴを有する半導体装置を製造方法する際に、まず、シリコン膜と第１金属からなる第１金属膜を熱処理により反応させることで、金属シリサイドからなるｐチャネル型ＭＩＳＦＥＴのゲート電極３１ｂとｎチャネル型ＭＩＳＦＥＴのダミーゲート電極３２を形成する。それから、ゲート電極３１ｂを覆いかつダミーゲート電極３２を露出する絶縁膜３３を形成してから、第１金属の仕事関数よりも低い仕事関数を有する第２金属からなる金属膜３５を形成する。金属膜３５はダミーゲート電極３２に接するが、ゲート電極３１ｂとは、間に絶縁膜３３が介在して接しない。その後、熱処理によりダミーゲート電極３２と金属膜３５とを反応させてｎチャネル型ＭＩＳＦＥＴのゲート電極を形成する。 （もっと読む）

【課題】ｎ型ＭＩＳＦＥＴのソース・ドレインのコンタクト抵抗を低減することを可能にする。
【解決手段】ｐ型半導体基板１，３と、半導体基板上に設けられたゲート絶縁膜５と、ゲート絶縁膜上に設けられたゲート電極６と、第１ゲート電極の両側の半導体基板に設けられたｎ型拡散層１０と、このｎ型拡散層上に形成され真空仕事関数が４．６ｅＶ以上である第１金属元素を主成分とするシリサイド層１８_２と、ｎ型拡散層とシリサイド層との界面に形成された、スカンジウム族元素及びランタノイドの群から選択された少なくとも一種類の第２金属元素を含む層２０_２とを有するソース・ドレイン領域と、を備え、前記第２金属元素を含む層は、最大面密度が１ｘ１０^１４ｃｍ^−２以上である偏析層を含み、前記偏析層は１ｘ１０^１４ｃｍ^−２以上の面密度を有する領域の厚さが１ｎｍより薄い。 （もっと読む）

【課題】しきい値電圧を低くすることが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１にチャネル領域３（１３）を挟むように形成された一対のソース／ドレイン領域４（１４）と、チャネル領域３（１３）上にゲート絶縁膜５を介して形成され、ゲート絶縁膜５との界面近傍に配置された金属含有層７を含むゲート電極６（１６）とを備えている。そして、金属含有層７は、ゲート絶縁膜５の表面を部分的に覆うようにドット状に形成されており、金属含有層７のドット間の平均距離は、金属含有層７のドットの直径以下に設定されている。 （もっと読む）

【課題】ｐチャネルトランジスタと共に形成される抵抗体の抵抗値をより安定化できるようにした半導体装置の製造方法を提供する。
【解決手段】ゲート電極５が形成されたシリコン基板１上にレジストパターン７を形成し、当該レジストパターン７とゲート電極５とをマスクにシリコン基板１にＰ⁺を斜めイオン注入することによってｈａｌｏ層９を形成する。次に、抵抗体５１の両端部分にｐ⁺層５２を形成した後で、抵抗体５１上にプロテクト酸化膜１５を形成する。そして、このプロテクト酸化膜１５をマスクにシリコン基板１に向けてＡｓ⁺をイオン注入することによって、ｐ⁺層５２表面をアモルファス化し、その上にＴｉを形成し熱処理することによってＴｉシリサイド１７を形成する。レジストパターン７とプロテクト酸化膜１５は、抵抗体５１の中央部分の真上全体と、その両端部分のうちの中央部分と接する隣接部位の真上とを連続して覆う形状を有する。 （もっと読む）

【課題】二重仕事関数金属ゲートスタックを備えるＣＭＯＳ半導体装置を提供する。
【解決手段】ＣＭＯＳ半導体装置は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる工程技術を利用して形成された二重仕事関数金属ゲート構造物を備えて、ゲート絶縁膜の信頼性に悪い影響を与えることをかなり低減または除去できる。 （もっと読む）

【課題】Ｐ型ＭＯＳＦＥＴの閾値のバラつきを抑制して高品質の半導体装置を形成することができ、また、製品開発のコストを抑制することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上１００にゲート絶縁膜１０２を形成する第１の工程と、ゲート絶縁膜１０２上に、ゲート電極１０４を構成する導電体膜１０３を、有機材料を用いた形成法によって形成する第２の工程と、導電体膜１０３が形成されたシリコン基板１００を、酸化性雰囲気である水蒸気と、還元性雰囲気である水素との混合雰囲気中で加熱する第３の工程と、を備えた半導体装置の製造方法であって、第３の工程における水蒸気に対する水素の分圧比が、炭素が酸化され、かつ、導電体膜１０４を構成する金属材料が還元される分圧であることを特徴とする。 （もっと読む）

【課題】浅い接合領域上に、浅いニッケルモノシリサイド層を形成する。
【解決手段】絶縁膜で画成されたシリコン面上に金属ニッケル膜を堆積し、シラン雰囲気中、２２０℃を超えない温度で熱処理し、組成がＮｉ₂Ｓｉのシリサイド層を、接合領域との界面および金属ニッケル膜表面に、未反応の金属ニッケル膜が残るように形成した後、前記未反応の金属ニッケル膜をエッチング除去し、熱処理してニッケルモノシリサイド層に変換する。 （もっと読む）

【課題】浅い接合領域上に、低抵抗で均一なニッケルモノシリサイド層を形成する。
【解決手段】絶縁膜およびシリコン領域が形成されたシリコン基板上に金属ニッケル膜を、前記絶縁膜およびシリコン領域を覆うように形成し、前記シリコン基板を熱処理し、前記シリコン領域表面および前記金属ニッケル膜の表面に、組成が主としてＮｉ₂Ｓｉで表される第１のニッケルシリサイド層を形成し、前記第１のニッケルシリサイド層形成工程の後、前記金属ニッケル膜をウェットエッチング処理により除去し、前記第１のニッケルシリサイド層を、シランガス中における熱処理により、ニッケルモノシリサイド（ＮｉＳｉ）を主とする第２のニッケルシリサイド層に変換する。 （もっと読む）

【課題】 ゲート誘電体及び金属ゲート導体を有するｎ−ＦＥＴゲート・スタックと、ゲート誘電体層及びシリコン含有ゲート導体を有するｐ−ＦＥＴゲート・スタックとを含むＣＭＯＳ回路を提供する。
【解決手段】 本発明は、各々が少なくとも第１のゲート・スタック及び第２のゲート・スタックを含有する高性能相補型金属酸化膜半導体（ＣＭＯＳ）回路に関する。第１のゲート・スタックは、半導体基板内の第１のデバイス領域（例えば、ｎ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層、金属ゲート導体及びシリコン含有ゲート導体を含む。第２のゲート・スタックは、半導体基板内の第２のデバイス領域（例えば、ｐ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層及びシリコン含有ゲート導体を含む。第１のゲート・スタック及び第２のゲート・スタックは、本発明の種々の統合された方法で半導体基板の上に形成することができる。 （もっと読む）

【課題】高ｋ誘電体を含むゲート・スタック上において熱に対して安定な新規の金属化合物であって、金属炭化物の場合に起こるような炭素拡散を引き起こさない金属化合物を提供すること。
【解決手段】仕事関数が約４．７５から約５．３、好ましくは約５ｅＶであるｐ型金属であり、高ｋ誘電体とインタフェース層とを含むゲート・スタック上で熱に対して安定なＭＯ_ｘＮ_ｙを含む金属化合物、およびこのＭＯ_ｘＮ_ｙ金属化合物を製作する方法が提供される。さらに、本発明のＭＯ_ｘＮ_ｙ金属化合物は、１０００℃において非常に効率的な酸素拡散障壁であり、ｐ金属酸化物半導体（ｐＭＯＳ）デバイスにおいて、非常に攻撃的な等価酸化膜厚（ＥＯＴ）および１４Å未満の反転層厚を可能にする。上式で、Ｍは元素周期表のＩＶＢ、ＶＢ、ＶＩＢまたはＶＩＩＢ族から選択された金属、ｘは約５から約４０原子％、ｙは約５から約４０原子％である。 （もっと読む）

【課題】ニッケルシリサイド膜とシリコンとの界面における界面抵抗を低減することを可能にする。
【解決手段】シリコン基板に不純物が導入された不純物領域を形成する工程と、不純物領域を覆うようにＮｉ層を形成する工程と、アニールすることにより、不純物領域の表面をＮｉＳｉ_２層に変化させる工程と、ＮｉＳｉ_２層上にＮｉ層を形成する工程と、アニールすることにより、ＮｉＳｉ_２層をシリサイド化する工程と、を備えている。 （もっと読む）

【課題】電界効果トランジスタの電気的特性を安定化することができ、信頼性が高く、さらに設計の自由度が向上した半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体基板１０２上に、ゲート絶縁膜１２４と、ポリシリコン粒子１２５からなるゲート電極１２６と、を順に積層してなるゲート電極部を備える電界効果トランジスタを有し、ゲート絶縁膜１２４の膜厚は１．６ｎｍ以下であり、ゲート絶縁膜１２４近傍のポリシリコン粒子１２５の平均グレインサイズは１０ｎｍ以上１５０ｎｍ以下である。 （もっと読む）

【課題】二重金属ゲートを含む半導体構造及びその製造方法を提供する。
【解決手段】少なくとも１つのｎ型電界効果トランジスタ（ｎＦＥＴ）および少なくとも１つのｐ型電界効果トランジスタ（ｐＦＥＴ）を含み、その両方がそれぞれｎＦＥＴの性質およびｐＦＥＴの性質を有する金属ゲートを含み、上部多結晶シリコンゲート電極を含まない半導体構造を提供する。本発明は、このような半導体構造を製造する方法も提供する。 （もっと読む）

【課題】 製造方法が容易なデュアルメタルゲート構造を実現することができ、ＣＭＯＳデバイス等の特性向上に寄与する。
【解決手段】 基板上に、ｐチャネルＭＩＳトランジスタ５１とｎチャネルＭＩＳトランジスタ５２を具備した半導体装置であって、ｐチャネルＭＩＳトランジスタ５１のゲート電極３２の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は８０％以上であり、ｎチャネルＭＩＳトランジスタ５２のゲート電極５３の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は６０％以下である。 （もっと読む）

【課題】フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制しつつ、さらにリーク電流等の発生を抑制することにより、製品の長期的な信頼性を安定させることの可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極を形成する工程を含む。前記工程は、半導体基板（Ｐ型半導体基板１０２ａ）上に、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜１０４と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜１０６と、金属膜１０８と、多結晶シリコン膜１１０とを順に積層し積層膜を形成する工程と、前記積層膜を加熱処理することにより、金属膜１０８の金属を多結晶シリコン膜１１０に拡散させて多結晶シリコン膜１１０の下層をシリサイド化する（第１シリサイド層１１０ａを形成する）工程と、を含む。 （もっと読む）