【課題】 閾値電圧の低い金属ゲート電極においてＰＭＩＳＦＥＴの製造方法を提供する。
【解決手段】 半導体基板１０上にＰＭＩＳＦＥＴを作製する方法であって、半導体基板１０上に絶縁膜２０を形成する工程と、半導体基板１０及び絶縁膜２０をハロゲン化合物を含むガスにさらして、絶縁膜２０上に吸着層１１０を形成する工程と、吸着層１１０上に金属を含むゲート電極４０を形成して、吸着層１１０とゲート電極４０を反応させて、吸着層１１０をハロゲン含有金属層にする工程とを有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】トレンチの側壁部の上部における寄生トランジスタのしきい値電圧の低下を抑制する。
【解決手段】半導体装置は、半導体基板１００におけるＦＥＴ形成領域に形成されたＭＩＳトランジスタを備えている。半導体基板１００に設けられたトレンチ１０４内に形成され、ＦＥＴ形成領域を区画するシリコン酸化膜１０７と、ＦＥＴ形成領域及びシリコン酸化膜１０７の上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０の上に形成されたゲート電極１１１とを備えている。ゲート絶縁膜１１０のうち、トレンチ１０４内に位置するゲート電極１１１と半導体基板１００の側面との間に形成されている部分は、アルミニウムを含有している一方、ゲート絶縁膜１１０のうち、ゲート電極１１１と半導体基板１００の上面との間に形成されている部分は、アルミニウムを含有していない。 （もっと読む）

【課題】高誘電率ゲート絶縁膜を用いるＦＥＴ及びその製造方法において、閾値電圧の制御性を向上する。
【解決手段】基板１０１上に高誘電率ゲート絶縁膜１１０、その上にゲート電極１１１ａを形成する。少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入し、Ｐ型ポケット領域１１４を形成する。Ｎ型イクステンション領域１１３に対するＮ型不純物のうちのＡｓの導入量を、当該Ａｓと高誘電率ゲート絶縁膜１１０中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定する。臨界点は、高誘電率ゲート絶縁膜１１０の膜厚に基づいて算出される。 （もっと読む）

【課題】ｎＭＯＳＦＥＴのソース／ドレイン領域にはＳｉＧｅを埋め込まず、ｐＭＯＳＦＥＴのソース／ドレイン領域にのみＳｉＧｅを再現性よく埋め込むことが可能な製造方法を提供する。
【解決手段】第１活性領域１２と交差する第１ゲート電極２１、及び第２活性領域１３と交差する第２ゲート電極２２を形成し、第１及び第２ゲート電極を覆うように、第１キャップ膜３５を形成する。第１活性領域上の第１キャップ膜３５を、エッチングして除去する。半導体基板全面に、第２キャップ膜を形成３７する。第２活性領域上の第２キャップ膜３７を第２マスクパターンで覆い、第１活性領域上の第２キャップ膜３７をエッチングして除去する。第２活性領域を第１及び第２キャップ膜で覆った状態で、第１活性領域において、ソース／ドレイン領域をエッチングすることにより、凹部を形成する。凹部内を、埋込部材で埋め込む。 （もっと読む）

【課題】回路動作の安定性を高め、消費電力の低減を可能とした半導体装置を提供する。
【解決手段】フローティングボディ型のＰＤ−ＳＯＩ−ＭＯＳＦＥＴ２１〜２６を有する分周回路を備え、この分周回路の動作時は、ＭＯＳＦＥＴ２２、２３，２４、２６の各ゲート（Ｇ）に固定電圧が印加されてＭＯＳＦＥＴ２２、２４がオンすると共に、ＭＯＳＦＥＴ２３、２６がオフする。また、ＭＯＳＦＥＴ２１、２５の各ゲート（Ｇ）に振幅電圧が印加されて、ＭＯＳＦＥＴ２１、２５がオン、オフを繰り返す。このように動作する分周回路において、ＭＯＳＦＥＴ２３、２６の閾値電圧の絶対値は、例えばチャネルドープにより、ＭＯＳＦＥＴ２１、２５の閾値電圧の絶対値よりも大きく設定されている。 （もっと読む）

【課題】偏析不純物による仕事関数の制御の可能な半導体装置または半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０上に設けられた絶縁膜（ＨｆＳｉＯＮ膜３０）と、絶縁膜３０上にフルシリサイド電極（ＮｉＳｉ５１）と、フルシリサイド電極５１に接するように、絶縁膜３０とフルシリサイド電極５１の間に設けられたバリア膜（ＳｉＯＣ膜４０）と、を備え、ＳｉＯＣ膜４０と接するフルシリサイド電極５１の部分に、Ｎ型またはＰ型いずれかの不純物６０が偏析し、ＳｉＯＣ膜４０は、シリコン酸窒化膜の誘電率以下の誘電率を有し、以下の(ａ)、（ｂ）および(ｃ)を主成分として含み、((ａ)シリコン（Ｓｉ）、(ｂ）炭素（Ｃ）、(ｃ)酸素（Ｏ）または窒素(Ｎ))、ＨｆＳｉＯＮ膜３０またはＮｉＳｉフルシリサイド電極５１を構成する金属元素を主成分としてバリア膜の少なくとも内部に含まないもの。 （もっと読む）

【課題】デプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタによって形成される基準電圧発生回路装置の面積を大きくすることなく基準電圧の温度特性を向上させる。
【解決手段】デプレッション型ＭＯＳトランジスタの濃度プロファイルを、第一導電型チャネル領域の基板表面側の不純物濃度が薄く、かつ前記第一導電型チャネル領域と第二導電型の基板領域もしくはウェル領域にて形成されるＰＮ接合付近の前記第一導電型チャネル領域の不純物濃度が濃くなるように制御することで基準電圧の温度特性を向上させる。 （もっと読む）

【課題】ゲート絶縁膜の厚さが異なるトランジスタを有する半導体装置の製造歩留まりを向上させる。
【解決手段】シリコン基板１上に高耐圧絶縁膜ＩＨ１を形成した後、高耐圧絶縁膜ＩＨ１の表面を削って膜厚を薄くし、高耐圧絶縁膜ＩＨ１と隣接するようにして中耐圧絶縁膜ＩＭ１を形成する。高耐圧絶縁膜ＩＨ１は、熱酸化法によって、シリコン基板１の主面より内側から外側に至るようにして形成し、中耐圧絶縁膜ＩＭ１は高耐圧絶縁膜ＩＨ１より薄くなるようにして形成する。高耐圧絶縁膜ＩＨ１は高耐圧ＭＩＳトランジスタのゲート絶縁膜として、中耐圧絶縁膜ＩＭ１は中耐圧ＭＩＳトランジスタのゲート絶縁膜として形成する。 （もっと読む）

【課題】論理回路に向けた製造プロセスで製造できるパワーＭＯＳＦＥＴ及び論理回路を有する半導体装置を提供する
【解決手段】半導体装置は、パワーＭＯＳと論理回路とを有する。第１領域が第１方向及び第１方向と直交する第２方向に並んで複数個配置され、周囲にガードリング領域が設けられて第２領域が構成され、更に第２領域が第１方向及び第２方向に並んで複数個配置されて第３領域で構成される。第１領域は、第１方向に延長され、第２方向に並んで配置された複数のゲート電極及びソース，ドレインを有する複数のＭＯＳＦＥＴ及びバックゲート領域及びそれぞれを相互に接続する第１配線層を有する。第３領域において、第２方向に延長されてそれぞれ相互に接続する第１配線層同士を接続する第２配線層、第１方向に延長されて第２配線層同士を接続する第３配線層とが設けられてパワーＭＯＳＦＥＴが形成される。 （もっと読む）

【解決手段】
シリコン／ゲルマニウム合金のようなスレッショルド調節半導体合金を堆積させるための選択的エピタキシャル成長プロセスにおける成長速度は、選択的エピタキシャル成長プロセスを実行するのに先立ちプラズマ支援エッチングプロセスを実行することによって、高められ得る。例えば、プラズマ支援エッチンプロセスに基いてマスク層がパターニングされてよく、それにより後続の成長プロセスの間に優れたデバイストポグラフィを同時にもたらすことができる。従って、スレッショルド調節材質を高い厚み均一性で堆積させることができ、全体的なスレッショルドばらつきを低減することができる。 （もっと読む）

【課題】複数種類の閾値電圧のＭＩＳトランジスタをフォトレジスト数及び不純物拡散工程を追加することなく、閾値電圧を高くしてもリーク電流を低減することが可能な半導体装置を提供すること。
【解決手段】半導体基板１のチャネル領域１ａ、１ｂ上にゲート絶縁膜４ａ、４ｂを介してゲート電極５ａ、５ｂが形成されるとともにチャネル領域１ａ、１ｂの両側にソース／ドレイン領域８ａ〜８ｄが形成された複数のＭＩＳトランジスタＨＶＴ、ＭＶＴを備え、ゲート電極５ａ、５ｂは、プラグ１０ａ、１０ｂを介して配線１１ａ、１１ｂに電気的に接続され、配線１１ａ、１１ｂ上に、複数のビア１３ａ、１３ｂが形成され、複数のＭＩＳトランジスタＨＶＴ、ＭＶＴは、対応するゲート絶縁膜４ａ、４ｂにトラップされる電荷量が異なることにより、互いに閾値電圧が異なる。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】面方位が（１１０）面あるいはこれと等価な面であるシリコン層上に形成する酸化膜厚の制御を行うことのできる半導体装置の製造方法を提供すること。
【解決手段】面方位が（１１０）面あるいはこれと等価な面であるシリコン基板１表面の一部に、リンのイオン注入を行って、端部の不純物濃度が連続的に変化した第１の不純物領域２Ａを形成する工程と、熱酸化を行って、シリコン基板１上に端部の厚さが連続的に変化したシリコン酸化膜３を形成する工程と、を含むこと、を特徴とする。 （もっと読む）

【課題】ゲート電極の空乏化と、ゲート電極内の不純物量の減少ないしはバラつきと、イオンがゲート絶縁膜を突き抜けてしまうことに起因したゲート絶縁膜の信頼性低下及び閾値変動を抑制する。
【解決手段】第１注入工程（図１（ｂ）、図１（ｃ））と第２注入工程（図１（ｄ）、図１（ｅ））を備える。第１注入工程ではゲート絶縁膜５と、ゲート電極９、１０となる膜６と、が形成された半導体基板１のゲート電極９、１０となる部分に、ｎ型又はｐ型の導電型のイオンを注入する。第２注入工程では、ゲート電極９、１０に同じ導電型のイオンを注入する。第１注入工程で注入するイオンの質量は、第２注入工程で注入するイオンよりも大きくする。これにより第１注入工程による不純物の濃度分布の縦方向におけるピーク位置を、第２注入工程による不純物のピーク位置よりもゲート絶縁膜５寄りにする。 （もっと読む）

【課題】 ゲート絶縁膜とゲート電極の間の領域に導入するハフニウムを、ｐＭＯＳＦＥ
ＴとｎＭＯＳＦＥＴで、適した面密度とすることで、ＣＭＯＳＦＥＴの性能向上を図る。
【解決手段】
シリコン基板２上にｐＭＯＳＦＥＴ１０とｎＭＯＳＦＥＴ３０を備えるＣＭＯＳＦＥＴ
１において、ｐＭＯＳＦＥＴ１０は、シリコン基板２上に形成されたゲート絶縁膜１２と
、ゲート絶縁膜１２上に形成されたハフニウム層１４と、ハフニウム層１４上に形成され
たゲート電極１３とを備える。ｎＭＯＳＦＥＴ３０は、シリコン基板２上に形成されたゲ
ート絶縁膜３２と、ゲート絶縁膜３２上に形成されたハフニウム層３４と、ハフニウム層
３４上に形成されたゲート電極３３とを備える。ハフニウム層３４の面密度は、ハフニウ
ム層１４の面密度より低い。 （もっと読む）

【課題】high-k膜とメタルゲート電極とを有する同一導電型の２つ以上のトランジスタが同一基板内に形成された半導体装置において、閾値電圧の差をチャネル領域における不純物濃度の差に由来する閾値電圧の差よりも大きくすることは難しかった。
【解決手段】半導体装置は、第１のトランジスタと、第１のトランジスタと同一導電型の第２のトランジスタとを備えている。第１のトランジスタは、高誘電体材料と第１の金属とを含有する第１のゲート絶縁膜８ａと、第１のゲート電極１１ａとを備えている。第２のトランジスタは、高誘電体材料と第１の金属と閾値電圧調整用不純物とを含有する第２のゲート絶縁膜８ｂと、第２のゲート電極１１ｂとを備えている。第１のゲート絶縁膜８ａは、第２のゲート絶縁膜８ｂに比べて閾値電圧調整用不純物の濃度が低い、又は閾値電圧調整用不純物を含有していない。 （もっと読む）

【課題】しきい値電圧の絶対値が互いに異なる複数のＭＩＳトランジスタが用いられる場合において、しきい値電圧の絶対値が大きい方のＭＩＳトランジスタの駆動電流の低下を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】第２のｎＭＩＳトランジスタＴ２ｎのしきい値電圧は、第１のｎＭＩＳトランジスタＴ１ｎのしきい値電圧よりも大きく、第２のｎＭＩＳトランジスタＴ２ｎが有する第２のｎＭＩＳ高誘電率膜Ｈ２ｎにおけるランタン原子濃度およびマグネシウム原子濃度の和は、第１のｎＭＩＳトランジスタＴ１ｎが有する第１のｎＭＩＳ高誘電率膜Ｈ１ｎにおけるランタン原子濃度およびマグネシウム原子濃度の和よりも小さい。 （もっと読む）

【課題】 バンド端を制御されたＶｔオフセット・デバイスを提供する。
【解決手段】 バンド端を制御されたＶｔオフセット・デバイス、バンド端を制御されたＶｔオフセット・デバイスの設計構造体、及びその構造体の製造方法を開示する。構造体は、第１のバンド構造及び第１の型をもたらす第１の原子比の第１の化合物半導体のチャネルを有する第１のＦＥＴを含む。この構造体はさらに、第２のバンド構造及び第１の型をもたらす第２の原子比の第２の化合物半導体のチャネルを有する第２のＦＥＴを含む。第１の化合物半導体は第２の化合物半導体とは異なり、その結果、第１のＦＥＴは第２のバンド構造とは異なる第１のバンド構造を有し、第２のＦＥＴの閾値電圧とは異なる閾値電圧を生じる。 （もっと読む）

【課題】拡大された底部トレンチに、確実に分離膜を充填することで、トレンチ分離の縮小効果を維持しつ、高耐圧の分離膜を形成する技術を提供することを課題とする。
【解決手段】基板に形成された上部トレンチと前記上部トレンチの下に形成された底部トレンチとからなるトレンチを備え、前記底部トレンチが、前記上部トレンチより広い幅を有し、かつＳＯＧ膜又は熱酸化膜で埋め込まれ、前記上部トレンチが酸化膜で埋め込まれていることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【解決手段】
シリコン／ゲルマニウム合金のようなスレッショルド調節半導体材質が、高い堆積均一性に基いて１つのタイプのトランジスタに対して選択的に設けられ得る。この目的のために、半導体合金は、任意のトランジスタの能動領域上に堆積させられてよく、そして高度に可制御なパターニングレジームに基いて次いでパターニングされてよい。その結果、スレッショルドばらつきが低減され得る。 （もっと読む）