【課題】電荷の蓄積を制御することによりメモリセルを消去するフラッシュＥＥＰＲＯＭの消去方法を提供する。
【解決手段】フラッシュメモリの消去方法は、Ｆ/Ｎトンネリング期間において、ウェル電極と第二半導体領域に対し正極性の第一電圧バイアスを印加し、且つコントロールゲート電極に対し負極性の第二電圧バイアスを印加するステップと、Ｆ/Ｎトンネリング期間のあとのトラップ減少期間において、ウェル電極と第二半導体領域に対し正極性の第三電圧バイアスを印加し、且つコントロールゲート電極に対し第一ゼロ電圧バイアスを印加するステップと、トラップ減少期間のあとのトラップアシストトンネリング期間において、コントロールゲート電極に対し負極性の第四電圧バイアスを印加し、且つウェル電極と第二半導体領域に対し第二ゼロ電圧バイアスを印加するステップと、を有する。 （もっと読む）

【課題】高温ポストアニールのステップを必要とせず、従来の低温ポリシリコン薄膜トラ
ンジスタと集積可能な、高効率の太陽電池を提供する。
【解決手段】基板と、前記基板上に形成された第１導電層と、前記第１導電層上に形成されたＮドープまたはＰドープの第１半導体層と、前記第１半導体層上に形成され、複数のレーザー誘起凝集シリコンナノドットを有するシリコンリッチ誘電体層と、前記シリコンリッチ誘電体層上に形成されたＮドープまたはＰドープの第２半導体層と、前記第２半導体層上に形成された第２導電層と、を含み、前記基板、前記第１導電層、および前記第１半導体層と、前記第２半導体層および前記第２導電層と、のいずれかは、透明材料からなることを特徴とする太陽電池。 （もっと読む）

【課題】 信頼性を向上可能な不揮発性記憶素子及びその製造方法を提供する。
【解決手段】 不揮発性素子は、基板１００、基板１００の上に形成され、制御ベースゲート１２０ａ及び制御ベースゲート１２０ａの上に形成される制御金属ゲート１２５ａｎを有する制御ゲート電極１３７、制御ゲート電極１３７と基板１００との間に形成される電荷格納領域１１０ａ、制御ゲート電極１３７の上に形成される制御ゲートマスクパターン１３０、及び制御ゲートマスクパターン１３０及び制御ベースゲート１２０ａの間に形成された制御金属ゲート１２５ａの側壁の上に形成される酸化防止スペーサ１３５ａを備える。このとき、制御金属ゲート１２５ａｎの幅は、制御ゲートマスクパターン１３０の幅より小さくなるように形成されている。これにより、制御金属ゲート１２５ａｎが酸化工程又は酸化物等によって酸化されることを防止することができる。 （もっと読む）

【課題】特性を向上させる不揮発性メモリを有する半導体装置を提供する。
【解決手段】半導体装置を、制御ゲート電極ＣＧと、制御ゲート電極ＣＧと隣合うように配置されたメモリゲート電極ＭＧと、絶縁膜３と、その内部に電荷蓄積部を有する絶縁膜５と、を有するよう構成する。このうち、メモリゲート電極ＭＧは、絶縁膜５上に位置する第１シリコン領域６ａと、第１シリコン領域６ａの上方に位置する第２シリコン領域６ｂと、を有するシリコン膜よりなり、第２シリコン領域６ｂは、ｐ型不純物を含有し、第１シリコン領域６ａのｐ型不純物の濃度は、第２シリコン領域６ｂのｐ型不純物の濃度よりも低く構成する。 （もっと読む）

【課題】工程不良を無くして収率を向上させることができる３次元半導体素子及びその製造方法が提供される。
【解決手段】３次元（３Ｄ）半導体メモリー素子は、基板に隣接する下段から上段まで伸張して、複数個のメモリーセルと連結された垂直チャンネルと、前記複数個のメモリーセルを有し、前記基板上に配置された階段形構造のゲートスタック形態にアレイされたセルアレイと、を含む。前記ゲートスタックは、前記下段に隣接する下部非メモリートランジスターに連結された下部選択ラインを含む下部膜と、前記上段に隣接する上部非メモリートランジスターに各々連結され、互いに連結されて単一の導電性ピースになって上部選択ラインをなす導電ラインを有する複数個の上部膜と、各々ワードラインを有し、セルトランジスターと連結され、前記下部選択ラインと前記上部選択ラインの間に配置される複数個の中間膜と、を含む。 （もっと読む）

【課題】パーコレーションリークを抑制可能な構造を有する半導体装置を提供する。
【解決手段】ソース領域１８、ドレイン領域１８及びチャネル領域を有する半導体領域と、チャネル領域上に形成された第１のトンネル絶縁膜１２と、第１のトンネル絶縁膜上に形成され、エネルギー障壁を有する障壁層１３と、障壁層上に形成された第２のトンネル絶縁膜１４と、第２のトンネル絶縁膜上に形成され、Ｓｉ_Y（ＳｉＯ₂)_X（Ｓｉ₃Ｎ₄）_1-X （ただし、０≦Ｘ≦１、Ｙ＞０）で表される絶縁膜を具備する電荷蓄積部１５と、電荷蓄積部上に形成され、エネルギー障壁の高さを制御する制御電極１７とを備え、Ｘ及びＹは、［２×２Ｘ／（４−２Ｘ）＋（４−４Ｘ）／（４−２Ｘ）］×［Ｙ／（Ｙ＋７−４Ｘ）］≧０．０１６ なる関係を満たし、障壁層は、クーロンブロッケイド条件を満たす導電性微粒子を含んだ微粒子層で形成されている。 （もっと読む）

【課題】二酸化シリコンとシリコンとの良好な界面特性を有し、絶縁基板上に作製された半導体素子を提供する。
【解決手段】半導体素子１０は、多結晶シリコン膜４と、絶縁膜５，９と、金属量子ドット８とを備える。多結晶シリコン膜４は、絶縁基板１上に配置され、アモルファスシリコン膜を熱プラズマジェットによってアニールして作製される。絶縁膜５は、ＳｉＯ_２からなり、多結晶シリコン膜４に接して多結晶シリコン膜４上に形成される。金属量子ドット８は、Ｐｔからなり、Ｐｔ薄膜を熱プラズマジェットによってアニールして絶縁膜５上に形成される。絶縁膜９は、ＳｉＯ_２からなり、金属量子ドット８を覆うように絶縁膜５上に形成される。 （もっと読む）

【課題】不揮発性メモリー装置の製造方法であって、特に半導体パターン厚さの均一性が向上される３次元半導体装置の製造方法、及び当該製造方法によって製造された３次元半導体装置を提供する。
【解決手段】この製造方法は、基板１０の上に複数の第１の膜（鋳型膜）１２０及び複数の第２の膜（犠牲膜）が交互に積層された積層膜構造体を形成する段階、積層膜構造体を貫通する開口部、及び開口部周囲にアンダーカット領域を形成する段階、アンダーカット領域に局所的に配置される絶縁スペーサー１５５を形成する段階、絶縁スペーサー１５５が形成された開口部内に半導体パターン１６５を形成する段階を含む。 （もっと読む）

【課題】ラインパターン構造物の形成方法を提供すること。
【解決手段】ラインパターン構造物及びその形成方法において、ラインパターン構造物は切断部位を含むライン形状を有する少なくとも１つの第１ラインパターンを含む。最外郭に位置する前記第１ラインパターンと隣り合って前記第１ラインパターンと平行した延在ラインと、前記第１ラインパターンの切断部位と隣接する領域で前記第１ラインパターン方向へ向かうように前記延在ラインから突出された少なくとも１つの突出パターンを含む２つの第２ラインパターンを含む。前記ラインパターン構造物は不良が減少し、簡単な工程を通じて形成されてもよい。 （もっと読む）

【課題】書込・消去特性が高く、動作の信頼性が高い半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた第１電極と、前記第１電極上に設けられた電極間絶縁膜と、前記電極間絶縁膜上に設けられた第２電極と、を備える。前記電極間絶縁膜は、積層絶縁層と、前記積層絶縁層上に設けられ、前記積層絶縁層よりもバリアハイトが低い電荷蓄積層と、前記電荷蓄積層上に設けられ、前記電荷蓄積層よりもバリアハイトが高いブロック絶縁層と、を有する。前記積層絶縁層は、第１絶縁層と、前記第１絶縁層上に設けられ、前記第１絶縁層よりもバリアハイトが低い量子効果層と、前記量子効果層上に設けられ、前記量子効果層よりもバリアハイトが高い第２絶縁層と、を有する。 （もっと読む）

【課題】従来にない新規な物性を発現し得る酸化チタン粒子及びその製造方法と、それを用いた磁気メモリ、光情報記録媒体及び電荷蓄積型メモリを提供する。
【解決手段】逆ミセル法を利用せずに、ゾル−ゲル法によってシリカ被覆水酸化チタン化合物粒子を直接製造し、当該シリカ被覆水酸化チタン化合物粒子を焼成処理する。これにより、温度が約４６０Ｋ付近において非磁性半導体と常磁性金属とに相転移する従来におけるバルク体とは異なり、室温で相転移せずに、全ての温度領域において、Ｔｉ_３Ｏ_５粒子本体が常磁性金属の特性を常に維持することができるという従来にない新規な物性を発現し得る酸化チタン粒子１を提供できる。 （もっと読む）

【課題】従来にない新規な物性を発現し得る酸化チタン粒子、光情報記録媒体及びその製造方法と、それを用いた磁気メモリ及び電荷蓄積型メモリを提供する。
【解決手段】Ｔｉ_３Ｏ_５粒子本体２を形成した際に、Ｔｉ_３Ｏ_５粒子本体２の表面を覆っていたシリカガラスが除去された形状を有し、また、温度が約４６０Ｋ付近において非磁性半導体と常磁性金属とに相転移する従来におけるバルク体とは異なり、室温で相転移せずに、全ての温度領域において、Ｔｉ_３Ｏ_５粒子本体が常磁性金属の特性を常に維持することができるという従来にない新規な物性を発現し得る酸化チタン粒子１を提供できる。 （もっと読む）

【課題】高耐圧ＭＩＳＦＥＴを含む半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】高耐圧ＭＩＳＦＥＴＱ４のゲート絶縁膜ＧＯＸ４を、酸化シリコン膜と窒化シリコン膜という異なる種類の膜から形成する。具体的に、高耐圧ＭＩＳＦＥＴＱ４では、ゲート絶縁膜ＧＯＸ４を、酸化シリコン膜ＰＲＥＯＸ１と、この酸化シリコン膜ＰＲＥＯＸ１上に形成された酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜ＳＮ１と、窒化シリコン膜ＳＮ１上に形成された酸化シリコン膜ＯＸ２から形成している。 （もっと読む）

【課題】各メモリセルの書込消去特性を極力一定にできる不揮発性半導体記憶装置を提供する。
【解決手段】複数のメモリセルトランジスタＭＴは、活性領域Ｓａが素子分離溝２によって互いに分離している。これらのメモリセルトランジスタＭＴは、それぞれ、活性領域Ｓａの上面上または上方にトンネル絶縁膜３を介して電荷蓄積機能を有する電荷トラップ膜４を備えている。積層絶縁膜Ｂは、トンネル絶縁膜３および電荷トラップ膜４を少なくとも含んで構成され、トンネル絶縁膜３が素子分離溝２の内面に沿って形成されると共に電荷トラップ膜４がトンネル絶縁膜３の上面に沿って積層されており、素子分離溝２内の全領域に埋込まれている。 （もっと読む）

【課題】不揮発性メモリと容量素子を有し、性能を向上させる半導体装置を提供する。
【解決手段】スプリットゲート型の不揮発性メモリのメモリゲート電極ＭＧ６ｎとｐ型ウエルＰＷ１との間および制御ゲート電極ＣＧ４ｎとメモリゲート電極ＭＧ６ｎとの間には、内部に電荷蓄積層５ｂを有する絶縁膜５が形成されている。この絶縁膜５は、酸化シリコン膜５ａと、その上に形成された窒化シリコン膜５ｂと、その上に形成された酸化シリコン膜５ｃと、その上に形成されかつ酸化シリコン膜５ｃよりも薄い絶縁膜５ｄとの積層膜からなる。この絶縁膜５ｄは、ポリシリコンからなるメモリゲート電極ＭＧ６ｎに接している。絶縁膜５ｄは、Ｈｆ，Ｚｒ，Ａｌ，Ｔａ，Ｌａのうちの少なくとも１種を含む金属化合物により形成されているため、フェルミピニングを生じることができ、誘電率が高い。 （もっと読む）

【課題】 高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶素子、及び半導体記憶装置を提供する
【解決手段】 半導体層１９と、半導体層１９上に設けられたトンネル絶縁膜１８と、トンネル絶縁膜１８上に設けられ、膜厚が０．９ｎｍ以上２．８ｎｍ以下であり、立方晶ハフニア粒子１７を含む電荷蓄積膜１６と、電荷蓄積膜１６上に設けられたブロック絶縁膜１５と、ブロック絶縁膜１５上に設けられた制御電極１３とを備えることを特徴とする半導体記憶素子。 （もっと読む）

【課題】３次元的に配列される導電パターンの厚さを増加しその抵抗を減少できる３次元半導体装置を提供する。
【解決手段】この装置は基板上に順に積層された水平構造体と、水平構造体を垂直に横切る垂直構造体とを具備する。水平構造体の各々は基板に平行な導電ライン及び垂直構造体に隣接した導電ラインの一側壁を覆う第２パターンを含む。また垂直構造体の各々は半導体柱及び水平構造体に隣接した半導体柱の少なくとも一側壁を覆う第１パターンを含む。
基板上に順に積層された電極を含む電極構造体と、電極構造体を垂直に貫通する半導体パターンと、第１パターン及び第２パターンを具備して半導体パターンと電極構造体との間に介在するメモリー要素と、を含み、第１パターンは垂直に延長されて複数の電極を横切り、第２パターンは水平に延長されて複数の半導体パターンを横切る。 （もっと読む）

【課題】 高効率に電荷を蓄積及び消去することができ、かつ蓄積した電荷を長時間保持することができる半導体記憶装置、及びその製造方法を提供する。
【解決手段】 半導体記憶装置１０は、半導体基板１１と、半導体基板１１内に離間して設けられたソース領域３及びドレイン領域２と、ソース領域３とドレイン領域２との間であって半導体基板１１上に設けられたトンネル絶縁膜１２と、トンネル絶縁膜１２上に設けられ、酸化物クラスターを含む電荷蓄積膜１３と、電荷蓄積膜１３上に設けられたブロック絶縁膜１４と、ブロック絶縁膜１４上に設けられたゲート電極１５とを備える。 （もっと読む）

電気的浸透性ソース層を含む半導体デバイス及びこれの製造方法に対する様々な実施例が与えられる。一実施例では、半導体デバイスは、ゲート層、誘電体層、メモリ層、ソース層、半導体チャネル層、及びドレイン層を含む。ソース層は電気的浸透性及びパーフォレーションを有する。半導体チャネル層はソース層及びメモリ層と接触する。ソース層及び半導体チャネル層は、ゲート電圧チューナブル電荷注入バリアを形成する。
（もっと読む）

【課題】 従来のＭＯＮＯＳは、ＳｉＮに電荷を蓄積する構成であるが、電荷蓄積量が不十分であり閾値電圧変化幅を大きく取れず、またＨｆＯ_２，ＺｒＯ_２，ＴｉＯ_２中へＬａ系元素を導入した技術ではドーパント導入による電荷の高密度化は実現が困難である。
【解決手段】 窒化シリコン膜よりも十分に誘電率の高いＺｒ酸化物、Ｈｆ酸化物等の窒化シリコンよりも十分に高い誘電率を有する金属酸化物を母体材料として、その中に電子の出し入れが可能なトラップレベルを発生させるために、価数が２つ上（ＶＩ価）以上の高価数物質を適量添加する構成の電荷蓄積層を有する不揮発性半導体メモリである。 （もっと読む）